JP2001358592A - パルス密度変調信号（ｐｄｍ）のデジタル−アナログ変換処理におけるｓｎ比改善の方法および装置 - Google Patents
パルス密度変調信号（ｐｄｍ）のデジタル−アナログ変換処理におけるｓｎ比改善の方法および装置Info
- Publication number
- JP2001358592A JP2001358592A JP2000178389A JP2000178389A JP2001358592A JP 2001358592 A JP2001358592 A JP 2001358592A JP 2000178389 A JP2000178389 A JP 2000178389A JP 2000178389 A JP2000178389 A JP 2000178389A JP 2001358592 A JP2001358592 A JP 2001358592A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- full scale
- full
- scale
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】 ＰＤＭ信号のデジタル−アナログ変換におけ
るＳＮ比を改善する装置を提供する。 【解決手段】 デジタル−アナログ変換システムは、Ｓ
Ｎ改善部１０を備える。このＳＮ改善部１０は、信号成
分抽出部１００を備え、これは、ＰＤＭ信号からこれに
含まれる信号成分を抽出して、デジタル形態のデジタル
・フィルタ処理出力信号を発生する。このデジタル・フ
ィルタ処理出力信号は、ＰＤＭ信号の第１フルスケール
よりも小さな第２フルスケールを有する。また、ＳＮ改
善部１０は、フルスケール整合部１０２を備え、これ
は、デジタル・フィルタ処理出力信号の第２フルスケー
ルを、デジタル−アナログ変換処理の第３フルスケール
に整合させる。
るＳＮ比を改善する装置を提供する。 【解決手段】 デジタル−アナログ変換システムは、Ｓ
Ｎ改善部１０を備える。このＳＮ改善部１０は、信号成
分抽出部１００を備え、これは、ＰＤＭ信号からこれに
含まれる信号成分を抽出して、デジタル形態のデジタル
・フィルタ処理出力信号を発生する。このデジタル・フ
ィルタ処理出力信号は、ＰＤＭ信号の第１フルスケール
よりも小さな第２フルスケールを有する。また、ＳＮ改
善部１０は、フルスケール整合部１０２を備え、これ
は、デジタル・フィルタ処理出力信号の第２フルスケー
ルを、デジタル−アナログ変換処理の第３フルスケール
に整合させる。
Description
【０００１】
【発明の属する技術分野】本発明は、パルス密度変調さ
れたデジタル信号（ＰＤＭ信号）のデジタル−アナログ
変換処理において、ＳＮ比を改善する方法に関するもの
である。
れたデジタル信号（ＰＤＭ信号）のデジタル−アナログ
変換処理において、ＳＮ比を改善する方法に関するもの
である。
【０００２】
【従来の技術】アナログ信号をデジタル信号に変換しそ
の信号を記録媒体に保存する方法として、種々提案され
てきている。また、その保存されたデジタル信号をアナ
ログ信号に変換する方法も、種々提案されてきている。
従来の音声信号をデジタル化する手法であるＰＣＭ方式
に代わって、近年は、ＤＳＤ（direct stream digita
l）方式というアナログ・デジタル変換、デジタル記
録、デジタル・アナログ変換の方法が提案されている。
の信号を記録媒体に保存する方法として、種々提案され
てきている。また、その保存されたデジタル信号をアナ
ログ信号に変換する方法も、種々提案されてきている。
従来の音声信号をデジタル化する手法であるＰＣＭ方式
に代わって、近年は、ＤＳＤ（direct stream digita
l）方式というアナログ・デジタル変換、デジタル記
録、デジタル・アナログ変換の方法が提案されている。
【０００３】この方式では、アナログ信号をデルタ・シ
グマ型ＡＤ変換器によりサンプリング周波数４４．１ｋ
Ｈｚの６４倍の２．８２２４ＭＨｚでオーバーサンプリ
ングして１ビットの変調デジタル信号に変換した後、直
ちにこの信号を、デジタル信号記録媒体に保存する。こ
のデジタル信号をアナログ信号に再生するには、アナロ
グ・ローパスフィルタ等により、１ビットのデジタル信
号列をそのまま平均化処理してアナログ信号に変換す
る。
グマ型ＡＤ変換器によりサンプリング周波数４４．１ｋ
Ｈｚの６４倍の２．８２２４ＭＨｚでオーバーサンプリ
ングして１ビットの変調デジタル信号に変換した後、直
ちにこの信号を、デジタル信号記録媒体に保存する。こ
のデジタル信号をアナログ信号に再生するには、アナロ
グ・ローパスフィルタ等により、１ビットのデジタル信
号列をそのまま平均化処理してアナログ信号に変換す
る。
【０００４】
【発明が解決しようとする課題】一般的に、デルタ・シ
グマ型アナログ−デジタル（ＡＤ）変換器によりデジタ
ル化された信号は、パルス密度信号（ＰＤＭ信号）にな
っている。源アナログ信号のフルスケール振幅は、この
デルタ・シグマ型ＡＤ変換方法を用いてデジタル化され
た信号において、その振幅は、５０％程度まで減少す
る。その結果、上記したようなアナログ・ローパスフィ
ルタ等によりＰＤＭのデジタル信号列をそのまま平均化
すると、アナログ出力のフルスケール振幅も５０％とな
ってしまい、アナログ・ローパスフィルタのアナログ回
路領域のノイズに対してＳＮ比が低下する。これに対し
て、従来のＰＣＭ方式で記録されたデジタル信号フルス
ケール振幅は１００％であり、デジタル−アナログ変換
器の出力アナログ回路の有効最大振幅に対して源アナロ
グ信号振幅のほぼ１００％の振幅で出力することが可能
である。したがって、同等のノイズ成分を有するアナロ
グ出力回路を用いた場合、ＤＳＤ方式のＳＮ比が相対的
に悪くなってしまうという問題がある。
グマ型アナログ−デジタル（ＡＤ）変換器によりデジタ
ル化された信号は、パルス密度信号（ＰＤＭ信号）にな
っている。源アナログ信号のフルスケール振幅は、この
デルタ・シグマ型ＡＤ変換方法を用いてデジタル化され
た信号において、その振幅は、５０％程度まで減少す
る。その結果、上記したようなアナログ・ローパスフィ
ルタ等によりＰＤＭのデジタル信号列をそのまま平均化
すると、アナログ出力のフルスケール振幅も５０％とな
ってしまい、アナログ・ローパスフィルタのアナログ回
路領域のノイズに対してＳＮ比が低下する。これに対し
て、従来のＰＣＭ方式で記録されたデジタル信号フルス
ケール振幅は１００％であり、デジタル−アナログ変換
器の出力アナログ回路の有効最大振幅に対して源アナロ
グ信号振幅のほぼ１００％の振幅で出力することが可能
である。したがって、同等のノイズ成分を有するアナロ
グ出力回路を用いた場合、ＤＳＤ方式のＳＮ比が相対的
に悪くなってしまうという問題がある。
【０００５】また、ＤＳＤ信号再生装置とＰＣＭ信号再
生装置をアナログ出力回路を共有化させてデジタル−ア
ナログ（ＤＡ）変換装置を設計する際、両信号の再生フ
ルスケール振幅レベルが一致せず、その結果ＳＮ比が大
きく異なるという問題がある。
生装置をアナログ出力回路を共有化させてデジタル−ア
ナログ（ＤＡ）変換装置を設計する際、両信号の再生フ
ルスケール振幅レベルが一致せず、その結果ＳＮ比が大
きく異なるという問題がある。
【０００６】上記のようにＤＳＤ方式において従来のア
ナログ・ローパスフィルタを用いてアナログ信号を再生
する方式では、ＳＮ比の点でＤＳＤ方式がＰＣＭ方式に
対して不利であった。
ナログ・ローパスフィルタを用いてアナログ信号を再生
する方式では、ＳＮ比の点でＤＳＤ方式がＰＣＭ方式に
対して不利であった。
【０００７】したがって、本発明は、ＤＳＤ方式で記録
されたパルス密度変調デジタル信号のような源アナログ
信号よりフルスケール信号が減少したデジタル信号を、
デジタル−アナログ変換する際に、そのＳＮ比特性を改
善する方法および装置を提供することである。
されたパルス密度変調デジタル信号のような源アナログ
信号よりフルスケール信号が減少したデジタル信号を、
デジタル−アナログ変換する際に、そのＳＮ比特性を改
善する方法および装置を提供することである。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め、本発明による、所定の第１のフルスケールを有する
波形をもつパルス密度変調信号（ＰＤＭ）デジタル信号
のデジタル−アナログ変換処理におけるＳＮ比を改善す
る方法は、前記ＰＤＭデジタル信号が、前記第１フルス
ケールよりも小さい第２のフルスケールを有する信号成
分を含み、前記デジタル−アナログ変換処理が、所定の
第３のフルスケールを有し、さらに、前記ＳＮ比改善方
法は、イ）前記ＰＤＭデジタル信号から前記信号成分を
抽出して、前記第２フルスケールを有する抽出信号を発
生するステップと、ロ）前記抽出信号の前記第２フルス
ケールを、前記デジタル−アナログ処理の前記第３フル
スケールに整合させるフルスケール整合ステップと、か
ら成る。
め、本発明による、所定の第１のフルスケールを有する
波形をもつパルス密度変調信号（ＰＤＭ）デジタル信号
のデジタル−アナログ変換処理におけるＳＮ比を改善す
る方法は、前記ＰＤＭデジタル信号が、前記第１フルス
ケールよりも小さい第２のフルスケールを有する信号成
分を含み、前記デジタル−アナログ変換処理が、所定の
第３のフルスケールを有し、さらに、前記ＳＮ比改善方
法は、イ）前記ＰＤＭデジタル信号から前記信号成分を
抽出して、前記第２フルスケールを有する抽出信号を発
生するステップと、ロ）前記抽出信号の前記第２フルス
ケールを、前記デジタル−アナログ処理の前記第３フル
スケールに整合させるフルスケール整合ステップと、か
ら成る。
【０００９】本発明によれば、前記信号成分を抽出する
ステップは、デジタル・ローパスフィルタ処理とした
り、あるいは、デシメーション・フィルタ処理とするこ
とができる。
ステップは、デジタル・ローパスフィルタ処理とした
り、あるいは、デシメーション・フィルタ処理とするこ
とができる。
【００１０】また、本発明によれば、前記フルスケール
整合ステップは、前記抽出信号に対しデジタル的に乗算
を行うステップから成るようにできる。
整合ステップは、前記抽出信号に対しデジタル的に乗算
を行うステップから成るようにできる。
【００１１】さらに、本発明による、所定の第１のフル
スケールを有する波形をもつパルス密度変調信号（ＰＤ
Ｍ）デジタル信号のデジタル−アナログ変換処理におけ
るＳＮ比を改善する装置は、前記ＰＤＭデジタル信号
が、前記第１フルスケールよりも小さい第２のフルスケ
ールを有する信号成分を含み、前記デジタル−アナログ
変換処理が、所定の第３のフルスケールを有し、さら
に、前記ＳＮ比改善装置が、イ）前記ＰＤＭ信号をデジ
タル・フィルタ処理することにより、前記信号成分を抽
出してデジタル形態のデジタル・フィルタ処理出力信号
を発生するデジタル・フィルタ手段であって、該デジタ
ル・フィルタ処理出力信号は、前記第２フルスケールを
有する、前記のデジタル・フィルタ手段と、ロ）前記デ
ジタル・フィルタ処理出力信号の前記第２フルスケール
を、前記処理の前記第３フルスケールに整合させるフル
スケール整合手段と、から成る。
スケールを有する波形をもつパルス密度変調信号（ＰＤ
Ｍ）デジタル信号のデジタル−アナログ変換処理におけ
るＳＮ比を改善する装置は、前記ＰＤＭデジタル信号
が、前記第１フルスケールよりも小さい第２のフルスケ
ールを有する信号成分を含み、前記デジタル−アナログ
変換処理が、所定の第３のフルスケールを有し、さら
に、前記ＳＮ比改善装置が、イ）前記ＰＤＭ信号をデジ
タル・フィルタ処理することにより、前記信号成分を抽
出してデジタル形態のデジタル・フィルタ処理出力信号
を発生するデジタル・フィルタ手段であって、該デジタ
ル・フィルタ処理出力信号は、前記第２フルスケールを
有する、前記のデジタル・フィルタ手段と、ロ）前記デ
ジタル・フィルタ処理出力信号の前記第２フルスケール
を、前記処理の前記第３フルスケールに整合させるフル
スケール整合手段と、から成る。
【００１２】本発明によれば、前記デジタル・フィルタ
手段は、デジタル・ローパスフィルタとしたり、あるい
はデシメーション・フィルタとすることができる。
手段は、デジタル・ローパスフィルタとしたり、あるい
はデシメーション・フィルタとすることができる。
【００１３】また、本発明によれば、前記フルスケール
整合手段は、前記フィルタ処理出力信号に対しデジタル
的に乗算を行って、デジタル形態のデジタル乗算出力信
号を発生する乗算手段で構成することができる。
整合手段は、前記フィルタ処理出力信号に対しデジタル
的に乗算を行って、デジタル形態のデジタル乗算出力信
号を発生する乗算手段で構成することができる。
【００１４】
【発明の実施の形態】先ず、図１を参照すると、ＰＤＭ
変調信号について説明すると、ＰＤＭ変調信号は、源信
号をパルス列の密度で表現している。すなわち、このよ
うなＰＤＭ信号をそのまま、電圧で出力させると図１に
示すように、電源電圧に対して、グラウンドレベルから
電源電圧までの間を上下する波形となる。この波形の振
幅が第１のフルスケールの振幅である。この信号の中に
源信号が含まれていることになるが、パルス列がある基
準周波数（例えば６４Ｆｓ（Ｆｓ＝４４．１ｋＨｚ））
に対して粗密を持っていることから、このＰＤＭ信号の
中の源信号のフルスケールの振幅（第２のフルスケール
振幅）は、当然、電源電圧である第１のフルスケール振
幅よりも小さいものとなる。さらには、源信号をＰＤＭ
信号に変換するデルタ・シグマ方式ＡＤ変換器（図示せ
ず）の一般的な性能から、この第２のフルスケール振幅
は、第１フルスケールよりも小さく、しかも源アナログ
入力信号のフルスケール振幅のおよそ１／２となってし
まう。
変調信号について説明すると、ＰＤＭ変調信号は、源信
号をパルス列の密度で表現している。すなわち、このよ
うなＰＤＭ信号をそのまま、電圧で出力させると図１に
示すように、電源電圧に対して、グラウンドレベルから
電源電圧までの間を上下する波形となる。この波形の振
幅が第１のフルスケールの振幅である。この信号の中に
源信号が含まれていることになるが、パルス列がある基
準周波数（例えば６４Ｆｓ（Ｆｓ＝４４．１ｋＨｚ））
に対して粗密を持っていることから、このＰＤＭ信号の
中の源信号のフルスケールの振幅（第２のフルスケール
振幅）は、当然、電源電圧である第１のフルスケール振
幅よりも小さいものとなる。さらには、源信号をＰＤＭ
信号に変換するデルタ・シグマ方式ＡＤ変換器（図示せ
ず）の一般的な性能から、この第２のフルスケール振幅
は、第１フルスケールよりも小さく、しかも源アナログ
入力信号のフルスケール振幅のおよそ１／２となってし
まう。
【００１５】図２は、デルタ・シグマ方式ＡＤ変換器の
電源電圧と、デジタル−アナログ変換器のような出力ア
ナログ回路の電源電圧が同じであるとした場合、デルタ
・シグマ方式ＡＤ変換器へのアナログ源信号入力のフル
スケールと、デルタ・シグマ方式ＡＤ変換器の出力であ
るＰＤＭ信号のフルスケールすなわち第１フルスケール
と、このＰＤＭ信号に含まれる源信号成分のフルスケー
ルすなわち第２フルスケール振幅と、デジタル−アナロ
グ変換器のような出力アナログ回路のノイズ振幅の関係
を示している。
電源電圧と、デジタル−アナログ変換器のような出力ア
ナログ回路の電源電圧が同じであるとした場合、デルタ
・シグマ方式ＡＤ変換器へのアナログ源信号入力のフル
スケールと、デルタ・シグマ方式ＡＤ変換器の出力であ
るＰＤＭ信号のフルスケールすなわち第１フルスケール
と、このＰＤＭ信号に含まれる源信号成分のフルスケー
ルすなわち第２フルスケール振幅と、デジタル−アナロ
グ変換器のような出力アナログ回路のノイズ振幅の関係
を示している。
【００１６】本発明の基本的な概念に基づくデジタル−
アナログ変換システムは、図３に示すように、ＰＤＭ入
力を受けるＳＮ改善部１０と、これの出力を受けるデジ
タル・アナログ変換器２０とから成っている。ＳＮ改善
部１０は、信号成分抽出部１００と、フルスケール整合
部１０２とから成っている。信号成分抽出部１００は、
ＰＤＭデジタル信号入力から源信号に相当するデジタル
信号成分を抽出し、そしてこれを受けるフルスケール整
合部１０２は、このデジタル信号成分のフルスケール振
幅を所望のフルスケール振幅に増加させる。しかる後、
デジタル・アナログ変換器２０は、フルスケール整合部
１０２からのこの出力を受け、このデジタル信号をデジ
タル−アナログ変換してアナログ出力を発生する。
アナログ変換システムは、図３に示すように、ＰＤＭ入
力を受けるＳＮ改善部１０と、これの出力を受けるデジ
タル・アナログ変換器２０とから成っている。ＳＮ改善
部１０は、信号成分抽出部１００と、フルスケール整合
部１０２とから成っている。信号成分抽出部１００は、
ＰＤＭデジタル信号入力から源信号に相当するデジタル
信号成分を抽出し、そしてこれを受けるフルスケール整
合部１０２は、このデジタル信号成分のフルスケール振
幅を所望のフルスケール振幅に増加させる。しかる後、
デジタル・アナログ変換器２０は、フルスケール整合部
１０２からのこの出力を受け、このデジタル信号をデジ
タル−アナログ変換してアナログ出力を発生する。
【００１７】図４には、以上の過程での信号振幅の変化
とノイズレベルとの関係を模式的に表現している。一般
的に元来、ＰＤＭデジタル信号に含まれる所望の周波数
領域内のデジタル・フロアーノイズは、アナログ出力回
路（本例では、デジタル−アナログ変換器）のノイズレ
ベルよりきわめて低くなっている。したがって、フルス
ケール整合部１０２においては、源信号と共にデジタル
・ベースノイズも増加させられるが（例えば、源信号レ
ベルが２．０倍になるとデジタル・ベースノイズも２．
０倍になる）、それでもなお、アナログ出力回路のノイ
ズレベルよりも低く、結局ＳＮ比は６ｄＢ改善されるこ
とになる。
とノイズレベルとの関係を模式的に表現している。一般
的に元来、ＰＤＭデジタル信号に含まれる所望の周波数
領域内のデジタル・フロアーノイズは、アナログ出力回
路（本例では、デジタル−アナログ変換器）のノイズレ
ベルよりきわめて低くなっている。したがって、フルス
ケール整合部１０２においては、源信号と共にデジタル
・ベースノイズも増加させられるが（例えば、源信号レ
ベルが２．０倍になるとデジタル・ベースノイズも２．
０倍になる）、それでもなお、アナログ出力回路のノイ
ズレベルよりも低く、結局ＳＮ比は６ｄＢ改善されるこ
とになる。
【００１８】本発明の具体的な実現例では、上記システ
ムは、ゲイン・スケーリングを行うことができるデジタ
ル・フィルタとデジタル−アナログ変換器の組み合わせ
によって構成することができる。ここで重要な点はデジ
タル・フィルタの機能であるが、本発明を達成するデジ
タル・フィルタの特徴は、その入力のＰＤＭ信号が１ビ
ットで６４倍にオーバーサンプリングされているとする
と、フィルタ後のデジタル信号は例えば２４ビットで６
４倍にオーバーサンプリングされたままであるか、デシ
メーションを用いる場合には例えば８倍にデシメーショ
ンされている。すなわち、入力ＰＤＭ信号がＭビット、
Ｐ×Ｆｓとすると、フィルタの出力デジタル信号はＮビ
ット、Ｑ×Ｆｓで、Ｎ≧Ｍ、Ｑ≦Ｐの関係をもってい
る。また、このデジタル・フィルタ内で源信号成分のフ
ルスケール振幅が増幅される。
ムは、ゲイン・スケーリングを行うことができるデジタ
ル・フィルタとデジタル−アナログ変換器の組み合わせ
によって構成することができる。ここで重要な点はデジ
タル・フィルタの機能であるが、本発明を達成するデジ
タル・フィルタの特徴は、その入力のＰＤＭ信号が１ビ
ットで６４倍にオーバーサンプリングされているとする
と、フィルタ後のデジタル信号は例えば２４ビットで６
４倍にオーバーサンプリングされたままであるか、デシ
メーションを用いる場合には例えば８倍にデシメーショ
ンされている。すなわち、入力ＰＤＭ信号がＭビット、
Ｐ×Ｆｓとすると、フィルタの出力デジタル信号はＮビ
ット、Ｑ×Ｆｓで、Ｎ≧Ｍ、Ｑ≦Ｐの関係をもってい
る。また、このデジタル・フィルタ内で源信号成分のフ
ルスケール振幅が増幅される。
【００１９】これらの機能は、従来のＰＣＭ方式で記録
されたデジタル信号のデジタル・アナログ変換で用いら
れるデジタル・フィルタとはまったく異なる機能であ
る。この方式のデジタル・フィルタでは、Ｑ＞Ｐという
関係になっており、また、フルスケール振幅はそのまま
である。また、フルスケール振幅の増幅は、いわゆる乗
算回路を用いたり、あるいはデータビット列の位置を上
位の桁にシフトする方法によって実現することができ
る。
されたデジタル信号のデジタル・アナログ変換で用いら
れるデジタル・フィルタとはまったく異なる機能であ
る。この方式のデジタル・フィルタでは、Ｑ＞Ｐという
関係になっており、また、フルスケール振幅はそのまま
である。また、フルスケール振幅の増幅は、いわゆる乗
算回路を用いたり、あるいはデータビット列の位置を上
位の桁にシフトする方法によって実現することができ
る。
【００２０】図５（ａ）は、本発明の１実施例のデジタ
ル−アナログ変換器システムを示しており、このシステ
ムは、デジタル・ローパスフィルタ１００ａと、ゲイン
・コントロール回路１０２ａと、そしてマルチビットＤ
Ａ変換器２０ａとで構成している。入力信号はデルタ・
シグマ変調器で６４倍にオーバーサンプリングＡＤ変換
された６４Ｆｓ（Ｆｓ＝４４．１ｋＨｚ）の１ビット信
号である。デジタル・ローパスフィルタ１００ａは、バ
イナリーコードに重み付けされた２０ビット・データに
６４Ｆｓのままパラレル・データで出力する。このパラ
レル・データは、対応するそれぞれの重みに対応するマ
ルチビットＤＡ変換器のパラレル入力端子に導入され
る。
ル−アナログ変換器システムを示しており、このシステ
ムは、デジタル・ローパスフィルタ１００ａと、ゲイン
・コントロール回路１０２ａと、そしてマルチビットＤ
Ａ変換器２０ａとで構成している。入力信号はデルタ・
シグマ変調器で６４倍にオーバーサンプリングＡＤ変換
された６４Ｆｓ（Ｆｓ＝４４．１ｋＨｚ）の１ビット信
号である。デジタル・ローパスフィルタ１００ａは、バ
イナリーコードに重み付けされた２０ビット・データに
６４Ｆｓのままパラレル・データで出力する。このパラ
レル・データは、対応するそれぞれの重みに対応するマ
ルチビットＤＡ変換器のパラレル入力端子に導入され
る。
【００２１】図５（ｂ）は、図５（ａ）のシステムによ
り、ゲイン・コントロール回路１０２ａで入力データの
フルスケール振幅が増大し、帯域外デジタルノイズが取
り除かれる過程を概念的に示すものであって、入力信
号、フィルタ出力、ゲイン・コントロール回路出力、Ｄ
Ａ変換器出力の各々の周波数特性（１０ＫＨｚの信号成
分を例示として含めて示す）を示す図である(尚、縦軸
は対数スケール)。本方法では、６４Ｆｓ（Ｆｓ＝４
４．１ｋＨｚ）という高い周波数のデジタル・データ列
をデジタル・アナログ変換しなくてはならないので、比
較的に高速なマルチビットＤＡ変換器が必要である。
り、ゲイン・コントロール回路１０２ａで入力データの
フルスケール振幅が増大し、帯域外デジタルノイズが取
り除かれる過程を概念的に示すものであって、入力信
号、フィルタ出力、ゲイン・コントロール回路出力、Ｄ
Ａ変換器出力の各々の周波数特性（１０ＫＨｚの信号成
分を例示として含めて示す）を示す図である(尚、縦軸
は対数スケール)。本方法では、６４Ｆｓ（Ｆｓ＝４
４．１ｋＨｚ）という高い周波数のデジタル・データ列
をデジタル・アナログ変換しなくてはならないので、比
較的に高速なマルチビットＤＡ変換器が必要である。
【００２２】一方、図６（ａ）には、デジタル信号処理
ステップにデシメーション・フィルタを用いる実施例の
デジタル−アナログ変換器システムを示しており、この
システムは、デシメーション・フィルタ１００ｂと、ゲ
イン・コントロール回路１０２ｂと、そしてマルチビッ
トＤＡ変換器２０ｂとで構成している。図５の実施例と
比較して、図６のシステムでは、デシメーション・フィ
ルタ部１００ｂにおいて、データの間引き、いわゆるデ
シメーションを３回、データがフィルタされた後に行っ
ており、この結果、８ｆｓの２０ビットのバイナリーデ
ータに変換されている。したがって、デジタル・データ
列のクロック速度は、１／８になり、マルチビットＤＡ
変換器２０ｂの変換速度を低速化することができる。こ
の場合も、ゲイン・コントロール回路１０２ｂで入力デ
ータのフルスケール振幅が増大し、帯域外デジタルノイ
ズが取り除かれる。しかしながら、データをデシメーシ
ョンすることによってノイズの帯域内への折り返しが起
こるため、帯域内のノイズレベルは、デシメーションし
ない場合よりも上昇する。
ステップにデシメーション・フィルタを用いる実施例の
デジタル−アナログ変換器システムを示しており、この
システムは、デシメーション・フィルタ１００ｂと、ゲ
イン・コントロール回路１０２ｂと、そしてマルチビッ
トＤＡ変換器２０ｂとで構成している。図５の実施例と
比較して、図６のシステムでは、デシメーション・フィ
ルタ部１００ｂにおいて、データの間引き、いわゆるデ
シメーションを３回、データがフィルタされた後に行っ
ており、この結果、８ｆｓの２０ビットのバイナリーデ
ータに変換されている。したがって、デジタル・データ
列のクロック速度は、１／８になり、マルチビットＤＡ
変換器２０ｂの変換速度を低速化することができる。こ
の場合も、ゲイン・コントロール回路１０２ｂで入力デ
ータのフルスケール振幅が増大し、帯域外デジタルノイ
ズが取り除かれる。しかしながら、データをデシメーシ
ョンすることによってノイズの帯域内への折り返しが起
こるため、帯域内のノイズレベルは、デシメーションし
ない場合よりも上昇する。
【００２３】これら実施例の使い分けは、求められる仕
様、すなわち、フィルタの特性、回路規模、デジタル・
アナログ変換器の特性など総合的に判断して決められる
べきものである。いずれにしても、本発明の方法は、従
来のＰＤＭ信号デジタル・アナログ変換方式では得られ
なかった高いアナログ性能を引き出すことを可能にする
ものである。
様、すなわち、フィルタの特性、回路規模、デジタル・
アナログ変換器の特性など総合的に判断して決められる
べきものである。いずれにしても、本発明の方法は、従
来のＰＤＭ信号デジタル・アナログ変換方式では得られ
なかった高いアナログ性能を引き出すことを可能にする
ものである。
【００２４】
【発明の効果】以上に説明した本発明によれば、アナロ
グ再生信号のフルスケール振幅がアナログ出力回路の有
効振幅レベルよりも小さくなっていたためにＳＮ比の観
点でＰＣＭ方式に比べて不利な状況にあった従来のＤＳ
Ｄ信号デジタル・アナログ変換方式と比べ、ＰＤＭデジ
タル入力信号に対するフィルタ処理をデジタル領域で行
い、源信号を抽出してそのフルスケール振幅を増幅し、
しかる後、デジタル−アナログ変換することによって、
その出力をアナログ出力回路間の有効振幅レベル一杯に
することが可能となり、該アナログ出力回路が有するノ
イズに対して高いＳＮ比を達成することが可能となる。
グ再生信号のフルスケール振幅がアナログ出力回路の有
効振幅レベルよりも小さくなっていたためにＳＮ比の観
点でＰＣＭ方式に比べて不利な状況にあった従来のＤＳ
Ｄ信号デジタル・アナログ変換方式と比べ、ＰＤＭデジ
タル入力信号に対するフィルタ処理をデジタル領域で行
い、源信号を抽出してそのフルスケール振幅を増幅し、
しかる後、デジタル−アナログ変換することによって、
その出力をアナログ出力回路間の有効振幅レベル一杯に
することが可能となり、該アナログ出力回路が有するノ
イズに対して高いＳＮ比を達成することが可能となる。
【図１】パルス密度変調信号（ＰＤＭ）変調信号の詳細
を示す図。
を示す図。
【図２】デルタ・シグマ方式ＡＤ変換器の電源電圧とデ
ジタル−アナログ変換器のような出力アナログ回路の電
源電圧が同じであるとした場合における、アナログ源信
号入力のフルスケールと、ＰＤＭ信号のフルスケールす
なわち第１フルスケールと、このＰＤＭ信号に含まれる
源信号成分のフルスケールすなわち第２フルスケール振
幅と、デジタル−アナログ変換器のような出力アナログ
回路のノイズ振幅の関係を示す図。
ジタル−アナログ変換器のような出力アナログ回路の電
源電圧が同じであるとした場合における、アナログ源信
号入力のフルスケールと、ＰＤＭ信号のフルスケールす
なわち第１フルスケールと、このＰＤＭ信号に含まれる
源信号成分のフルスケールすなわち第２フルスケール振
幅と、デジタル−アナログ変換器のような出力アナログ
回路のノイズ振幅の関係を示す図。
【図３】本発明によるＳＮ改善法を組み込んだデジタル
−アナログ変換システムを示すブロック図。
−アナログ変換システムを示すブロック図。
【図４】図３のシステム内におけるフルスケール信号振
幅の変化とノイズレベルとの関係を模式的に示す図。
幅の変化とノイズレベルとの関係を模式的に示す図。
【図５】（ａ）は、デジタル信号処理ステップにデシメ
ーション・フィルタを用いない実施例である本発明のデ
ジタル−アナログ変換器システムを示し、（ｂ）は、入
力信号、フィルタ出力、ゲイン・コントロール回路出
力、ＤＡ変換器出力の各々の周波数特性を示す図。
ーション・フィルタを用いない実施例である本発明のデ
ジタル−アナログ変換器システムを示し、（ｂ）は、入
力信号、フィルタ出力、ゲイン・コントロール回路出
力、ＤＡ変換器出力の各々の周波数特性を示す図。
【図６】（ａ）は、デジタル信号処理ステップにデシメ
ーション・フィルタを用いる実施例のデジタル−アナロ
グ変換器システムを示し、（ｂ）は、図５（ｂ）と同様
の図であって、入力信号、フィルタ出力、ゲイン・コン
トロール回路出力、ＤＡ変換器出力の各々の周波数特性
を示す図。
ーション・フィルタを用いる実施例のデジタル−アナロ
グ変換器システムを示し、（ｂ）は、図５（ｂ）と同様
の図であって、入力信号、フィルタ出力、ゲイン・コン
トロール回路出力、ＤＡ変換器出力の各々の周波数特性
を示す図。
１０ ＳＮ改善部 ２０ デジタル−アナログ変換器 ２０ａ，ｂ デジタル−アナログ変換器 １００ 信号成分抽出部 １００ａ デジタル・ローパスフィルタ １００ｂ デシメーション・フィルタ １０２ フルスケール整合部 １０２ａ，ｂ ゲイン・コントロール回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 濱▲崎▼ 利彦 神奈川県厚木市長谷字仲町422−１ 日本 バーブラウン株式会社厚木テクニカルセン ター内 Ｆターム(参考） 5D044 AB05 FG14 FG16 GL10 5J064 AA01 BA03 BB07 BB12 BC07 BC12 BC19 BD03
Claims (8)
- 【請求項１】所定の第１のフルスケールを有する波形を
もつパルス密度変調信号（ＰＤＭ）デジタル信号のデジ
タル−アナログ変換処理におけるＳＮ比を改善する方法
であって、前記ＰＤＭデジタル信号が、前記第１フルス
ケールよりも小さい第２のフルスケールを有する信号成
分を含み、前記デジタル−アナログ変換処理が、所定の
第３のフルスケールを有し、前記ＳＮ比改善方法が、 イ）前記ＰＤＭデジタル信号から前記信号成分を抽出し
て、前記第２フルスケールを有する抽出信号を発生する
ステップと、 ロ）前記抽出信号の前記第２フルスケールを、前記デジ
タル−アナログ処理の前記第３フルスケールに整合させ
るフルスケール整合ステップと、から成る、ＰＤＭデジ
タル信号のデジタル−アナログ変換処理におけるＳＮ比
改善の方法。 - 【請求項２】請求項１記載の方法において、前記信号成
分を抽出するステップは、デジタル・ローパスフィルタ
処理であること、を特徴とするＳＮ比改善方法。 - 【請求項３】請求項１記載の方法において、前記信号成
分を抽出するステップは、デシメーション・フィルタ処
理であること、を特徴とするＳＮ比改善方法。 - 【請求項４】請求項１から３のいずれかに記載の方法に
おいて、前記フルスケール整合ステップは、前記抽出信
号に対しデジタル的に乗算を行うステップ、から成るこ
と、を特徴とするＳＮ比改善方法。 - 【請求項５】所定の第１のフルスケールを有する波形を
もつパルス密度変調信号（ＰＤＭ）デジタル信号のデジ
タル−アナログ変換処理におけるＳＮ比を改善する装置
であって、前記ＰＤＭデジタル信号が、前記第１フルス
ケールよりも小さい第２のフルスケールを有する信号成
分を含み、前記デジタル−アナログ変換処理が、所定の
第３のフルスケールを有し、前記ＳＮ比改善装置が、 イ）前記ＰＤＭ信号をデジタル・フィルタ処理すること
により、前記信号成分を抽出してデジタル形態のデジタ
ル・フィルタ処理出力信号を発生するデジタル・フィル
タ手段であって、該デジタル・フィルタ処理出力信号
は、前記第２フルスケールを有する、前記のデジタル・
フィルタ手段と、 ロ）前記デジタル・フィルタ処理出力信号の前記第２フ
ルスケールを、前記処理の前記第３フルスケールに整合
させるフルスケール整合手段と、からなる、ＰＤＭデジ
タル信号のデジタル−アナログ変換処理におけるＳＮ比
改善装置。 - 【請求項６】請求項５記載の装置において、前記デジタ
ル・フィルタ手段は、デジタル・ローパスフィルタであ
ること、を特徴とするＳＮ比改善装置。 - 【請求項７】請求項５記載の装置において、前記デジタ
ル・フィルタ手段は、デシメーション・フィルタである
こと、を特徴とするＳＮ比改善装置。 - 【請求項８】請求項５から７のいずれかに記載の装置に
おいて、前記フルスケール整合手段は、 前記フィルタ処理出力信号に対しデジタル的に乗算を行
って、デジタル形態のデジタル乗算出力信号を発生する
乗算手段、から成ること、を特徴とするＳＮ比改善装
置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000178389A JP4454109B2 (ja) | 2000-06-14 | 2000-06-14 | パルス密度変調信号（ｐｄｍ）のデジタル−アナログ変換処理におけるｓｎ比改善の方法および装置 |
| EP01114242A EP1168631B1 (en) | 2000-06-14 | 2001-06-12 | Method and apparatus for improving S/N ratio in digital-to-analog conversion of pulse density modulated (PDM) signal |
| DE60134916T DE60134916D1 (de) | 2000-06-14 | 2001-06-12 | Verfahren und Gerät zur Signal/Rauschverhältnisverbesserung in Digital-Analog-Wandlung eines pulsdichtemodulierten Signals |
| US09/880,415 US6489909B2 (en) | 2000-06-14 | 2001-06-13 | Method and apparatus for improving S/N ratio in digital-to-analog conversion of pulse density modulated (PDM) signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000178389A JP4454109B2 (ja) | 2000-06-14 | 2000-06-14 | パルス密度変調信号（ｐｄｍ）のデジタル−アナログ変換処理におけるｓｎ比改善の方法および装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001358592A true JP2001358592A (ja) | 2001-12-26 |
| JP2001358592A5 JP2001358592A5 (ja) | 2007-02-15 |
| JP4454109B2 JP4454109B2 (ja) | 2010-04-21 |
Family
ID=18679823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000178389A Expired - Fee Related JP4454109B2 (ja) | 2000-06-14 | 2000-06-14 | パルス密度変調信号（ｐｄｍ）のデジタル−アナログ変換処理におけるｓｎ比改善の方法および装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6489909B2 (ja) |
| EP (1) | EP1168631B1 (ja) |
| JP (1) | JP4454109B2 (ja) |
| DE (1) | DE60134916D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011089759A1 (ja) * | 2010-01-21 | 2011-07-28 | 株式会社山武 | 変調器およびδς型ｄ／ａ変換器 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01172263A (ja) * | 1987-12-26 | 1989-07-07 | Inax Corp | 陶磁器製品の製造方法 |
| AU2002244265A1 (en) | 2001-07-13 | 2003-01-29 | Cirrus Logic, Inc. | Circuits, systems and methods for volume control in 1-bit digital audio systems |
| US7173550B1 (en) * | 2001-07-13 | 2007-02-06 | Cirrus Logic, Inc. | Circuits, systems and methods for volume control in low noise 1-bit digital audio systems |
| US7183954B1 (en) * | 2001-07-13 | 2007-02-27 | Cirrus Logic, Inc. | Circuits, systems and methods for volume control in low noise 1-bit digital audio systems |
| US6956919B2 (en) * | 2002-11-12 | 2005-10-18 | Cirrus Logic, Inc. | Single clock data communication in direct stream digital system |
| US7811231B2 (en) | 2002-12-31 | 2010-10-12 | Abbott Diabetes Care Inc. | Continuous glucose monitoring system and methods of use |
| US7062340B2 (en) * | 2003-03-26 | 2006-06-13 | Cirrus Logic, Inc. | Audio data processing systems and methods utilizing high oversampling rates |
| US8066639B2 (en) | 2003-06-10 | 2011-11-29 | Abbott Diabetes Care Inc. | Glucose measuring device for use in personal area network |
| US7113907B2 (en) * | 2003-06-17 | 2006-09-26 | Cirrus Logic, Inc. | Circuits and methods for reducing pin count in multiple-mode integrated circuit devices |
| EP1718198A4 (en) | 2004-02-17 | 2008-06-04 | Therasense Inc | METHOD AND SYSTEM FOR PROVIDING DATA COMMUNICATION IN A CONTINUOUS BLOOD SUGAR MONITORING AND MANAGEMENT SYSTEM |
| DE102004036154B3 (de) * | 2004-07-26 | 2005-12-22 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Vorrichtung und Verfahren zur robusten Klassifizierung von Audiosignalen sowie Verfahren zu Einrichtung und Betrieb einer Audiosignal-Datenbank sowie Computer-Programm |
| US20060200510A1 (en) * | 2005-01-31 | 2006-09-07 | Wang Cindy C | Precision cordic processor |
| US20090287493A1 (en) * | 2005-05-30 | 2009-11-19 | Koninklijke Philips Electronics, N.V. | Direct stream digital audio with minimal storage requirement |
| US7839923B2 (en) * | 2005-06-22 | 2010-11-23 | Marvell World Trade Ltd. | Method and system for equalizing received signals in communications systems |
| US20080199894A1 (en) | 2007-02-15 | 2008-08-21 | Abbott Diabetes Care, Inc. | Device and method for automatic data acquisition and/or detection |
| US9425747B2 (en) * | 2008-03-03 | 2016-08-23 | Qualcomm Incorporated | System and method of reducing power consumption for audio playback |
| US7999712B2 (en) * | 2009-07-30 | 2011-08-16 | Mediatek Inc. | Digital-to-analog converters and methods thereof |
| WO2011026147A1 (en) | 2009-08-31 | 2011-03-03 | Abbott Diabetes Care Inc. | Analyte signal processing device and methods |
| US8717211B2 (en) * | 2010-11-30 | 2014-05-06 | Qualcomm Incorporated | Adaptive gain adjustment system |
| US9048863B2 (en) * | 2013-03-12 | 2015-06-02 | Microchip Technology Incorporated | Pulse density digital-to-analog converter with slope compensation function |
| US8786477B1 (en) * | 2013-03-13 | 2014-07-22 | Texas Instruments Incorporated | Digital-to-analog conversion with improved dynamic range |
| US9590648B2 (en) | 2014-11-07 | 2017-03-07 | John Howard La Grou | Multi-path digital-to-analog converter |
| US9356613B1 (en) | 2014-11-11 | 2016-05-31 | Microchip Technology Incorporated | Pulse density modulation digital-to-analog converter with triangle wave generation |
| US9337811B1 (en) | 2014-11-11 | 2016-05-10 | Microchip Technology Incorporated | Asymmetric hysteretic controllers |
| US9871530B1 (en) | 2016-12-11 | 2018-01-16 | John Howard La Grou | Multi-path analog-to-digital and digital-to-analog conversion of PDM signals |
| US10256782B2 (en) | 2017-04-25 | 2019-04-09 | John Howard La Grou | Multi-path power amplifier |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3701143A (en) * | 1970-08-24 | 1972-10-24 | Us Navy | Walsh function generator |
| US4573188A (en) * | 1982-06-10 | 1986-02-25 | The Aerospace Corporation | Digital to analog converter |
| US4812815A (en) * | 1985-12-25 | 1989-03-14 | Sharp Kabushiki Kaisha | Digital-to-analog converter system |
| US4851841A (en) * | 1987-10-02 | 1989-07-25 | Crystal Semiconductor Corporation | Gain scaling of oversampled analog-to-digital converters |
| US4973977A (en) * | 1988-11-29 | 1990-11-27 | Comlux | Digital to amplitude modulated analog converter |
| JPH02214224A (ja) * | 1989-02-14 | 1990-08-27 | Sony Corp | ディジタル・アナログ変換器 |
| JPH02292916A (ja) * | 1989-05-02 | 1990-12-04 | Yamaha Corp | Ｄ／ａ変換回路 |
| TW304316B (ja) * | 1990-10-03 | 1997-05-01 | Yamaha Corp | |
| US5568142A (en) * | 1994-10-20 | 1996-10-22 | Massachusetts Institute Of Technology | Hybrid filter bank analog/digital converter |
| JPH09153806A (ja) * | 1995-11-29 | 1997-06-10 | Sony Corp | 信号処理装置 |
| EP0790709A1 (de) * | 1996-02-15 | 1997-08-20 | STUDER Professional Audio AG | Verfahren und Vorrichtung zur Wandlung eines digitalen Audiosignales |
| KR100219155B1 (ko) * | 1996-09-11 | 1999-09-01 | 윤종용 | 디지탈/아날로그 변환장치 |
| JP3457517B2 (ja) * | 1997-09-12 | 2003-10-20 | 松下電器産業株式会社 | Ｄ／ａ変換装置 |
| JP3449254B2 (ja) * | 1997-11-14 | 2003-09-22 | ヤマハ株式会社 | Ｄ／ａ変換装置 |
| US6268818B1 (en) * | 1998-06-24 | 2001-07-31 | Conexant Systems, Inc. | Method and apparatus for improving modulation accuracy |
| JP2000068835A (ja) * | 1998-08-25 | 2000-03-03 | Sony Corp | デジタル−アナログ変換装置 |
| JP4238394B2 (ja) * | 1998-11-06 | 2009-03-18 | ソニー株式会社 | デジタル信号処理装置及び再生装置 |
| US6255975B1 (en) * | 1999-04-27 | 2001-07-03 | Cirrus Logic, Inc. | Circuits and methods for noise filtering in 1-bit audio applications and systems using the same |
| US6340940B1 (en) * | 2000-07-18 | 2002-01-22 | Cirrus Logic, Inc. | Digital to analog conversion circuits and methods utilizing single-bit delta-SIGMA modulators and multiple-bit digital to analog converters |
-
2000
- 2000-06-14 JP JP2000178389A patent/JP4454109B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-12 DE DE60134916T patent/DE60134916D1/de not_active Expired - Lifetime
- 2001-06-12 EP EP01114242A patent/EP1168631B1/en not_active Expired - Lifetime
- 2001-06-13 US US09/880,415 patent/US6489909B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011089759A1 (ja) * | 2010-01-21 | 2011-07-28 | 株式会社山武 | 変調器およびδς型ｄ／ａ変換器 |
| JP2011151581A (ja) * | 2010-01-21 | 2011-08-04 | Yamatake Corp | 変調器およびδς型ｄ／ａ変換器 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1168631A2 (en) | 2002-01-02 |
| US20020018013A1 (en) | 2002-02-14 |
| JP4454109B2 (ja) | 2010-04-21 |
| US6489909B2 (en) | 2002-12-03 |
| EP1168631B1 (en) | 2008-07-23 |
| EP1168631A3 (en) | 2004-09-22 |
| DE60134916D1 (de) | 2008-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001358592A (ja) | パルス密度変調信号（ｐｄｍ）のデジタル−アナログ変換処理におけるｓｎ比改善の方法および装置 | |
| US6087968A (en) | Analog to digital converter comprising an asynchronous sigma delta modulator and decimating digital filter | |
| US6326912B1 (en) | Analog-to-digital conversion using a multi-bit analog delta-sigma modulator combined with a one-bit digital delta-sigma modulator | |
| US6011501A (en) | Circuits, systems and methods for processing data in a one-bit format | |
| US6326911B1 (en) | Method and apparatus for dithering idle channel tones in delta-sigma analog-to-digital converters | |
| US5021788A (en) | Digital analog converter | |
| JP2010020356A (ja) | オーディオ信号帯域拡張装置 | |
| EP3453114A1 (en) | Signal processing device and method | |
| US6784816B2 (en) | Circuits, systems and methods for volume control in 1-bit digital audio systems | |
| JP2005518051A (ja) | オーバーサンプリングされたデジタルオーディオ信号をミキシングするためのミキシングシステム | |
| US20020018012A1 (en) | Method and apparatus for analog-to-digital converting signal modulated in frequency domain | |
| JP3327116B2 (ja) | 信号処理装置、信号記録装置及び信号再生装置 | |
| EP1678832A1 (en) | Delta sigma modulator with integral decimation | |
| US7183954B1 (en) | Circuits, systems and methods for volume control in low noise 1-bit digital audio systems | |
| JP3863115B2 (ja) | デルタシグマ型マルチビットａ／ｄコンバータおよびダウンサンプリング方法 | |
| US7173550B1 (en) | Circuits, systems and methods for volume control in low noise 1-bit digital audio systems | |
| JPH09153814A (ja) | ディジタル信号処理装置及び記録装置 | |
| JP4391036B2 (ja) | デジタル信号処理方法および処理装置 | |
| JP4391035B2 (ja) | デジタル信号処理装置および処理方法 | |
| JP2003208186A (ja) | 信号処理装置、信号処理方法 | |
| JP3307197B2 (ja) | Ａ／ｄコンバータ | |
| JP3104105B2 (ja) | 直流成分除去回路 | |
| JP3416477B2 (ja) | デルタ・シグマ型ｄ／ａ変換器 | |
| JP2000114971A (ja) | ディジタル信号発生装置 | |
| JP4319210B2 (ja) | 光ディスク記録／再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061226 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090422 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090616 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100202 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4454109 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140212 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |