JPH02292916A - Ｄ／ａ変換回路 - Google Patents
Ｄ／ａ変換回路Info
- Publication number
- JPH02292916A JPH02292916A JP1113262A JP11326289A JPH02292916A JP H02292916 A JPH02292916 A JP H02292916A JP 1113262 A JP1113262 A JP 1113262A JP 11326289 A JP11326289 A JP 11326289A JP H02292916 A JPH02292916 A JP H02292916A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- data
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008878 coupling Effects 0.000 claims abstract description 24
- 238000010168 coupling process Methods 0.000 claims abstract description 24
- 238000005859 coupling reaction Methods 0.000 claims abstract description 24
- 238000006243 chemical reaction Methods 0.000 claims description 22
- 230000003287 optical effect Effects 0.000 abstract description 21
- 230000005540 biological transmission Effects 0.000 abstract description 2
- 238000007493 shaping process Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000013139 quantization Methods 0.000 description 4
- 230000005283 ground state Effects 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/02—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
- H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、デジタル信号系において発生された雑音の
アナログ出力への混入防止のなされたＤ／Ａ（デジタル
／アナログ）変換回路に関する。
アナログ出力への混入防止のなされたＤ／Ａ（デジタル
／アナログ）変換回路に関する。
「従来の技術」
Ｄ／Ａ変換において、質の良いアナログ信号を得るため
には、デジタル信号系（入力側）で発生されるノイズが
アナログ信号系（出力側）へ伝播しないように対策を施
す必要がある。第４図は、雑音混入防止策の施されたＤ
／Ａ変換回路の構成を示したものである。
には、デジタル信号系（入力側）で発生されるノイズが
アナログ信号系（出力側）へ伝播しないように対策を施
す必要がある。第４図は、雑音混入防止策の施されたＤ
／Ａ変換回路の構成を示したものである。
同図において、Ｄ／Ａ変換すべきデジタルデータＤＡＴ
Ａは、デジタル信号処理回路！から順次シリアルにビッ
トクロックＢＣＫに同期して出力される。また、デジタ
ル信号処理回路ｌからは、１ワード分のデジタルデータ
ＤＡＴＡが出力される毎にワードクロツクＷＣＫが出力
される。デジタルデータＤＡＴＡ．ピットクロックＢＣ
ＫおよびワードクロツクＷＣＫは、各々、光結合回路２
ａ，２ｂおよび２ｃに入力される。
Ａは、デジタル信号処理回路！から順次シリアルにビッ
トクロックＢＣＫに同期して出力される。また、デジタ
ル信号処理回路ｌからは、１ワード分のデジタルデータ
ＤＡＴＡが出力される毎にワードクロツクＷＣＫが出力
される。デジタルデータＤＡＴＡ．ピットクロックＢＣ
ＫおよびワードクロツクＷＣＫは、各々、光結合回路２
ａ，２ｂおよび２ｃに入力される。
ここで、光結合回路２ａは、ドライバＤＲＶ，ドライバ
ＤＲＶの出力によって駆動され発光する発光ダイオード
ＰＤ，発光ダイオードＰＤの出力光を検知するフォトト
ランジスタＰＴおよびその負荷抵抗ＲＬからなる。そし
て、入力信号が“ｌ“の場合はドライバＤＲＶの出力が
“１”になるので発光ダイオードＰＤが発光し、フォト
トランジスタＰＴがＯＮとなって信号“θ°が出力され
る。逆に、入力信号が“０”の場合は発光ダイオードＰ
Ｄが発光せず、フォトトランジスタＰＴｈ｛ＯＦＦ’状
態になり信号“ｌ”が出力される。他の光結合回路２ｂ
および２ｃも、光結合回路２ａと同様の構成になってい
る。
ＤＲＶの出力によって駆動され発光する発光ダイオード
ＰＤ，発光ダイオードＰＤの出力光を検知するフォトト
ランジスタＰＴおよびその負荷抵抗ＲＬからなる。そし
て、入力信号が“ｌ“の場合はドライバＤＲＶの出力が
“１”になるので発光ダイオードＰＤが発光し、フォト
トランジスタＰＴがＯＮとなって信号“θ°が出力され
る。逆に、入力信号が“０”の場合は発光ダイオードＰ
Ｄが発光せず、フォトトランジスタＰＴｈ｛ＯＦＦ’状
態になり信号“ｌ”が出力される。他の光結合回路２ｂ
および２ｃも、光結合回路２ａと同様の構成になってい
る。
シフトレジスタ３には、デジタルデータＤＡＴＡが光結
合回路２ａを介してデータ入力され、ピットクロツクＢ
ＣＫが光結合回路２ｂを介しクロックとして供給される
。そして、デジタルデータＤＡＴＡが順次シフトレジス
タ３に書き込まれる。
合回路２ａを介してデータ入力され、ピットクロツクＢ
ＣＫが光結合回路２ｂを介しクロックとして供給される
。そして、デジタルデータＤＡＴＡが順次シフトレジス
タ３に書き込まれる。
一方、デジタルデータＤＡＴＡが１ワード出力される毎
に、それに同期したワードクロックＷＣＫが光結合回路
２ｃを介しラッチ信号としてラッチ回路４に供給される
。そして、シフトレジスタ３に格納されたデジタルデー
タＤＡＴＡがラッチ回路４に取り込まれる。
に、それに同期したワードクロックＷＣＫが光結合回路
２ｃを介しラッチ信号としてラッチ回路４に供給される
。そして、シフトレジスタ３に格納されたデジタルデー
タＤＡＴＡがラッチ回路４に取り込まれる。
そして、ラッチ回路４の各ビット出力がＲ−２Ｒラダ−
回路５に供給される。ここで、Ｒ−２Ｒラダー回路５は
、所定の抵抗値を有する抵抗Ｒ，Ｒ．・・・と、その２
倍の低抗値を有する低抗２Ｒ，２Ｒ１・・・と、抵抗２
Ｒ，２Ｒ，・・・の各々の接続先を切り換えるスイッチ
ｓｗ，ｓｗ，・・・とからなる。そして、各スイッチｓ
ｗ，ｓｗ，・・・には、ラッチ回路４の各ビット出力が
切換用信号として与えられ、各スイッチｓｗ，ｓｗ，・
・・は、当該ビット出力が“０”の場合は抵抗２Ｒが接
地側に接続されるように切り換えられ、“ｌ“の場合は
出力側に接続されるように切り換えられる。ここで、Ｒ
−２Ｒラダー回路５の出力は、後続の反転増幅器６によ
って仮想接地状懇になっている。なお、この仮想接地状
態については後述する。
回路５に供給される。ここで、Ｒ−２Ｒラダー回路５は
、所定の抵抗値を有する抵抗Ｒ，Ｒ．・・・と、その２
倍の低抗値を有する低抗２Ｒ，２Ｒ１・・・と、抵抗２
Ｒ，２Ｒ，・・・の各々の接続先を切り換えるスイッチ
ｓｗ，ｓｗ，・・・とからなる。そして、各スイッチｓ
ｗ，ｓｗ，・・・には、ラッチ回路４の各ビット出力が
切換用信号として与えられ、各スイッチｓｗ，ｓｗ，・
・・は、当該ビット出力が“０”の場合は抵抗２Ｒが接
地側に接続されるように切り換えられ、“ｌ“の場合は
出力側に接続されるように切り換えられる。ここで、Ｒ
−２Ｒラダー回路５の出力は、後続の反転増幅器６によ
って仮想接地状懇になっている。なお、この仮想接地状
態については後述する。
Ｒ−２Ｒラダー回路５内の各分岐点Ａ ＋ ． Ａ ｔ
．・・Ａｎにおいて、該分岐点から抵抗２Ｒ側を見た
場合の抵抗値と抵抗Ｒ側（矢印Ｆ方向）を見た抵抗値は
共に２Ｒとなる。従って、各分岐点Ａ １， Ａ ｔＡ
ｎでは、流入した電流が２Ｒ側とＲ側とに２等分されて
分流される。そして、電圧源ＶＲの出力電流を夏とする
と、各分岐点Ａ ｒ ， Ａ ｘ ，・・・，Ａｎから
抵抗２Ｒ，２Ｒ，・・・を介しスイッチｓｗ，ｓｗ，・
・・に流入する電流は、各々Ｉ／２，１／４，１／８，
・・・となる。そして、これらの各電流は、ラッチ回路
４の対応するビット出力値が“ｔ”である場合に選択さ
れ、スイッチｓ ｗ，ｓ ｗ，・・・を介して、出力さ
れる。このようにして、ラッチ回路４の出力値に応じた
電流が発生され、後続の反転増幅器６に入力される。
．・・Ａｎにおいて、該分岐点から抵抗２Ｒ側を見た
場合の抵抗値と抵抗Ｒ側（矢印Ｆ方向）を見た抵抗値は
共に２Ｒとなる。従って、各分岐点Ａ １， Ａ ｔＡ
ｎでは、流入した電流が２Ｒ側とＲ側とに２等分されて
分流される。そして、電圧源ＶＲの出力電流を夏とする
と、各分岐点Ａ ｒ ， Ａ ｘ ，・・・，Ａｎから
抵抗２Ｒ，２Ｒ，・・・を介しスイッチｓｗ，ｓｗ，・
・・に流入する電流は、各々Ｉ／２，１／４，１／８，
・・・となる。そして、これらの各電流は、ラッチ回路
４の対応するビット出力値が“ｔ”である場合に選択さ
れ、スイッチｓ ｗ，ｓ ｗ，・・・を介して、出力さ
れる。このようにして、ラッチ回路４の出力値に応じた
電流が発生され、後続の反転増幅器６に入力される。
この反転増幅器６は、オペアンプ６ａ１抵抗ｒ，および
抵抗ｒ．からなる。ここで、オペアンブ６ａの非反転入
力端は低抗ｒ，を介して接地され、出力端と反転入力端
との間には抵抗ｒ１が介挿されている。そして、オペア
ンプ６ａは、反転入力端の電位が常に接地電位を保つよ
うに動作する（前述、仮想接地状態）。そして、Ｒ−２
Ｒラダー回路５の出力電流が抵抗ｒ，に流れ、この電流
に応じた電圧がオペアンプ６ａから出力される。
抵抗ｒ．からなる。ここで、オペアンブ６ａの非反転入
力端は低抗ｒ，を介して接地され、出力端と反転入力端
との間には抵抗ｒ１が介挿されている。そして、オペア
ンプ６ａは、反転入力端の電位が常に接地電位を保つよ
うに動作する（前述、仮想接地状態）。そして、Ｒ−２
Ｒラダー回路５の出力電流が抵抗ｒ，に流れ、この電流
に応じた電圧がオペアンプ６ａから出力される。
このようにして、デジタル信号処理回路ｌかセ出力され
るデジタルデータＤＡＴＡ７’）｛Ｄ／Ａ変換されて出
力される。そして、上述したように、デジタル信号処理
回路１と、シフトレジスタ３およびラッチ回路４との間
は、電気的に絶縁されているので、デジタル信号処理回
路１で雑音が発生しても、その雑音はアナログ出力に混
入しない。
るデジタルデータＤＡＴＡ７’）｛Ｄ／Ａ変換されて出
力される。そして、上述したように、デジタル信号処理
回路１と、シフトレジスタ３およびラッチ回路４との間
は、電気的に絶縁されているので、デジタル信号処理回
路１で雑音が発生しても、その雑音はアナログ出力に混
入しない。
「発明が解決しようとする課題」
ところで、上述した従来のＤ／Ａ変換回路は、デジタル
信号処理回路！で発生された雑音は光結合回路２ａ〜２
ｃにおいてアナログ側への伝播が阻止されるものの、光
結合回路２ａ〜２ｃの後段のンフトレジスタ３およびラ
ッヂ回路４で発生される雑音がアナログ出力に混入して
しまうという問題があった。また、従来のＤ／Ａ変換回
路は、シフトレジスタ３およびラッチ回路４に供給され
ろデジタルデータＤＡＴＡ， ピットクロツクＢＣＫ
およびワードクロックＷＣＫの位相関係を正常に保つ必
要があるので、遅延時間が互いに等しくなるように光結
合回路２ａ〜２ｃを選別するかあるいは遅延時間が無視
できるような高速のらのを光結合回路２８〜２ｃに適用
する必要があり、いずれにしても製造コストが高“くな
ってしまうという問題があった。この対策として、デジ
タル信号処理回路１の出力を光結合回路２ａ〜２ｃを介
さず直接シフトレジスタ３およびラッチ回路４に入力し
、Ｒ一２Ｒラダー回路５と反転増幅器６との間を光結合
する構成も考えられる。しかし、この場合、介挿される
光結合素子の非線形特性が悪影響を与えるため、回路全
体のリニアリティが悪化するという問題があった。
信号処理回路！で発生された雑音は光結合回路２ａ〜２
ｃにおいてアナログ側への伝播が阻止されるものの、光
結合回路２ａ〜２ｃの後段のンフトレジスタ３およびラ
ッヂ回路４で発生される雑音がアナログ出力に混入して
しまうという問題があった。また、従来のＤ／Ａ変換回
路は、シフトレジスタ３およびラッチ回路４に供給され
ろデジタルデータＤＡＴＡ， ピットクロツクＢＣＫ
およびワードクロックＷＣＫの位相関係を正常に保つ必
要があるので、遅延時間が互いに等しくなるように光結
合回路２ａ〜２ｃを選別するかあるいは遅延時間が無視
できるような高速のらのを光結合回路２８〜２ｃに適用
する必要があり、いずれにしても製造コストが高“くな
ってしまうという問題があった。この対策として、デジ
タル信号処理回路１の出力を光結合回路２ａ〜２ｃを介
さず直接シフトレジスタ３およびラッチ回路４に入力し
、Ｒ一２Ｒラダー回路５と反転増幅器６との間を光結合
する構成も考えられる。しかし、この場合、介挿される
光結合素子の非線形特性が悪影響を与えるため、回路全
体のリニアリティが悪化するという問題があった。
この発明は上述した事情に鑑みてなされたもので、デジ
タル信号処理系で発生される雑音がアナログ出力に混入
することのないＤ／Ａ変換回路を提供することを目的と
している。
タル信号処理系で発生される雑音がアナログ出力に混入
することのないＤ／Ａ変換回路を提供することを目的と
している。
「課題を解決するための手段」
この発明は、パルス符号変調されたデジタル信号が入力
される入力手段と、 このパルス符号変調されたパルス波を時間軸方向にアナ
ログ振幅情報を含むパルス波に変換する変換手段と、 前記変換手段の出力を電気的に絶縁された結合手段を介
して伝送するバッファ手段と、コノハッファ手段の出力
をアナログローバスフィルタを介して出力するアナログ
出力手段とを具備することを特徴としている。
される入力手段と、 このパルス符号変調されたパルス波を時間軸方向にアナ
ログ振幅情報を含むパルス波に変換する変換手段と、 前記変換手段の出力を電気的に絶縁された結合手段を介
して伝送するバッファ手段と、コノハッファ手段の出力
をアナログローバスフィルタを介して出力するアナログ
出力手段とを具備することを特徴としている。
「作用」
上記構成によれば、パルス符号変調されたデジタル入力
信号は、時間軸方向にアナログ振幅情報を含むパルス波
に変換され出力される。そして、この出力信号は電気的
に絶縁されたバッファを介して伝送され、アナログロー
バスフィルタが介挿されるアナログ出力手段によりデジ
タル入力信号に対応したアナログ信号となって出力され
る。
信号は、時間軸方向にアナログ振幅情報を含むパルス波
に変換され出力される。そして、この出力信号は電気的
に絶縁されたバッファを介して伝送され、アナログロー
バスフィルタが介挿されるアナログ出力手段によりデジ
タル入力信号に対応したアナログ信号となって出力され
る。
「実施例」
以下、図面を参照して本発明の一実施例について説明す
る。
る。
第１図はこの発明の一実施例によるＤ／Ａ変換回路の構
成を示したものである。このＤ／Ａ変換回路は、１次の
ノイズシェービング回路２１，ノイズシェービング回路
２１の出力を伝達する完結合回路３１，および光結合回
路３Ｉの出力からキャリアを除く従来公知のＬＰＦ（ロ
ーパスフィルタ）３２からなり、第ｌ図にはこのＤ／Ａ
変換回路の入力にオーバサンプリングデジタルフィルタ
Ｉ１が接続された状態が例示されている。
成を示したものである。このＤ／Ａ変換回路は、１次の
ノイズシェービング回路２１，ノイズシェービング回路
２１の出力を伝達する完結合回路３１，および光結合回
路３Ｉの出力からキャリアを除く従来公知のＬＰＦ（ロ
ーパスフィルタ）３２からなり、第ｌ図にはこのＤ／Ａ
変換回路の入力にオーバサンプリングデジタルフィルタ
Ｉ１が接続された状態が例示されている。
オーバサンプリングデジタルフィルタｌ１には、元のア
ナログ信号を所定の周期毎にサンプリングして得られる
各サンプル値が、ＰＣＭコード化されて時系列のデジタ
ル信号となって入力される。
ナログ信号を所定の周期毎にサンプリングして得られる
各サンプル値が、ＰＣＭコード化されて時系列のデジタ
ル信号となって入力される。
そして、時間軸上連続した各サンプル値から、各サンプ
ル値の間のポイントの値が補間演算され、演算結果を示
すデジタルデータＸが順次出力される。このようにして
、サンプリング周波数ｆ’ｓなるデジタル入力に対し、
そのＮ倍（Ｎは整数）のサンプリング周波数Ｎ−ｆｓの
デジタル出力Ｘが得られる。
ル値の間のポイントの値が補間演算され、演算結果を示
すデジタルデータＸが順次出力される。このようにして
、サンプリング周波数ｆ’ｓなるデジタル入力に対し、
そのＮ倍（Ｎは整数）のサンプリング周波数Ｎ−ｆｓの
デジタル出力Ｘが得られる。
ノイズシェービング回路２！は、加算器２２、量子化器
２３、減算器２４およびｌサンプル遅延回路２５からな
る。オーバサンプリングデジタルフィルタｌ１のデジタ
ル出力Ｘと１サンプル遅延回路２５の出力データとは、
加算器２２によって加算され、その結果得られるデータ
ｗ ｈ＜ 量子化器２３および減算器２４に入力される
。そして、データＷは量子化器２３によって所定の閾値
αと比較され、データＷが閾値以上である場合は“１”
が、閾値より小さい場合は“０“が量子化信号Ｙとして
出力される。そして、減算器２４では、潰子化信号Ｙが
“０“の場合はＷ−（一α）＝Ｗ＋αがデータｑとして
出力され、量子化信号Ｙが“ｌ”の場合はＷ＋（一α）
＝Ｗ−αがデータｑとして出力されろ。
２３、減算器２４およびｌサンプル遅延回路２５からな
る。オーバサンプリングデジタルフィルタｌ１のデジタ
ル出力Ｘと１サンプル遅延回路２５の出力データとは、
加算器２２によって加算され、その結果得られるデータ
ｗ ｈ＜ 量子化器２３および減算器２４に入力される
。そして、データＷは量子化器２３によって所定の閾値
αと比較され、データＷが閾値以上である場合は“１”
が、閾値より小さい場合は“０“が量子化信号Ｙとして
出力される。そして、減算器２４では、潰子化信号Ｙが
“０“の場合はＷ−（一α）＝Ｗ＋αがデータｑとして
出力され、量子化信号Ｙが“ｌ”の場合はＷ＋（一α）
＝Ｗ−αがデータｑとして出力されろ。
そして、データｑは、そのビット幅相当数のフリップフ
ロツブによって構成される１サンプル遅延回路２５によ
って１サンプル周期遅延され、加算器２２に入力される
。ここで、オーバサンプリングデジタルフィルタ１１か
らデータＸが１ワードの送出されるのに同期してｌサン
プル遅延回路２５にサンプルクロツクが供給され、ノイ
ズシェービング回路２１内での演算処理か行われるよう
になっている。
ロツブによって構成される１サンプル遅延回路２５によ
って１サンプル周期遅延され、加算器２２に入力される
。ここで、オーバサンプリングデジタルフィルタ１１か
らデータＸが１ワードの送出されるのに同期してｌサン
プル遅延回路２５にサンプルクロツクが供給され、ノイ
ズシェービング回路２１内での演算処理か行われるよう
になっている。
第１図のノイズシェービング回路２！は第２図の構成に
置き換えることができる。第２図の構成によれば、 Ａ ＝ Ｘ − Ｙ−ｚ−’ −・−−−−（１ ）
Ｂ＝Ａ＋Ｂ−ｚ−’ −・−・−（２）となることが
明らかである。式（２）より、Ｂ（１ −ｚ−’）−Ａ
＝Ｘ−Ｙ−ｚ−’ −（３）となるので、Ｂは下記式
（４）のように求められる。
置き換えることができる。第２図の構成によれば、 Ａ ＝ Ｘ − Ｙ−ｚ−’ −・−−−−（１ ）
Ｂ＝Ａ＋Ｂ−ｚ−’ −・−・−（２）となることが
明らかである。式（２）より、Ｂ（１ −ｚ−’）−Ａ
＝Ｘ−Ｙ−ｚ−’ −（３）となるので、Ｂは下記式
（４）のように求められる。
Ｂ 一（Ｘ−Ｙ−ｚ−’）／ （１ −ｚ−’） ・
−＝（４ ）また、量子化器２３における量子化誤差を
Ｖｑとすると、 Ｙ＝Ｂ十Ｖｑ 一（Ｘ − Ｙ−ｚ−’）／（１ ＝ｚ−’）＋Ｖｑ・
・・・・・（４） となり、式（４）をＹについて解くことにより、下記式
（５）のようにノイズシェービング回路２ｌの伝達関数
が求められる。
−＝（４ ）また、量子化器２３における量子化誤差を
Ｖｑとすると、 Ｙ＝Ｂ十Ｖｑ 一（Ｘ − Ｙ−ｚ−’）／（１ ＝ｚ−’）＋Ｖｑ・
・・・・・（４） となり、式（４）をＹについて解くことにより、下記式
（５）のようにノイズシェービング回路２ｌの伝達関数
が求められる。
Ｙ＝Ｘ＋（１−Ｚ−’）・Ｖｑ ・・・・・・（
５）ノイズシェービング回路２１では、ｌサンプル遅延
回路２５に保持された前回までのデータｑと入カデータ
Ｘとが加算器２２によって加算され、その加算結果Ｗが
量子化器２３によって景子化される。ここで、里子化誤
差が発生しても、その誤差はデータｑに累積加算されて
保存され、データｑと入力データＸとの和か亀子化器２
３の閾値以上になった時に量子化信号Ｙが“ｌ”になり
、データｑから閾値分相当が減算される。従って、量子
化信号Ｙは瞬時のみに着目すると、“ｌ”／“０”の２
値データであるが、量子化信号Ｙの時間平均値は、入力
データＸの値に一致する。
５）ノイズシェービング回路２１では、ｌサンプル遅延
回路２５に保持された前回までのデータｑと入カデータ
Ｘとが加算器２２によって加算され、その加算結果Ｗが
量子化器２３によって景子化される。ここで、里子化誤
差が発生しても、その誤差はデータｑに累積加算されて
保存され、データｑと入力データＸとの和か亀子化器２
３の閾値以上になった時に量子化信号Ｙが“ｌ”になり
、データｑから閾値分相当が減算される。従って、量子
化信号Ｙは瞬時のみに着目すると、“ｌ”／“０”の２
値データであるが、量子化信号Ｙの時間平均値は、入力
データＸの値に一致する。
光結合回路３ｌは、１子化信号Ｙに基づいた駆動電流を
出力するドライバＤＲＶ、ドライバＤＲＶによって駆動
される発光ダイオードＰＤ．、発光ダイオードＰＤ，の
出力光を検知する光検知ダイオードＰ Ｄ ｔ、負荷抵
抗ＲＯ、およびトランノスタＴｒからなる。ここで、ト
ランノスタＴｒのコレクタは負荷抵抗ＲＯを介して電源
Ｖｃｃに接続され、ベースは光検知ダイ才一ドＰＤｔを
介して電源ＶｃＣに接続され、エミッタは接地されてい
る。そして、この光結合回路３ｌでは、量子化信号Ｙが
“ビの場合は発光ダイオードＰＤ，が発光して光検知ダ
イオードＰＤ，がＯＮとなるのでトランジスタＴｒかＯ
ＮＬ、出力信号が“０”になる。逆に、量子化信号Ｙが
“０”の場合は発光ダイオードＰＤｌが発光せず、光検
知ダイオードＰＤ２がＯＦＦになるのでトランジスタＴ
ｒがＯＦＦになり、出力信号か“ｌ”になる。
出力するドライバＤＲＶ、ドライバＤＲＶによって駆動
される発光ダイオードＰＤ．、発光ダイオードＰＤ，の
出力光を検知する光検知ダイオードＰ Ｄ ｔ、負荷抵
抗ＲＯ、およびトランノスタＴｒからなる。ここで、ト
ランノスタＴｒのコレクタは負荷抵抗ＲＯを介して電源
Ｖｃｃに接続され、ベースは光検知ダイ才一ドＰＤｔを
介して電源ＶｃＣに接続され、エミッタは接地されてい
る。そして、この光結合回路３ｌでは、量子化信号Ｙが
“ビの場合は発光ダイオードＰＤ，が発光して光検知ダ
イオードＰＤ，がＯＮとなるのでトランジスタＴｒかＯ
ＮＬ、出力信号が“０”になる。逆に、量子化信号Ｙが
“０”の場合は発光ダイオードＰＤｌが発光せず、光検
知ダイオードＰＤ２がＯＦＦになるのでトランジスタＴ
ｒがＯＦＦになり、出力信号か“ｌ”になる。
以下、このＤ／Ａ変換回路の動作を説明する。
第３図において、（ａ）は元のアナログ信号波形、（ｂ
）はオーバサンプリングデジタルフィルタ１ｌからの出
力データＸ、（ｃ）はノイズシェービング回路２１から
出力される重子化信号Ｙを示したものである。外郎より
入力された例えばサンプリング周波数ｒｓ＝ ４ ４
．１ ｋＨｚ， １ ６ビットのＰＣＭ信号【例えば第
３図（ａ）のアナログ信号をザンプリングしたＰＣＭ信
号｝は、まず、オーバサンプリングデジタルフィルタｌ
１に入力され、ここで、後段のノイズシェービング回路
２１で必要なデータに補間演算され、データＸ｛（例え
ば第３図（ｂ月として出力される。そして、このデータ
Ｘが、ノイズシェービング回路２Ｉにより、信号値″１
″ “０”のみによって構成されるＰＤＭ（パルス密度
変調）信号｛例えば第３図（Ｃ月に変換され、潰子化信
号Ｙとして出力される。そして、第３図に示すように、
時間の経過に伴って、入力データＸの値が変化する場合
、重子化信号Ｙの発生密度はデータＸに応じて変化する
。
）はオーバサンプリングデジタルフィルタ１ｌからの出
力データＸ、（ｃ）はノイズシェービング回路２１から
出力される重子化信号Ｙを示したものである。外郎より
入力された例えばサンプリング周波数ｒｓ＝ ４ ４
．１ ｋＨｚ， １ ６ビットのＰＣＭ信号【例えば第
３図（ａ）のアナログ信号をザンプリングしたＰＣＭ信
号｝は、まず、オーバサンプリングデジタルフィルタｌ
１に入力され、ここで、後段のノイズシェービング回路
２１で必要なデータに補間演算され、データＸ｛（例え
ば第３図（ｂ月として出力される。そして、このデータ
Ｘが、ノイズシェービング回路２Ｉにより、信号値″１
″ “０”のみによって構成されるＰＤＭ（パルス密度
変調）信号｛例えば第３図（Ｃ月に変換され、潰子化信
号Ｙとして出力される。そして、第３図に示すように、
時間の経過に伴って、入力データＸの値が変化する場合
、重子化信号Ｙの発生密度はデータＸに応じて変化する
。
そして、この量子化信号Ｙは光結合回路３１を介してＬ
ＰＩ’；’３２に供給される。ここで、光結合回路３ｌ
の人出力間は電気的に絶縁されているので、オーバサン
プリングデジタルフィルタ１１およびノイズシェービン
グ回路２１においてスイッチングノイズが発生したとし
てもＬＰＦ３２へのノイズ伝播が阻止される。そして、
ＬＰＦ３２から、量子化信号Ｙの積分値、すなわち、デ
ータＸに対応するアナログ出力が得られる（第３図（ｄ
）参照）。
ＰＩ’；’３２に供給される。ここで、光結合回路３ｌ
の人出力間は電気的に絶縁されているので、オーバサン
プリングデジタルフィルタ１１およびノイズシェービン
グ回路２１においてスイッチングノイズが発生したとし
てもＬＰＦ３２へのノイズ伝播が阻止される。そして、
ＬＰＦ３２から、量子化信号Ｙの積分値、すなわち、デ
ータＸに対応するアナログ出力が得られる（第３図（ｄ
）参照）。
なお、上述した実施例では、ノイズシェービング回路２
１とＬ Ｐ Ｉ” ３ ２との間の信号伝達を光結合回
路３１によって行う場合を示したが、．他の人出力間が
電気的に絶縁された信号伝達手段、例えばトランス、セ
ラミック振動子等を用いても同様の効果が得られる。ま
た、上記実施例ではｔ次のノイズシェービング回路２１
を用いたが、２次．３次といった高次のノイズシェービ
ング回路を用いることによりさらにＳ／Ｎ比を向上する
ことができる。また、上記実施例では、ノイズシェービ
ング回路を用いてＰＤＭ信号を得る場合を説明したが、
非ノイズシェービング型回路等の他の形式の回路でも、
変換によって時間軸方向にアナログ情報を含むパルス信
号が得られるような変換手段であれば良い。例えば、変
換後のパルス出力がＰＷＭ（パルス幅変Ｒ）信号となる
ような変換手段でも上記実施例と同様の効果が得られる
。
１とＬ Ｐ Ｉ” ３ ２との間の信号伝達を光結合回
路３１によって行う場合を示したが、．他の人出力間が
電気的に絶縁された信号伝達手段、例えばトランス、セ
ラミック振動子等を用いても同様の効果が得られる。ま
た、上記実施例ではｔ次のノイズシェービング回路２１
を用いたが、２次．３次といった高次のノイズシェービ
ング回路を用いることによりさらにＳ／Ｎ比を向上する
ことができる。また、上記実施例では、ノイズシェービ
ング回路を用いてＰＤＭ信号を得る場合を説明したが、
非ノイズシェービング型回路等の他の形式の回路でも、
変換によって時間軸方向にアナログ情報を含むパルス信
号が得られるような変換手段であれば良い。例えば、変
換後のパルス出力がＰＷＭ（パルス幅変Ｒ）信号となる
ような変換手段でも上記実施例と同様の効果が得られる
。
「発明の効果Ｊ
以上説明したように、この発明によれば、パルス符号変
調されたデジタル信号が入力される入力手段と、このパ
ルス符号変調されたパルス波を時間軸方向にアナログ振
幅情報を含むパルス波に変換する変換手段と、前記変換
手段の出力を電気的に絶縁された結合手段を介して伝送
するバッファ手段と、このバッファ手段の出力をアナロ
グローバスフィルタを介して出力するアナログ出力手段
とを設けたので、デジタル信号系で発生された雑音は、
バッファ手段において、その伝播が阻止され、アナログ
出力への雑音混入が防止される。また、上記変換手段の
出力信号の時間平均はデジタル信号の値に比例するので
、リニアリティの良いＤ／Ａ変換動作が行われるという
効果が得られる。
調されたデジタル信号が入力される入力手段と、このパ
ルス符号変調されたパルス波を時間軸方向にアナログ振
幅情報を含むパルス波に変換する変換手段と、前記変換
手段の出力を電気的に絶縁された結合手段を介して伝送
するバッファ手段と、このバッファ手段の出力をアナロ
グローバスフィルタを介して出力するアナログ出力手段
とを設けたので、デジタル信号系で発生された雑音は、
バッファ手段において、その伝播が阻止され、アナログ
出力への雑音混入が防止される。また、上記変換手段の
出力信号の時間平均はデジタル信号の値に比例するので
、リニアリティの良いＤ／Ａ変換動作が行われるという
効果が得られる。
第ｌ図はこの発明の一実施例によるＤ／Ａ変換回路の構
成を示す回路図、第２図は同実施例におけるノイズシェ
ービング回路２ｌの動作を説明する図、第３図は同実施
例の動作を説明する各部の波形図、第４図は従来のＤ／
Ａ変換回路の構成を示す回路図である。 ２ｌ・・・・・・ノイズシェービング回路、３１・・・
・・・光結合回路、３２・・・・・・ＬＰＦ０
成を示す回路図、第２図は同実施例におけるノイズシェ
ービング回路２ｌの動作を説明する図、第３図は同実施
例の動作を説明する各部の波形図、第４図は従来のＤ／
Ａ変換回路の構成を示す回路図である。 ２ｌ・・・・・・ノイズシェービング回路、３１・・・
・・・光結合回路、３２・・・・・・ＬＰＦ０
Claims (1)
- 【特許請求の範囲】 パルス符号変調されたデジタル信号が入力される入力手
段と、 このパルス符号変調されたパルス波を時間軸方向にアナ
ログ振幅情報を含むパルス波に変換する変換手段と、 前記変換手段の出力を電気的に絶縁された結合手段を介
して伝送するバッファ手段と、 このバッファ手段の出力をアナログローバスフィルタを
介して出力するアナログ出力手段と を具備することを特徴とするＤ／Ａ変換回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1113262A JPH02292916A (ja) | 1989-05-02 | 1989-05-02 | Ｄ／ａ変換回路 |
| US07/514,859 US5019819A (en) | 1989-05-02 | 1990-04-26 | Digital-to-analog conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1113262A JPH02292916A (ja) | 1989-05-02 | 1989-05-02 | Ｄ／ａ変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02292916A true JPH02292916A (ja) | 1990-12-04 |
Family
ID=14607702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1113262A Pending JPH02292916A (ja) | 1989-05-02 | 1989-05-02 | Ｄ／ａ変換回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5019819A (ja) |
| JP (1) | JPH02292916A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008035038A (ja) * | 2006-07-27 | 2008-02-14 | Yamatake Corp | Δς型ｄ／ａ変換器 |
| JP2012235266A (ja) * | 2011-04-28 | 2012-11-29 | Yamaha Corp | 信号処理装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5157730A (en) * | 1991-10-15 | 1992-10-20 | Hualon Microelectrics Corporation | Pulse rate modulation type piezoelectric crystal driver device |
| DE4208232A1 (de) * | 1992-03-14 | 1993-09-16 | Siegbert Prof Dr Ing Hentschke | Kompensierender digital-analog-wandler mit aufloesungserhoehender rauschfilterung |
| US5598353A (en) * | 1994-08-15 | 1997-01-28 | Apple Computer, Inc. | Method and apparatus for combining a multiple-bit digital audio signal with a single-bit digital audio signal |
| JP4454109B2 (ja) * | 2000-06-14 | 2010-04-21 | 日本テキサス・インスツルメンツ株式会社 | パルス密度変調信号（ｐｄｍ）のデジタル−アナログ変換処理におけるｓｎ比改善の方法および装置 |
| ES2180409B1 (es) * | 2001-02-21 | 2004-04-16 | Juan Sancho Gil | Audiometro digital por ordenador aplicando tecnicas de "noise-shaping" en la generacion de señales. |
| WO2002080370A2 (de) * | 2001-03-30 | 2002-10-10 | Infineon Technologies Ag | Überabtasten in analog-digital- und digital-analog-umsetzern |
| US7346113B2 (en) * | 2002-07-26 | 2008-03-18 | Texas Instruments Incorporated | Method and circuit for stop of signals quantized using noise-shaping |
| DE102004011723A1 (de) * | 2004-03-10 | 2005-09-29 | Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH | Digital-Analog-Wandler mit verschachteltem pulsweitenmodulierten Signal |
| CN110932731B (zh) * | 2019-11-12 | 2020-09-25 | 深圳信息职业技术学院 | 一种数模转换装置及变频器调速系统 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50115462A (ja) * | 1974-02-20 | 1975-09-10 | ||
| JPS62248311A (ja) * | 1986-04-21 | 1987-10-29 | Sharp Corp | Ｄａコンバ−タシステム |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3566396A (en) * | 1968-05-29 | 1971-02-23 | Nasa | Analog signal integration and reconstruction system |
| US3836907A (en) * | 1973-03-21 | 1974-09-17 | Forbro Design Corp | Digital to analog converter |
| US4053734A (en) * | 1975-06-23 | 1977-10-11 | Soichiro Yasunaga | Curve reading method and apparatus |
| DE3235741A1 (de) * | 1982-09-27 | 1984-03-29 | Siemens AG, 1000 Berlin und 8000 München | Digital-analog-wandler mit potentialtrennung |
-
1989
- 1989-05-02 JP JP1113262A patent/JPH02292916A/ja active Pending
-
1990
- 1990-04-26 US US07/514,859 patent/US5019819A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50115462A (ja) * | 1974-02-20 | 1975-09-10 | ||
| JPS62248311A (ja) * | 1986-04-21 | 1987-10-29 | Sharp Corp | Ｄａコンバ−タシステム |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008035038A (ja) * | 2006-07-27 | 2008-02-14 | Yamatake Corp | Δς型ｄ／ａ変換器 |
| JP2012235266A (ja) * | 2011-04-28 | 2012-11-29 | Yamaha Corp | 信号処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5019819A (en) | 1991-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7205920B2 (en) | Continuous-time-sigma-delta DAC using chopper stabalization | |
| Adams et al. | Theory and practical implementation of a 5th-order Sigma-Delta A/D converter | |
| US6255974B1 (en) | Programmable dynamic range sigma delta A/D converter | |
| US6067327A (en) | Data transmitter and method therefor | |
| US20020186776A1 (en) | Multi-bit delta-sigma analog-to-digital converter with error shaping | |
| JPH02292916A (ja) | Ｄ／ａ変換回路 | |
| EP0642221B1 (en) | Output filter for over-sampling digital-to-analog converter | |
| US4009475A (en) | Delta-sigma converter and decoder | |
| US7200187B2 (en) | Modulator for digital amplifier | |
| US4972188A (en) | Push pull double digital-to-analog converter | |
| JPS62500554A (ja) | アナログ−デジタル コンバ−タ | |
| US6369733B1 (en) | Method and system for operating two or more dynamic element matching (DEM) components with different power supplies for a delta-sigma modulator of an analog-to-digital converter | |
| JPH11154846A (ja) | 再構築フィルタ | |
| JP3340404B2 (ja) | Ｄ／ａ変換器 | |
| EP1769582B1 (en) | Current parking return to zero digital-to-analog converter | |
| JP2005524277A (ja) | デジタル−アナログ変換 | |
| KR100219042B1 (ko) | 디지탈/펄스 폭 변조(pwm)신호 변환기 | |
| US6753706B2 (en) | Direct digital synthesizer | |
| JP3388143B2 (ja) | Ｄ／ａ変換回路 | |
| US20050015419A1 (en) | Techniques to provide programmable finite impulse response filtering | |
| JP2847913B2 (ja) | アナログ掛算器 | |
| JP2874218B2 (ja) | Ａ−ｄコンバータ | |
| KR960007104Y1 (ko) | 디지탈/아날로그 변환기 | |
| JP3230227B2 (ja) | Ａ／ｄコンバータ | |
| KR960008369Y1 (ko) | 디지탈/아날로그 변환기 |