DE4208232A1 - Kompensierender digital-analog-wandler mit aufloesungserhoehender rauschfilterung - Google Patents
Kompensierender digital-analog-wandler mit aufloesungserhoehender rauschfilterungInfo
- Publication number
- DE4208232A1 DE4208232A1 DE19924208232 DE4208232A DE4208232A1 DE 4208232 A1 DE4208232 A1 DE 4208232A1 DE 19924208232 DE19924208232 DE 19924208232 DE 4208232 A DE4208232 A DE 4208232A DE 4208232 A1 DE4208232 A1 DE 4208232A1
- Authority
- DE
- Germany
- Prior art keywords
- quantization
- oversampled
- filter
- converter according
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/38—Calibration
- H03M3/386—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M3/388—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
Die Erfindung betrifft einen integrierten Digital-Analog-Wandler,
bei dem ungenau realisierte Quantisierungsstufen durch eine
geeignete Schaltungsmaßnahme kompensiert werden können.
Dadurch können wesentlich genauere analoge Ausgangswerte
(Spannungen oder Ströme) erzeugt werden, als es die üblichen
Fertigungstoleranzen zulassen.
Der Erfindung liegt die Aufgabe zugrunde, die erzielbare Genauigkeit
von analogen Ausgangswerten wesentlich zu erhöhen,
ohne daß kostenintensive technische Trimmverfahren (wie Lasertrimmen)
oder höhere Fertigungspräzisionen eingesetzt werden
müssen. Damit verbunden ist die Aufgabe, die erzielbare Quantisierungsgenauigkeit
der analogen Ausgangswerte gegenüber
einer realisierten Stufenzahl u. U. beträchtlich zu erhöhen.
Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß der D-
A-Wandler mit erhöhter Taktfrequenz (Mehrfaches der doppelten
Signalbandbreite) betrieben wird, ein Abbild der realisierten
Quantisierungsausführungen eines jeden Exemplars gemessen
und im Chip abgespeichert werden und daß die tatsächlich auftretende
Quantisierungsdifferenz berechnet und über ein spezielles
Rauschfilter zurückgekoppelt wird - an den Quantisierer vor
der eigentlichen D-A-Wandler-Einheit. Unterstützt wird die
Rauschfilterung durch die Überlagerung eines zusätzlich generierten
unterschwelligen Dithers.
Überabtastende D-A-Wandler sind bekannt zum Zwecke einer
digitalen Tiefpaßfilterung, die sonst steilflankig mit aufwendigeren
analogen Komponenten ausgeführt werden müßten [6]. Auch
eine rückführende Rauschfilterung (2. Grades) für eine extreme
Überabtastung, die mit einem zweiwertigen D-A-Umsetzer
arbeiten kann, wurde realisiert [3]. In beiden Fällen sind jedoch
Realisierungstoleranzen unproblematisch. Für dazwischen liegende
Kombinationen, bei denen man durch eine geringfügige Erhöhung
der Taktrate und durch geeignete stabile Rauschfilterung
eine wesentlich verbesserte Auflösung des analogen Ausgangssignals
erhält, ohne die Quantisierungsstufen erhöhen zu müssen,
ist jedoch nicht bekannt.
Gegenüber vorhandenen Ausführungen von D-A-Wandlern bietet
die hier beschriebene Erfindung den Vorteil, daß technologisch
bedingte Genauigkeitstoleranzen, die sonst bei akzeptablem Aufwand
die Auflösungsgenauigkeit, d. h. den Quantisierungsrauschabstand
streng begrenzt haben, kompensiert werden können:
Mittels einer rückgeführten kompensierenden Rauschfilterung
kann erfindungsgemäß die Genauigkeit mit einer Erhöhung der
Taktfrequenz und dem richtigen Filtergrad praktisch beliebig
verbessert werden, solange Störstrahleinflüsse bewältigt werden
können.
Vorteilhafte Anwendungsbereiche sind vor allem in der Meßtechnik
vorhanden, wo bei relativ niedrigen Frequenzen hohe
Amplitudengenauigkeiten erforderlich sind. Bei sequentieller
Signalverarbeitung, wie es bis in den Audiobereich hinein möglich
ist, können hochauflösende On-Chip-Realisierungen der D-
A-Wandler mit untergebracht werden.
Eine weitere vorteilhafte Ausgestaltung für meßtechnische Zwecke,
besteht in der elektronisch vornehmbaren Kalibrierung und
der Möglichkeit, Temperatureinflüsse kompensieren zu können.
Fig. 1 zeigt das Prinzip des kompensierenden und filternden D-
A-Wandlers.
Fig. 2 zeigt ein detaillierteres Blockschaltbild des Kompensations-
D-A-Wandlers mit überabtastender Filterung.
Fig. 3 zeigt den Verlauf der Amplitudengänge eines Rauschfilters
und eines Tiefpaßsignalfilters aus digitalen Ausführungen
auf einem Baustein.
Fig. 4 zeigt das Blockschaltbild einer Filtereinheit für serielle
Signale für eine On-Chip-Ausführung einer Rausch- bzw. auch
Tiefpaßfilterung.
Die Echtzeitumsetzung digitaler Signale in analoge wird immer häufiger ein
integriertes Leistungsmerkmal eines digitalen Signalprozessors. Eine platzsparende,
leistungsfähige und flexible On-Chip-Realisierung ist hierfür von
Interesse. Der vorliegende Beitrag beschreibt eine D/A-Umsetzung, die
eine hohe Amplitudengenauigkeit auch mit einer niedrigeren Anzahl von
Quantisierungsstufen ermöglicht. Erreicht wird dies durch eine Überabtastung
und Filterung des Quantisierungsrausches. Die i. a. durch Prozeßtoleranzen
begrenzte Quantisierungsgenauigkeit wird im hier vorgestellten
Konzept durch eine Zusatzlogik kompensiert. Dies erlaubt auch einstellbare
Linearitätskorrekturen einer ungenau realisierten Quantisierungskennlinie.
Hohe Nyquistfrequenzen mit grober Quantisierung oder niedrigere Nyquistfrequenzen
des Signals gepaart mit hoher Amplitudengenauigkeit werden
dadurch zu wählbaren Kombinationen. Steilflankige analoge Ausgangsfilter
können gespart und durch digitale ersetzt werden.
Monolithische D/A-Converter, die neben Logikfunktionen auf einem Chip
benötigt werden, erfordert bei hoher Auflösung noch einen erheblichen Teil
der Chipfläche. Audioanwendungen in Studioqualität (16 bit, 44,1 kHz)
beanspruchen beispielsweise in 2µ-CMOS Realisierungen ca. 20-40 mm² [1],
[2]. Eine Weiterentwicklung und Optimierung der Logik für eine 256fache
Überabtastung führte dazu, daß beispielsweise CD-Decodierung, Disc-Motorsteuerung,
D/A-Umsetzung und analoge Ausgangsfilterung auf einem Chip
untergebracht werden kann [3]. Darin ist die Analogwandlung so anwendungsspezifisch
optimiert, daß der Layoutentwurf auf andere Applikationen
nur schwer übertragbar ist. Deshalb wurde für die D/A-Conversion ein
flexibleres Prinzip mit logisch kompensierbaren Fertigungstoleranzen
entworfen, das durch Überabtastung, Filterung und Kompensation weitere
systemspezifische Minimierungen und breitere Applikationen erschließt. Die
gewählte D/A-Umsetzung sollte bei digitalen Signalverarbeitungen jeweils
nur einen relativ kleinen Teil der Chipfläche beanspruchen, damit die
wesentlichen System-Funktionen im Vordergrund einer monolithischen
Realisierung bleiben können.
Um eine hohe Präzision erreichen zu können, müssen vor allem aber auch
stabile Linearitätsanforderungen erfüllt werden - sowohl im Basisband, als
auch im überabgetasteten Bereich, da sonst Mischprodukte verschiedener
Frequenzen im Basisband Störungen hervorrufen können. Dies drückt
zulässige Herstellungstoleranzen nach unten bzw. erfordert zusätzliche Hardwaremaßnahmen
[1], [2]. Teure Lasertrimmtechniken sollten bei Massenprodukten
auf jeden Fall vermieden werden.
Die mit einem Faktor von 1,35 bis 1,5 pro Jahr steigende Komplexität [4]
je Baustein und die kürzeren Laufzeiten erlauben die Realisierung eines
Prinzips, das durch Überabtastung und digitale Filterung die hohe Genauigkeit
vorhandener Quarzfrequenzen nutzt und Fertigungstoleranzen durch eine
einstellbare digitale Nachbildung kompensiert. Die Anwendung dieses
Prinzips verspricht bei signaltheoretischer Optimierung von Quantisierungen
und Filterungen darüber hinaus eine hohe Flexibilität: Amplitudenabhängige
Quantisierungen und frequenzabhängige Auflösungen werden zu wählbaren
Eigenschaften. Dabei ist nicht selten der Grad der Überabtastung durch die
höchste Nutzsignalfrequenz und die höchste technologiebedingte Taktfrequenz
vorgegeben.
Das durch die Abtastung im Abstand T entstandene diskrete Signal hat einen
periodischen Frequenzgang mit der Periode fp = 1/T. Wird bei der D/A-
Wandlung das Signal über die Zeitdauer Td < T konstant gehalten, so erhält
das analoge Ausgangsspektrum die Einhüllende fh = [sin(πfTd)]/(πfTd). In
der Regel repräsentiert die digitale Folge im Abstand T ein Basisbandsignal
der Bandbreite b < fNy = 1/(2T), mit fNy als Nyquistfrequenz. Bei einer
D/A-Wandlung im Taktabstand T sorgt dann konventionell eine analoge
Tiefpaßfilterung für die Dämpfung der Frequenzanteile über fNy unter eine
Wahrnehmbarkeitsschwelle und für eine Korrektur der Einhüllenden fh. Die
Vervielfältigung der Abtastfrequenz um den Faktor k erlaubt dann eine
digitale Filterung bis zur Frequenz k · b, so daß eine ggf. erforderliche
steilflankige Filterung an der Bandgrenze b digital vorgenommen werden
kann und eine verbleibende analoge Tiefpaßfilterung bei b beginnen kann
und erst bei der vielfachen Bandbreite k · b einen höheren Dämpfungswert
erreicht haben muß. Die Tiefpaßfilterung mit der Bandgrenze bei der
Nyquistfrequenz ist für die meisten Ausgangssignale unbedingt erforderlich,
da andernfalls, wie beispielsweise bei der Darstellung digitaler Bilder,
Störungen auftreten können. So führt der Aufbereitung von Videosignalen
bei einer nicht ausreichenden Ausgangsfilterung zu sichtbaren Moiree-Störungen.
Eine erforderliche Filterwirkung ist dabei mitunter schon mit relativ
wenigen digitalen Filteroperationen erreichbar, die mittels geshifteter Additionen
verzögerter Signale ausgeführt werden kann [6].
Fig. 1 zeigt den prinzipiellen Ablauf in einem kompensierenden und
filternden D/A-Converter. In dem anwendungsspezifischen Signalverarbeitungs-
IC (SP-ASIC) wird zunächst eine gewünschte digitale Signallogik im
Basistakt der Signale betrieben. Für die Überabtastung und digitale Ausgangsfilterung
(UAF) wird die Taktfrequenz um ein Vielfaches (k) erhöht.
Die mit hoher Bitbreite gefilterten Signale werden in der Präkompensierenden
Logik (PKL) derart umcodiert, daß die Fertigungstoleranzen und möglichen
nichtlinearen Quantisierungsstufen des D/A-Blockes kompensiert werden.
Die fertigungsspezifischen genauen Einstellwerte werden einer später
festzulegenden externen Messung entnommen und stückspezifisch in einen
Speicher des PKL eingelesen. Diese Einheit stellt vorsorglich bereits
benachbarte Ansteuerkombinationen für den D/A-Wandler bereit. Im
Quantisierungs-Filter (QF) befindet sich eine digitale Nachbildung des
Analogen Tiefpasses (ATP), der ggf. auch aus natürlichen Schaltungswiderständen
und kleinen Kapazitäten bestehen kann, damit die genauen, am
Schaltungsausgang auftretenden gewünschten gefilterten Signale intern
ermittelt werden können - zu den überabgetasteten Taktzeitpunkten. Auf diese
Weise kann ein zwischen den Quantisierungsstufen liegender Amplitudenwert
am Ausgang genau durch gezielte Wechselschaltungen im Auswahlschalter
(AS) der benachbarten Quantisierungsstufen zwischen den Basistaktabständen
eingestellt werden. Die dabei erreichbare Genauigkeit ist abhängig vom Grad
der Überabtastung und vom analog realisierten Filter ATP.
Den durch die einzelnen Filter und Quantisierer führenden Signalfluß des
filternden Kompensations-D-A-Wandlers ist im Blockschaltbild von Fig.
2 gezeigt. Das digitale Eingangssignal (E) wird mit der Taktfrequenz f₀ =
1/T mit einer Auflösung von n bit an ein Korrekturfilter (KF) gegeben.
Dieses Korrekturfilter hat im Nutzfrequenzbereich fN < 1/(2T) die digitale
Nachbildung des reziproken Frequenzganges des analogen Ausgangsfilters
(AAF), das i. a. ein einfaches Tiefpaßfilter ist. Da es hier nur auf den
Frequenzgang im Nutzfrequenzband des Signals ankommt, kann dieses Filter
mit der Taktfrequenz f₀ betrieben werden. Danach wird zur höheren
Taktfrequenz k · f₀ übergegangen. Die größere Anzahl von Abtastwerten (k
Mal so viel) weden im Überabtastfilter (UAF) berechnet. Dabei ist k (k <
1) in der Regel eine ganze Zahl, kann aber auch ein Bruch sein wie 3/2. Die
Stützstellen können in diesem Fall dann beispielsweise linear interpoliert
werden, indem jeder zweite Wert übernommen wird und die Zwischenstellen
aus den jeweils benachbarten gebildet werden. Mit dem nachfolgenden
Tiefpaßfilter werden die über der Nyquistfrequenz, d. h. über dem
Nutzfrequenzband entstehende Signalanteile herausgefiltert. Ein möglicher
Frequenzgang ist in Fig. 3 dargestellt. Dieses Filter ersetzt lediglich einen
sonst ggf. erforderlichen steilflankigen analogen Tiefpaß, ist also für die
Auflösungserhöhung nicht funktionsrelevant. Das Tiefpaßfilter und die
folgenden Blöcke arbeiten mit der höheren Taktfrequenz k · f₀. Der nun
folgende Addierer (ADD) besitzt mindestens ein Bit über n, während der
folgende Quantisierer Q über eine Quantisiervorschrift oder über eine
Entscheidungstabelle (ggf. in Nachbildung der folgenden D/A-Stufe) die
Bitbreite auf die m Bit (m < n) des D-A-Wandlers (D/A) reduziert, z. B. auf
m= n/2. Der folgende Auswahlschalter (AS) ist optional vorhanden und
nur für sehr hohe Taktfrequenzen erforderlich: In ihm werden die Codes der
von Q ausgewählten benachbarten Quantisierungsstufen bereitgestellt. Auf
diese Weise können Verzögerungen von Verarbeitungsblöcken im
Rekursionszweig umgangen werden, indem zu erwartende benachbarte
Quantisierungsstufen sofort ausgewählt werden können.
Im programmierbaren Quantisierungsspeicher (PQS) wird der aus 2m
ausgewählten Quantisierungsstufe der tatsächliche n-Bit-Wert zugeordnet.
Die einzelnen Werte werden einmal nach Fertigung ausführungsspezifisch
gemessen und in einer Tabelle mit einer Genauigkeit von etwa n Bit
gespeichert (ggf. in einem On-Chip-EPROM). Von dem der Tabelle (einer
oder mehrere schnelle Look up Table) im PQS entnommenen genauen
Analogwertäquivalent wird dann im folgenden Addierer der vor dem
Quantisierer entnommene Sollwert mit einer Genauigkeit von mindestens n
Bit subtrahiert. Die entstehende Quantisierungsdifferenz wird im folgenden
Rausch-Koppel-Filter (RKF) speziell gefiltert. Bevor das hier gefilterte Signal
auf den Addierer (ADD) zurückgekoppelt wird, wird ihm noch ein Dither
im mind. (n+1)-sten (LS)-Bit mittelwertfrei überlagert. Der Dither kann in
einem einfachen 7stufigen 1-Bit-Scrambler erzeugt werden.
Das Rauschkoppelfilter RK(z) ist der verzögerte Teil eines Hochpaß-
Rauschfilters H(z), dessen Frequenzgang in Fig. 3 charakterisiert ist. Das
Filter RK(z) hat folgende Form:
Dabei sind zoi Nullstellen auf oder nahe am Einheitskreis im Nutzfrequenzbereich,
so daß je zwei konjugiert komplex auftreten. Einfache reelwertige
Nullstellen liegen bei 1. Dabei werden die Nullstellen so ausgewählt, daß
sich für H(z) ein gewünschter, in Fig. 3 skizzierter Rauschfilterhochpaß
ergibt. Die Bestimmungsmethoden hierfür sind bekannt. z-1 entspricht hierbei
schaltungstechnisch einer Verzögerung um T/k. Bei einem Filtergrad 1 =
2 · N liefern beispielsweise folgende Nullstelle, zoi ein Rauschkoppelfilter:
zoi = e-j- f -(i-0,5)/(k·N)+j· δΦ i für i=1,2,. . .,N (2)
zoi = z*o(i-N) für i=(N+1), . . . .,2 · N (2′)
zo0 = 0 (2′′)
mit j als imaginärer Einheit und δΦi als kleine Korrekturwerte, um die
Mindestrauschdämpfung im Durchlaßbereich geringfügig zu verändern. z*
ist dabei die zu z konjugiert komplexe Variable. Mit k=4 und N=3 wird
in diesem Fall die in Fig. 3 skizzierte Rauschdämpfung von mindestens 40
dB im Nutzfrequenzbereich erreicht.
Fig. 3 zeigt weiterhin das Ergebnis einer linearphasigen transversalen Filterung
für 4fache Überabtastung bei einer minimalen Sperrdämpfung von
70 dB für f₀/2 < f < 3 · f₀/2 und einer Durchlaßdämpfung von maximal 1
dB im Bewertungsbereich für 0 < f < 0,8 · f₀/2. Dieses Filter benötigt für
eine Taktfrequenz von 4 · f₀=4·44,1 kHz=176,4 kHz (bei einer Signalgenauigkeit
von 24 bit) 2 seriell geschaltete und 3-fach multiplex
genutzte Filterbasiseinheiten entsprechend Fig. 4. Dies entspricht einer Filteroperationsleitung
von 162 geshifteten Additionen bzw. Subtraktionen je
Filterung.
Da beim Einsatz des D/A-Wandlers an unterschiedliche Applikationen
gedacht ist, sind in bestimmten Umfang Frequenzgang und Grad der
Überabtastung durch von außen konfigurierbare Filter wählbar. Im
Filterentwurf wird deshalb die Anzahl der verzögerten bzw. geshifteten
Additionen als eine Konstante behandelt. Dadurch werden zur Erzielung eines
optimalen Frequenzganges Koeffizientenfeinheit und Filtergrad austauschbare
Größen bei gleichem Hardwareaufwand. Die Grundstruktur einer konfigurierten
Filterbasiseinheit ist in Bild 4 für serielle Signalwörter, die mit dem
LSB beginnen, gezeigt. Eine einschaltbare Rückführung Sm gestattet bei einer
entsprechend erhöhten Taktfrequenz auch eine gemultiplexte Filterung, bei
der die Shiftkoeffizienten entsprechend der Filtervorgabe von einem
Durchlauf zu anderen zyklisch umgeschaltet werden. Mittels des Schalters
Sr kann eine Rückkopplung eingestellt werden, so daß auch eine rekursive
Struktur realisierbar ist, der "rekursive Zweig" aber auch für eine rein
transversale Struktur genutzt werden kann. Insgesamt ist eine Filterbasiseinheit
so angelegt, daß mindestens ein komplexer Pol und eine komplexe
Nullstelle in der p- bzw. z-Ebene einstellbar sind. Die Addiereinheit ist
für bis zu 31 parallele Additionen oder Substraktionen in einer Taktperiode
ausgelegt. Dies entspricht bei einer nicht gemultiplexten Verarbeitung (Sm
außer Betrieb) für eine mittlere Koeffizientenauflösung von 8 bit einer
Filterung 7-ten Grades. Dabei können mehrere Einheiten unterschiedlich konfiguriert
miteinander zu einer komplexeren Filterstruktur gekoppelt werden.
Die Einstellparameter für die einzelnen Filtereinheiten werden mittels eines
iterativen (auf einen PC portierbares) Filteroptimierungsprogramm erzeugt.
Vorgebbar sind dabei die gewünschten Frequenzkurven im Durchlaßbereich
wie im Sperrbereich bei zusätzlicher Angabe von minimal erforderlicher
Dämpfung und maximal zulässigem Rippel im Durchlaßbereich.
Die Genauigkeit der D/A-gewandelten Signale beschränkt sich bei linearer
Quantisierung auf ± 1/2 LSB (Least Significant Bit). Ist die LSB-Spannungsdifferenz
ΔU, so ergibt dies bei gleichförmiger Spannungsverteilung eine
effektive Quantisierungs-Rauschspannung von Uqeff = 0.289·ΔU
(=1/SQR(12)·ΔU). Wenn der D/A-Wandler die Quantisierungsstufen Uq(i)
erzeugt, können durch Überabtastung und analoge Filterung auch Ausgangsspannungen
Ua zwischen zwei Quantisierungsstufen Uq(i) < Ua < Uq(i+1)
erzeugt werden. Die dabei erzielbare Genauigkeit ist abhängig vom Grad
der Überabtastung, der Ausgangsfilterung, der Nutzfrequenz und dem
Quantisierungsrauschen, das durch Hin- und Herschalten zwischen den
Quantisierungsstufen entsteht. Im Extremfall reduziert sich der D/A-
Quantisierer auf zwei Spannungswerte insgesamt, also auf 1 bit. Bei einer
256fachen Überabtastung und einer analogen Tiefpaßfilterung 3. Ordnung
wird eine für den digitalen Audiobereich ausreichende Auflösung von 16 bit
erzielt, dies entspricht einem Störabstand von 98 dB im hörbaren Bereich
[3].
Eine zu hohe Überabtastung ist jedoch für höherfrequente Nutzbänder, wie
für Videosignale, aus technologischen Gründen nicht mehr anwendbar. Hier
muß man sich ggf. auf 2-, 4-, oder 8-fache Taktfrequenzen beschränken und
von einer aufwandsgünstigen Stufenzahl ausgehen. Für solche Fälle bietet
das vorliegende Konzept eine Lösung.
Wie Fig. 1 zeigt, wird die Ansteuerung des D/A-Wandlers durch das
Quantisierungsfilter derart beeinflußt, daß im Auswahlschalter (AS) jeweils
auf benachbarte Amplitudenstufen des D/A-Wandlers umgeschaltet werden
kann. Aus Verarbeitungszeitgründen werden die unmittelbar benachbarten
Werte vorher ermittelt und zum Umschalten bereitgestellt. Das Quantisierungsfilter
(QF) bekommt je Taktperiode den zu umsetzenden Ausgangswert
Ua mit der zu realisierenden Genauigkeit, z. B. 17 bit, einerseits und den
am nächsten liegenden quantisierten Wert Uq(k) andererseits geliefert, woraus
die Differenz gebildet werden kann.
Die erzielte Quantisierungsverbesserung bei einer 4fachen Überabtastung
geht aus Bild 4 hervor: Bezogen auf den verbleibenden Quantisierungsfehler
bei einer 8-Bit-D/A-Wandlung reduziert sich im Nutzfrequenzbereich das
Quantisierungsrauschen um 40 dB. Dies entspricht einem Gewinn von über
6 bit. Ein erhöhtes Quantisierungsrauschen außerhalb des Nutzbandes wird
durch die analoge Tiefpaßfilterung wieder hinreichend gedämpft.
Ströme, Widerstände, Kapazitäten, Transistorparameter haben bei unterschiedlichen
Realisierungen stets Streuungen gegenüber den Zielwerten. Eine
Genauigkeit von beispielsweise 2-8 = 1/256 ist dabei bereits eine hohe
Anforderung bei einer Technologie, deren Leiterbahnen und Layouts selbst
oft nur auf 1/10 bis 1/100 genau positioniert werden können. Deshalb sind
rein elektrische Kompensationsmaßnahmen, die nach der Hardwarerealisierung
möglich sind, auch durch etwas mehr Logikaufwand von besonderem
Interesse. Darüber hinaus kann die Kompensation bei D/A-Wandler-
Strukturen auch für nicht-lineare Quantisierungsstufen genutzt werden, die
insbesondere für Überabtastungen zur Auflösungserhöhung einsetzbar sind.
Dies führt i. a. auch zu einer Verringerung der Stufenzahl und damit auch
zu einem Flächengewinn, der wiederum für exakt arbeitende digitale
Strukturen nutzbar wird.
In dem in Fig. 2 dargestellten programmierbaren Quantisierungsspeicher
(PQS) werden die tatsächlich realierten und später gemessenen (äquivalenten)
Werte in einer Speichertabelle mit der erforderlichen erhöhten
Genauigkeit (hier mindestens 16 bit) abgespeichert. Handelt es sich um ein
zweistufiges Widerstandsnetzwerk im D-A-Wandler (D/A), so kann auch
der Speicher (PQS) zweistufig angelegt sein: Die oberen 4 Bit (im Falle
m=8) werden auf den ersten Speicherblock mit 16 Speicherblöcken
16 bit (mindestens) geführt, die unteren 4 bit, ebenfalls vom Eingang der
D-A-Wandlerstufe (D/A) kommend, werden auf den zweiten Block geführt,
der ebensoviele Speicherplätze (16) enthält. Die gespeicherte Wortbreite des
zweiten Blocks kann dann aber um 4 Bit geringer sein, da die oberen 4 Bit
einheitlich 0 sind. Am Ausgang des PQS-Blockes werden dann diese beiden
Wörter LSB-bündig addiert. Die korrekten Werte der 2 × 16 4-bit-Wörter
können im Quantisierer (Q) genutzt werden - dies ist bei größeren Differenzen
sinnvoll -, um bereits bei der Quantierung die besten Quantisierungsstufen
zu codieren. Wird auf diese Option verzichtet, so erhöht sich das verbleibende
Quantisierungsrauschen ggf. geringfügig.
Auch unterschiedliche analoge Ausgangsfilter-Tiefpässe können, sofern ihre
Wirkung in den Nutzfrequenzbereich hineinreicht, ausführungsspezifisch
kompensiert werden. Aufgrund der einfachen Filterstruktur des analogen
Filters reicht die Messung und Speicherung von zwei Konstanten a₁, a₂ aus
für ein einfaches Korrekturfilter (KF) 2. Grades mit folgender transversalen
Darstellung in der z-Ebene:
K(z) = 1-a₁ ·z-1 + a₂ · z-2 (3)
Grundsätzlich kann dieses Filter auch im Tiefpaßfilter (TPF) mit ausgeführt
werden. Es empfiehlt sich jedoch die vorgeschaltete Anordnung, da an
dieser Stelle die Überabtastung noch nicht vorgenommen ist und nur die
Korrektur des Nutzbandes erforderlich ist. Im Extremfall kann dies zu einer
DPCM-Codierung führen, die für bestimmte Applikationen durchaus sinnvoll
sein kann und mithilft, das Quantisierungsrauschen für niedrige Frequenzen
zusätzlich zu reduzieren.
Die einstellbaren Quantisierungsstufen können auch genutzt werden, um
Temperaturkompensationen durchzuführen, indem eine bekannte Temperaturabhängigkeit
als Funktion einer gemessenen Bauteiltemperatur berücksichtigt
wird.
Literatur
[1] Schouwenaars, H. J., Dÿkmans, E.C. Kup, B.M.J., van Tuÿl, E.J.M.: A Monolithic Dual 16-Bit D/A Converter. IEEE Journal of Solid State Circuits, VOL. SC-21, No. 3, 1986, P. 424-429.
[2] Naus, P.J.A., Mans, E.C.D., Stikvoort, E.S.McKnight, E.J., Holland, D., Bradinal, W.: A CMOS Stereo 16-bit D/A-Converter for Digital Audio. IEEE Journal on Solid State Circuits, Vol. SC-22.No. 3, 1987, pp. 390-395.
[3] Finck, Rainer: Decodierelektronik für CD-Spieler. Mikroelektronik, me Bd. 4, H. 2, 1990, S. 56-58.
[4] Baldi, Livio: VLSI Technologies: High Performance and Workhorses. European Transactions on Telecommunications and related Technologies. ETT, Vol. 1, No. 2, 1990, pp. 129-136.
[5] Fettweis, Alfred: On Assessing Robustness of Rekursive Digital Filters, European Transaction on Telecommunications, ETT, Vol. 1, No. 2, 1990, pp. 103-109.
[6] Hentschke, S.: Aufwandsminimierter Videocodec für 70 Mbit/s. ntz Archiv 6, 1984, H.6, S. 81-89.
[7] Gray, Robert, M: Oversampled Sigma-Delta Modulation. IEEE Transactions on Communications, Vol. COM-35, No. 5, 1987, P. 481-489.
[8] Sherstinsky, A., Sodini, C.G.: A Programmable Demodulator for Oversampled Analog-to- Digital Modulators. IEEE Transactions on Circuits and Systems, VOL-37, No. 9, 1990, pp. 1092-1103.
[9] Cremonesi, A. Maloberti, F., Polito, G.: A 100-MHz CMOS DAC for Video-Graphic Systems. IEEE Journal of Solid-State Systems, Vol. 24, No. 3, 1989, pp. 635-639.
[1] Schouwenaars, H. J., Dÿkmans, E.C. Kup, B.M.J., van Tuÿl, E.J.M.: A Monolithic Dual 16-Bit D/A Converter. IEEE Journal of Solid State Circuits, VOL. SC-21, No. 3, 1986, P. 424-429.
[2] Naus, P.J.A., Mans, E.C.D., Stikvoort, E.S.McKnight, E.J., Holland, D., Bradinal, W.: A CMOS Stereo 16-bit D/A-Converter for Digital Audio. IEEE Journal on Solid State Circuits, Vol. SC-22.No. 3, 1987, pp. 390-395.
[3] Finck, Rainer: Decodierelektronik für CD-Spieler. Mikroelektronik, me Bd. 4, H. 2, 1990, S. 56-58.
[4] Baldi, Livio: VLSI Technologies: High Performance and Workhorses. European Transactions on Telecommunications and related Technologies. ETT, Vol. 1, No. 2, 1990, pp. 129-136.
[5] Fettweis, Alfred: On Assessing Robustness of Rekursive Digital Filters, European Transaction on Telecommunications, ETT, Vol. 1, No. 2, 1990, pp. 103-109.
[6] Hentschke, S.: Aufwandsminimierter Videocodec für 70 Mbit/s. ntz Archiv 6, 1984, H.6, S. 81-89.
[7] Gray, Robert, M: Oversampled Sigma-Delta Modulation. IEEE Transactions on Communications, Vol. COM-35, No. 5, 1987, P. 481-489.
[8] Sherstinsky, A., Sodini, C.G.: A Programmable Demodulator for Oversampled Analog-to- Digital Modulators. IEEE Transactions on Circuits and Systems, VOL-37, No. 9, 1990, pp. 1092-1103.
[9] Cremonesi, A. Maloberti, F., Polito, G.: A 100-MHz CMOS DAC for Video-Graphic Systems. IEEE Journal of Solid-State Systems, Vol. 24, No. 3, 1989, pp. 635-639.
Claims (10)
1. Überabgetasteter Digital-Analog-Wandler,
gekennzeichnet dadurch, daß die
einzelnen Quantisierungswerte ausführungsspezifisch für
jedes Exemplar vermessen werden und in einem rückkoppelnden
Tabellenspeicher (PQS) in einer erhöhten Genauigkeit
abgespeichert werden.
2. Überabgetasteter Digital-Analog-Wandler mit einem vor die
Quantisierung (Q) im Überabtasttakt gefiltert rückgekoppelten
Quantisierungsfehler,
gekennzeichnet dadurch, daß der
Quantisierungsfehler taktweise gebildet wird aus der
Differenz des in erhöhter Bitbreite vermessenen und anfangs
abgespeicherten zugehörigen Quantisierungsstufe und des
digitalen Sollwertes, der vor der Quantisierung (Q) auftritt, -
ebenfalls in der erhöhten Bitbreite.
3. Überabgetasteter D-A-Wandler nach Anspruch 2,
gekennzeichnet dadurch, daß das
Rauschkoppelfilter (RKF) die in (1) und (2) angegebene
transversale Struktur mit etwa gleichmäßig verteilten
Nullstellen im Nutzband auf dem Einheitskreis in der z-Ebene
aufweist.
4. Überabgetasteter D-A-Wandler nach Anspruch 2,
gekennzeichnet dadurch, daß der
Quantisierer (Q) auch die benachbarten Quantisierungsstufen
gekennzeichnet ausgibt an einen nach ihm zwischengeschalteten
Auswahlschalter (AS), aus dem über ein abgespaltenes
Signal aus dem Rauschfilter schneller die veränderten
Quantisierungsstufen ausgewählt werden können.
5. Überabgetasteter D-A-Wandler nach Anspruch 2,
gekennzeichnet dadurch, daß im Rauschkoppelfilter
(RKF) unter dem niedrigsten Bit der erhöhten
Auflösung ein Dithersignal additiv und mittelwertfrei
überlagert wird, das aus einem einfachen Scrambler erzeugt
wird.
6. Überabgetasteter D-A-Wandler nach Anspruch 2,
gekennzeichnet dadurch, daß der
Quantisierer (Q) eine Quantisierung vornimmt, die die
ausführungsspezifischen, im programmierbaren Quantisierungsspeicher
(PQS) abgelegten Werte zur Quantisierung
benutzt.
7. Überabgetasteter D-A-Wandler nach Anspruch 1 oder 2,
gekennzeichnet dadurch, daß am
digitalen Eingang ein Korrekturfilter (KF) als einfaches Filter
mit ein oder zwei ausführungsspezifisch vermessenen
Konstanten a₁, a₂ als Filterkoeffizienten benutzt, die die
analoge Tiefpaßfilterung im Nutzband kompensieren.
8. Überabgetasteter D-A-Wandler nach Anspruch 1,
gekennzeichnet dadurch, daß der
Speicher (PQS) ein Elektrisch-Programmierbarer Speicher
EPROM ist.
9. Überabgetasteter D-A-Wandler nach Anspruch 1,
gekennzeichnet dadurch, daß der
Speicher (PQS) ein Look up Table für alle Quantisierungsstufen
ist.
10. Überabgetasteter D-A-Wandler nach Anspruch 1,
gekennzeichnet dadurch, daß der
Speicher (PQS) die normierten Widerstandswerte der D/A-
Stufe abspiert und additiv - wie die D/A-Stufe - zusammensetzt.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19924208232 DE4208232A1 (de) | 1992-03-14 | 1992-03-14 | Kompensierender digital-analog-wandler mit aufloesungserhoehender rauschfilterung |
PCT/DE1993/000227 WO1993019532A2 (de) | 1992-03-14 | 1993-03-12 | Kompensierender digital-analog-wandler mit auflösungserhöhender rauschfilterung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19924208232 DE4208232A1 (de) | 1992-03-14 | 1992-03-14 | Kompensierender digital-analog-wandler mit aufloesungserhoehender rauschfilterung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4208232A1 true DE4208232A1 (de) | 1993-09-16 |
Family
ID=6454090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19924208232 Withdrawn DE4208232A1 (de) | 1992-03-14 | 1992-03-14 | Kompensierender digital-analog-wandler mit aufloesungserhoehender rauschfilterung |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE4208232A1 (de) |
WO (1) | WO1993019532A2 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19854124C1 (de) * | 1998-11-24 | 2000-08-24 | Bosch Gmbh Robert | Sigma-Delta D/A-Wandler |
DE19937246A1 (de) * | 1999-08-06 | 2001-03-22 | Siemens Ag | Kaskadierter Sigma-Delta-Modulator |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3709207A1 (de) * | 1987-02-28 | 1988-09-08 | Standard Elektrik Lorenz Ag | Schaltungsanordnung zum umwandeln von digitalen tonsignalwerten in ein analoges tonsignal |
JPH02292916A (ja) * | 1989-05-02 | 1990-12-04 | Yamaha Corp | D/a変換回路 |
-
1992
- 1992-03-14 DE DE19924208232 patent/DE4208232A1/de not_active Withdrawn
-
1993
- 1993-03-12 WO PCT/DE1993/000227 patent/WO1993019532A2/de active Application Filing
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19854124C1 (de) * | 1998-11-24 | 2000-08-24 | Bosch Gmbh Robert | Sigma-Delta D/A-Wandler |
DE19937246A1 (de) * | 1999-08-06 | 2001-03-22 | Siemens Ag | Kaskadierter Sigma-Delta-Modulator |
US6518904B1 (en) | 1999-08-06 | 2003-02-11 | Siemens Aktiengesellschaft | Cascade sigma-delta modulator |
DE19937246B4 (de) * | 1999-08-06 | 2005-12-22 | Siemens Ag | Kaskadierter Sigma-Delta-Modulator |
Also Published As
Publication number | Publication date |
---|---|
WO1993019532A3 (de) | 1994-03-31 |
WO1993019532A2 (de) | 1993-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4237082C2 (de) | Digital/Analog-Konverter mit integriertem Kalibriersystem und Kalibrierverfahren | |
DE3021012C2 (de) | Verallgemeinertes interpolativers Verfahren zur Digital-Analog-Umsetzung von PCM Signalen | |
DE4127078C2 (de) | Phasenentzerrer für einen Digital/Analog-Wandler | |
DE69927084T2 (de) | Sigma-delta Modulator und Modulationsverfahren | |
DE4233738C2 (de) | Digitaler Interpolator und Verfahren zur Interpolation digitaler Daten | |
DE3120914C2 (de) | ||
DE19722434C1 (de) | Vorrichtung zur Digital-Analog-Wandlung mit hoher Linearität | |
DE69923259T2 (de) | Digitaler Filter | |
EP0461282A1 (de) | Überabtastender Analog-Digital-Umsetzer mit Rauschfilterung in Switched-Capacitor-Technik | |
DE3709207A1 (de) | Schaltungsanordnung zum umwandeln von digitalen tonsignalwerten in ein analoges tonsignal | |
DE10153309A1 (de) | Digital-Analog-Umsetzer-Vorrichtung mit hoher Auflösung | |
EP1456956B1 (de) | Sigma-delta-wandler mit rauschunterdrückung | |
DE4208232A1 (de) | Kompensierender digital-analog-wandler mit aufloesungserhoehender rauschfilterung | |
DE19510656B4 (de) | Schaltungsanordnung und Verfahren zum Filtern quantisierter elektrischer Signale | |
EP1129523B1 (de) | Schaltungsanordnung zur quantisierung digitaler signale und filterung des quantisierungsrauschens | |
EP0119529A2 (de) | Verfahren zum interpolativen A/D-Umsetzen | |
DE69531088T2 (de) | Auswahlvorrichtung zur Wahl elektrischer Zellen und Gerät zur Anwendung einer solchen Vorrichtung | |
DE102006054776A1 (de) | Vorrichtung und Verfahren für die Sigma-Delta-Modulation | |
EP1391992A1 (de) | Anordnung zur Digital-Analog-Wandlung eines hochfrequenten digitalen Eingangssignals in ein trägerfrequentes analoges Ausgangssignal | |
DE102005020067B4 (de) | Verfahren zum Steuern eines zeitkontinuierlichen Sigma-Delta-Modulators mit Kompensation für übermäßige Schleifenverzögerung und zeitkontinuierlicher Sigma-Delta-Modulator | |
EP1356592B1 (de) | Sigma-delta-modulator zur digitalisierung von analogen hochfrequenzsignalen | |
DE60220839T2 (de) | Multibit delta-sigma analog-digital-wandler mit rauschformung | |
EP0436603B1 (de) | Verfahren und vorrichtung zur wandlung des abtastsignals eines analogen eingangssignals | |
WO1999016169A1 (de) | Kammfilter | |
EP1397867B1 (de) | Verfahren und vorrichtung zur unterdrückung von grenzzyklen bei noise-shaping-filtern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |