WO1993019532A2 - Kompensierender digital-analog-wandler mit auflösungserhöhender rauschfilterung - Google Patents

Kompensierender digital-analog-wandler mit auflösungserhöhender rauschfilterung Download PDF

Info

Publication number
WO1993019532A2
WO1993019532A2 PCT/DE1993/000227 DE9300227W WO9319532A2 WO 1993019532 A2 WO1993019532 A2 WO 1993019532A2 DE 9300227 W DE9300227 W DE 9300227W WO 9319532 A2 WO9319532 A2 WO 9319532A2
Authority
WO
WIPO (PCT)
Prior art keywords
quantization
filter
digital
converter according
analog
Prior art date
Application number
PCT/DE1993/000227
Other languages
English (en)
French (fr)
Other versions
WO1993019532A3 (de
Inventor
Siegbert Hentschke
Original Assignee
Siegbert Hentschke
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siegbert Hentschke filed Critical Siegbert Hentschke
Publication of WO1993019532A2 publication Critical patent/WO1993019532A2/de
Publication of WO1993019532A3 publication Critical patent/WO1993019532A3/de

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/38—Calibration
    • H03M3/386—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M3/388—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step

Definitions

  • the invention relates to an integrated digital-to-analog converter in which inaccurately implemented quantization stages can be compensated for by a suitable circuit measure. As a result, much more precise analog output values (voltages or currents) can be generated than the usual manufacturing tolerances allow.
  • the invention is based on the object of significantly increasing the achievable accuracy of analog output values without the need to use costly technical trimming methods (such as laser trimming) or higher manufacturing precision. Associated with this is the task of possibly achieving the achievable quantization accuracy of the analog output values compared to an implemented number of stages. to increase considerably.
  • the object is achieved in that the DA converter is operated at an increased clock frequency (multiple of the doubled signal bandwidth), an image of the realized quantization versions of each specimen is measured and stored in the chip, and that the quantization difference actually occurring is calculated and via a special one Noise filter is fed back - to the quantizer before the actual DA converter unit.
  • the noise filtering is supported by the superimposition of an additionally generated sub-threshold dither.
  • Oversampling DA converters are known for the purpose of digital low-pass filtering, which would otherwise have to be carried out on steep sides with more complex analog components [6].
  • the invention described here has the advantage that technologically-related accuracy tolerances, which would otherwise reduce the resolution accuracy, i.e. with acceptable effort, have strictly limited the quantization to noise ratio, can be compensated for:
  • the clock accuracy can inventively with an increase in clock frequency and the right degree of filtering practical improve any as long as Stör ⁇ radiant influences be
  • Another advantageous embodiment for measurement purposes consists in the electronically performable calibration and the possibility of being able to compensate for the influence of temperature.
  • Fig. 1 shows the principle of the compensating and filtering D / A converter.
  • Fig. 2 shows a more detailed block diagram of the compensation D-A converter with oversampling filtering.
  • Fig. 3 shows the course of the amplitude responses of a noise filter and a low-pass signal filter from digital versions on a block.
  • Fig. 4 shows the block diagram of a filter unit for serial signals for an on-chip embodiment of a noise or low-pass filtering.
  • Monolithic D / A converters which are required in addition to logic functions on a chip, require a considerable part of the chip area with high resolution.
  • Studio-quality audio applications (16 bit, 44.1 kHz), for example, require approx. 20-40 mm in 2 ⁇ CMOS implementations [1], [2].
  • a further development and optimization of the logic for a 256-fold oversampling meant that, for example, CD decoding, disc motor control, D / A conversion and analog output filtering can be accommodated on one chip [3].
  • the analog conversion is optimized in such a way that the layout design is difficult to transfer to other applications.
  • conventional analog deep filtering then provides for the attenuation of the frequency over f N below a perceptibility threshold and for a correction of the envelope f.
  • FIG. 1 shows the basic sequence in a compensating and filtering D / A converter.
  • SP-ASIC application-specific signal processing IC
  • a desired digital signal logic is first operated in the base clock of the signals.
  • the clock frequency is increased by a multiple (k) for oversampling and digital output filtering (UAF).
  • the signals filtered with a high bit width are recoded in the precompensating logic (PKL) in such a way that the manufacturing tolerances and possible non-linear quantization stages of the D / A block are compensated for.
  • PTL precompensating logic
  • the production-specific, exact setting values are taken from an external measurement to be determined later and read into a memory of the PKL in a piece-specific manner. As a precaution, this unit already provides adjacent control combinations for the D / A converter.
  • the quantization filter contains a digital post-expansion of the analog low-pass filter (ATP), which may also consist of natural circuit resistances and small capacitances, so that the exact, filtered signals occurring at the circuit output can be determined internally - to the oversampled ones Cycle times.
  • ATP analog low-pass filter
  • an amplitude value lying between the quantization levels at the output can be set precisely by means of targeted changeover circuits in the selection switch (AS) of the adjacent quantization levels between the base clock intervals.
  • AS selection switch
  • the signal flow of the filtering compensation D-A converter leading through the individual feeders and quantizers is shown in the block diagram of FIG. 2.
  • this correction filter has the digital simulation of the reciprocal frequency response of the analog output filter (AAF), which is generally a simple low-pass filter. Since only the frequency response in the useful frequency band of the signal is important here, this filter can be operated at the clock frequency f. Then the higher clock frequency kf Q is passed. The larger number of samples (k times as much) are calculated in the oversampler (UAF).
  • K (k> 1) is usually an integer, but can also be a fraction such as 3/2. In this case, the interpolation points can then be interpolated linearly, for example, by adopting every second value and the intermediate points being formed from the neighboring ones.
  • the subsequent low-pass filter filters out the signal components that arise over the Nyquist frequency, ie over the useful frequency band.
  • a possible frequency response is shown in Fig. 3.
  • This filter merely replaces a steep-sided analog low-pass filter that may be required, and is therefore not functionally relevant for increasing the resolution.
  • the low-pass filter and the following blocks operate at the higher clock frequency kf.
  • the following selection switch (AS) is available as an option and is only required for very high clock frequencies: It contains the codes of the neighboring quantization levels selected by Q. In this way, delays of processing blocks in the recursion branch can be avoided by immediately anticipating neighboring quantization levels.
  • the actual n-bit value is assigned to the quantization level selected from 2.
  • the individual values are measured specific to the design once after production and are stored in a table with an accuracy of approximately n bits (possibly in an on-chip EPROM).
  • the setpoint taken before the quantizer is then subtracted with an accuracy of at least n bits in the following adder.
  • the resulting quantization difference is specially filtered in the following noise coupling feeder (RKF).
  • RKF noise coupling feeder
  • a dither in the at least (n-1) th (LS) bit is superimposed on it without averaging.
  • the dither can be generated in a simple 7-stage 1-bit scrambler.
  • the noise coupling filter RK (z) is the delayed part of a high-pass noise filter H (z), the frequency response of which is characterized in FIG. 3.
  • the filter RK (z) has the following form:
  • z Zeroing on or close to the unit circle in the useful frequency range, so that two conjugate complexes occur.
  • Simple real-valued zeros are 1. The zeros are selected so that a desired noise filter high-pass filter, as shown in FIG. 3, results for H (z).
  • the methods of determination for this are known, z * corresponds in terms of circuitry, a delay of T / k.
  • Fig. 3 also shows the result of a linear-phase transverse Füttation for 4-times oversampling at a -minimalen stopband attenuation of 70 dB for f 12 ⁇ f ⁇ 3 -f 0/2 and an insertion loss of at most 1 dB f in the evaluation range for 0 ⁇ 0.8-f / 2.
  • the frequency response and degree of oversampling can be selected to a certain extent by means of feeds that can be configured from the outside.
  • the number of delayed or shifted additions is therefore treated as a constant in the feed draft.
  • the fineness of the coefficient and the degree of feed become interchangeable quantities with the same hardware expenditure.
  • the basic structure of a configurable feed base unit is shown in Figure 4 for serial signal words that begin with the LSB.
  • a switchable feedback S also permits multiplexed filtering at a correspondingly increased clock frequency, in which the shift coefficients are cyclically switched from one run to another in accordance with the feed specification.
  • a feedback can be set by means of the switch S, so that a recursive structure can also be implemented, but the "recursive branch" can also be used for a purely transverse structure.
  • a feed base unit is designed so that at least one complex pole and one complex zero can be set in the p or z plane.
  • the add unit is designed for up to 31 parallel additions or subtractions in one clock period. In the case of non-multiplexed processing (S out of operation), this corresponds to a feeding of the 7th degree for an average coefficient resolution of 8 bits.
  • Several units can be configured differently to each other to form a more complex feed structure.
  • the setting parameters for the individual feed units are generated using an iterative feed optimization program (portable to a PC).
  • the specified desired frequency curves in the pass band as in the stop band with additional specification of the minimum required attenuation and maximum permissible ripple in the pass band.
  • the D / A quantizer is reduced to two voltage values in total, ie to 1 bit.
  • a resolution of 16 bits is achieved for the digital audio range, which corresponds to a signal-to-noise ratio of 98 dB in the audible range [3].
  • the control of the D / A converter is influenced by the quantization filter in such a way that the selection switch (AS) can be used to switch to adjacent amplitude stages of the D / A converter.
  • the immediately adjacent values are determined beforehand and made available for switching.
  • the quantization filter (QF) receives the output value U to be converted with the accuracy to be realized, e.g. 17 bit, on the one hand and the closest quantized value U (k) on the other hand, from which the difference can be formed.
  • transistor parameters always have scatterings relative to the target values.
  • An accuracy of, for example, 2 " 1/256 is already a high requirement for a technology whose conductor tracks and layouts themselves can often only be positioned with an accuracy of 1/10 to 1/100. Therefore, purely electrical compensation measures are required according to the Hardwa ⁇ Realization are possible, also of special interest due to a little more logic effort.
  • the compensation in D / A converter structures can also be used for non-linear quantization stages, which can be used in particular for oversampling to increase the resolution. This generally leads to a reduction in the number of stages and thus also to a gain in space, which in turn can be used for precisely working digital structures.
  • the programmable quantization memory (PQS) shown in FIG. 2 the actually realized and later measured (equivalent) values are stored in a memory table Ue with the required increased accuracy (here at least 16 bit).
  • the saved word width of the second block can then be 4 bits smaller, since the upper 4 bits are all 0.
  • these two words are then added LSB-flush.
  • the correct values of the 2 x 164-bit words can be used in the quantizer (Q) - this makes sense for larger differences - in order to encode the best quantization levels already during the quantization. If this option is omitted, the remaining quantization noise may increase slightly.
  • this feed can also be carried out in the low-pass filter (TPF).
  • TPF low-pass filter
  • the upstream arrangement is recommended, since oversampling has not yet been carried out at this point and only the correction of the useful band is required. In extreme cases, this can lead to DPCM coding, which can make sense for certain applications and helps to further reduce the quantization noise for low frequencies.
  • the adjustable quantization levels can also be used to carry out temperature compensation by taking into account a known temperature dependency as a function of a measured building component temperature.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)

Abstract

Der vorliegende Beitrag beschreibt eine D/A-Umsetzung, die eine hohe Amplitudengenauigkeit auch mit einer niedrigeren Anzahl von Quantisierungsstufen ermöglicht. Erreicht wird dies durch eine Überabtastung und Filterung des Quantisierungsrauschens. Die i.a. durch Prozeßtoleranzen begrenzte Quantisierungsgenaugkeit wird im hier vorgestellten Konzept durch eine Zusatzlogik kompensiert. Dies erlaubt auch genaue Linearitätskorrekturen einer ungenau realisierten Quantisierungskennlinie. Die Flexibilität des Konzeptes besteht auch darin, daß die D/A-Wandlung bei einer relativ niedrigen Signalfrequenz mit hoher Auflösung betrieben werden kann, während auch eine hohe Signalfrequenz mit gröberer Quantisierung gewandelt werden kann. Vorteilhaft ist auch die Möglichkeit, eine ggf. erforderliche analoge Filterung mit steilen Flanken bereits digital auszuführen, um analoge Komponenten zu sparen.

Description

Beschreibung
Bezeichnung:
Kompensierender Digital-Analog-Wandler mit auflösungserhöhender
Rauschfilterung
Die Erfindung betrifft einen integrierten Digital-Analog-Wandler, bei dem ungenau realisierte Quantisierungsstufen durch eine geeignete Schaltungs¬ maßnahme kompensiert werden können. Dadurch können wesentlich ge¬ nauere analoge Ausgangswerte (Spannungen oder Ströme) erzeugt werden, als es die üblichen Fertigungstoleranzen zulassen.
Der Erfindung liegt die Aufgabe zugrunde, die erzielbare Genauigkeit von analogen Ausgangswerten wesentlich zu erhöhen, ohne daß kostenintensive technische Trimmverfahren (wie Lasertrimmen) oder höhere Fertigungs¬ präzisionen eingesetz werden müssen. Damit verbunden ist die Aufgabe, die erzielbare Quantisierungsgenauigkeit der analogen Ausgangswerte gegenüber einer realisierten Stufenzahl u.U. beträchtlich zu erhöhen.
Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß der D-A- Wandler mit erhöhter Taktfrequenz (Mehrfaches der dopelten Signalbandbreite) betrieben wird,, ein Abbild der realisierten Quantisierungsausführungen eines jeden Exemplars gemessen und im Chip abgespeichert werden und daß die tatsächlich auftretende Quantisierungsdifferenz berechnet und über ein spezielles Rauschfilter zurückgekoppelt wird - an den Quantisierer vor der eigentlichen D-A- Wandler Einheit. Unterstützt wird die Rauschfilterung durch die Überlagerung eines zusätzlich generierten unterschwelligen Dithers.
Überabtastende D-A- Wandler sind bekannt zum Zwecke einer digitalen Tiefpaßfilterung, die sonst steilflankig mit aufwendigeren analogen Kom¬ ponenten ausgeführt werden müßten [6]. Auch eine rückführende Rausch¬ filterung (2.Grades) für eine extreme Überabtastung, die mit mit einem zweiwertigen D-A-Umsetzer arbeiten kann, wurde realisiert [3]. In beiden Fällen sind jedoch Realisierungstoleranzen unproblematisch. Für dazwischen liegende Kombinationen, bei denen man durch eine geringfügige Erhöhung der Taktrate und durch geeignete stabile Rauschfilterung eine wesentlich verbesserte Auflösung des analogen Ausgangssignals erhält, ohne die Quantisierungsstufen erhöhen zu müssen, ist jedoch nicht bekannt.
Gegenüber vorhandenen Ausführungen von D-A-Wandlern bietet die hier beschrieben Erfindung den Vorteil, daß technologisch bedingte Genauigkeitstoleranzen, die sonst bei akzeptablen Aufwand die Auflösungsgenauigkeit, d.h. den Quantisierunsrauschabstand streng begrenzt haben, kompensiert werden können:
Mittels einer rückgeführten kompensierenden Rauschfilterung kann erfindungsgemäß die Genaugkeit mit einer Erhöhung der Taktfrequenz und dem richtigen Filtergrad praktische beliebig verbessert werden, solange Stör¬ strahleinflüsse bewälti *Dgtl werden können.
Vorteilhafte Anwendungsbereiche sind vor allem in der Meßtechnik vor¬ handen, wo bei relativ niedrigen Frequenzen hohe Amplitudengenaugkeiten erforderlich sind. Bei sequentieller Signalverarebitung, wie es bis in den Audiobereich hinein möglich ist, können hochauflösende On-Chip-Realisie- rungen der D-A-Wandlern mit untergebracht werden.
Ein weitere vorteilhafte Ausgestaltung für meßtechnische Zwecke, besteht in der elektronisch vornehmbaren Kalibrierung und der Möglichkeit, Tem- peratureinflüss kompensieren zu können.
Fig. 1 zeigt das Prinzip des Kompensierenden und filternden D-A-Wandlers.
Fig. 2 zeigt ein detaillierteres Blockschaltbild des Kompensations-D-A- Wandlers mit überabtastender Filterung.
Fig. 3 zeigt den Verlauf der Amplitudengänge eines Rauschfilters und eines Tiefpaßsignalfilters aus digitalen Ausführungen auf einem Baustein.
Fig. 4 zeigt das Blockschaltbild einer Filtereinheit für serielle Signale für eine On-Chip-Ausführung einer Rausch- bzw. auch Tiefpaßfilterung.
Prinzip, Stand der Technik, Ausführung: Kompensierende D-A-Wandlung für erhöhte Auflösung
Übersicht
Die Echtzeitumsetzuπg digitaler Signale in analoge wird immer häufiger ein integriertes Leistungsmerkmal eines digitalen Signalprozessors. Eine platzsparende, leistungsfähige und flexible On-Chip-Realisierung ist hierfür von Interesse. Der vorliegende Beitrag beschreibt eine D/A-Umsetzung, die eine hohe Amplitudengenauigkeit auch mit einer niedrigeren Anzahl von Quantisierungsstufen ermöglicht. Erreicht wird dies durch eine Überabtastung und Filterung des Quantisierungsrauschens. Die i.a. durch Prozeßtolleranzen begrenzte Quantisierungsgenaugkeit wird im hier vorgestellten Konzept durch eine Zusatzlogik kom¬ pensiert. Dies erlaubt auch einstellbare Linearitätskorrekturen einer ungenau realisierten Quantisierungkennlinie. Hohe Nyquistfrequenzenmit grober Quantisierung oder niedrigere Nyquistfrequenzen des Signals gepaart mit hoher Amplitudengenauigkeit werden dadurch zu wählbaren Kombinationen. Steilflankige analoge Ausgangsfilter können gespart und durch digitale ersetzt werden.
Grundprinzip und Stand der Technik
Monolithische D/A-Converter, die neben Logikfunktionen auf einem Chip benötigt werden, erfordern bei hoher Auflösung noch einen erheblichen Teil der Chipfläche. Audioanwendungen in Studioqualität (16 bit, 44,1 kHz) beanspruchen beispielsweise in 2μ- CMOS Realisierungen ca. 20-40 mm [1], [2]. Eine Weiterentwicklung und Optimierung der Logik für eine 256-fache Überabtastung führte dazu, daß beispielsweise CD-Decodierung, Disc-Motorsteuerung, D/A-Umsetzung und analoge Ausgangsfilterung auf einem Chip untergebracht werden kann [3]. Darin ist die Analogwandlung so anwendungsspezifisch optimiert, daß der Layoutentwurf auf andere Applikationen nur schwer übertragbar ist. Deshalb wurde für die D/A-Conversion ein flexibleres Prinzip mit logisch kompensierbaren Fertigungstoleranzen entworfen, das durch Überabtastung, Filterung und Kompensation weitere systemspezüische Minimierungen und breitere Applikationen erschließt. Die gewählte D/A-Umsetzung sollte bei digitalen Signalverabeitungen jeweils nur einen relativ kleinen Teil der Chipfläche beanspruchen, damit die wesentlichen System-Funktionen im Vorder¬ grund einer monolithischen Realisierung bleiben können.
Um eine hohe Präzision erreichen zu können, müssen vor allem aber auch stabile Linearitätsanf orderungen erfüllt werden - sowohl im Basisband, als auch im überabgetasteten Bereich, da sonst Mischprodukte verschiedener Frequenzen im Basisband Störungen hervorrufen können. Dies drückt zulässige Herstellungstoleranzen nach unten bzw. erfordert zusätzliche Hardwaremaßnahmen [1], [2]. Teure Lasertrimmtechniken sollten bei Massen¬ produkten auf jeden Fall vermieden werden.
Die mit einem Faktor von 1,35 bis 1,5 pro Jahr steigende Komplexität [4] je Baustein und die kürzeren Laufzeiten erlauben die Realisierung eines Prinzips, das durch Überabtastung und digitale Filterung die hohe Genaugkeit vorhandener Quarzfrequenzen nutzt und Ferti¬ gungstoleranzen durch eine einstellbare digitale Nachbildung kompensiert. Die Anwendung dieses Prinzips verspricht bei signaltheoretischer Optimierung von Quantisierungen und Filterungen darüber hinaus eine hohe Flexibilität: -Amplitudenabhängige Qantisierungen und freqenzabhängige Auflösungen werden zu wählbaren Eigenschaften. Dabei ist nicht selten der Grad der Überabtastung durch die höchste Nutzsignalfrequenz und die höchste technologiebedingte Taktfrequenz vorgegeben.
ERSATZBLATT Abgetastete Signale
Das durch die Abtastung im Abstand T enstandene diskrete Signal hat einen periodischen Frequenzgang mit der Periode f = 1/T. Wird bei der D/A- Wandlung das Signal über die Zeitdauer T, < T konstant gehalten, so erhält das analoge Ausgangsspektrum die Ein¬ hüllende f, = [sin(πfT,)]/(πfrd). In der Regel repräsentiert die digitale Folge im Abstand T ein Basisbandsignal der Bandbreite b < fN = 1/(2T), mit fN als Nyquistfrequenz. Bei einer D/A-Wandlung im Taktabstand T sorgt dann konventionell eine analoge Tie aßfilterung für die Dämpfung der Freqenzanteüe über fN unter eine Wahrnehmbar- keitsschwelleundfür eine Korrektur der Einhüllenden f. . Die Vervielfältigung der Abtastfre¬ quenz um den Faktor k erlaubt dann eine digitale Filterung bis zur Frequenz k-b, so daß eine ggf. erforderliche steüflankige Filterung an der Bandgrenze b digital vorgenommen werden kann und eine verbleibende analoge Tie aßfilterung bei b beginnen kann und erst bei der vielfachen Bandbreite k-b einen höheren Dämpfungswert erreicht haben muß. Die Tie-Lpaßfilterung mit der Bandgrenze bei der Nyquistfrequenz ist für die meisten Ausgangs¬ signale unbedmgt erforderlich, daandernfalls,wiebeispielsweisebei der Darstellung digitaler Büder, Störungen auftreten können. So führt der Aufbereitung von Videosignalen bei einer nicht ausreichende Ausgangsfilterung zu sichbaren Moiree-Störungen. Eine erforderliche Filterwirkung ist dabei mitunter schon mit relativ wenigen digitalen Füteroperationen erreichbar, die mittels geshifteter Additionen verzögerter Signale ausgeführt werden kann [61-
Kompensation und Filterung
Fig. 1 zeigt den prinzipiellen Ablauf in einem kompensierenden und filternden D/A-Conver- ter. In dem anwendungsspezifischen Signalverarbeitungs-IC (SP-ASIC) wird zunächst eine gewünschte digitale Signallogik im Basistakt der Signale betrieben. Für die Überabtastung und digitale Ausgangs-Filterung (UAF) wird die Taktfrequenz um ein Vielfaches (k) erhöht. Die mit hoher Bitbreite gefilterten Signale werden in der Präkompensierenden Logik (PKL) derart umcodiert, daß die Fertigungstoleranzenund möglichen nichtlinearen Quantisierungs¬ stufen des D/A-Blockes kompensiert werden. Die fertigungsspezifischen genauen Einstell- werte werden einer später festzulegenden externen Messung entnommen und stückspezifisch in einen Speicher des PKL eingelesen. Diese Einheit stellt vorsorglich bereits benachbarte Ansteuerkombinationen für den D/A-Wandler bereit. Im Quantisierungs-Filter (QF) befindet sich eine digitale Nachbüdung des Analogen Tiefpasses (ATP), der ggf. auch aus natürlichen Schaltungswiderständen und kleinen Kapazitäten bestehen kann, damit die ganauen, am Schaltungsausgang auftretenden gewünschten gefilterten Signale intern ermittelt werden können - zu den überabgetasteten Taktzeitpunkten. Auf diese Weise kann ein zwischen den Quantisierungsstufen liegender Amplitudenwert am Ausgang genau durch gezielte Wechsel¬ schaltungen im Auswahlschalter (AS) der benachbarten Quantisierungsstufen zwischen den Basistaktabständen eingestellt werden. Die dabei erreichbare Genauigkeit ist abhängig vom Grad der Überabtatstung und vom analog realisierten Füter ATP.
Den durch die einzelnen Füter und Quantisierer führenden Signalfluß des filternden Kompensentions-D-A-Wandlers ist im Blockschaltbild von Fig. 2 gezeigt. Das digitale Eingangssignal (E) wird mit der Taktfrequenz f = 1/T mit einer Auflösung von n bit an
ERSATZ ein Korrekturfilter (KF) gegeben. Dieses Korrekturfilter hat im Nutzfrequenzbereich fN < 1/(2T) die digitale Nachbildung des reziproken Frequenzganges des analogen Ausgangsfilters (AAF), das i.a. ein einfaches Tiefpaßfilter ist. Da es hier nur auf den Frequenzgang im Nutz¬ frequenzband des Signals ankommt, kann dieses Filter mit der Taktfrequenz f betrieben werden. Danach wird zur höheren Taktfrequenz k-fQ übergegangen. Die größere Anzahl von Abtastwerten (k Mal so viel) werden im Überabtastfüter (UAF) berechnet. Dabei ist k (k > 1) in der Regel eine ganze Zahl, kann aber auch ein Bruch sein wie 3/2. Die Stützstellen können in diesem Fall dann beispielweise linear interpoliert werden, indem jeder zweite Wert übernommen wird und die Zwischenstellen aus den jeweil benachbarten gebildet werden. Mit dem nachfolgenden Tiefpaßfilter werden die über der Nyquistfrequenz, d.h. über dem Nutzfrequenzband entstehende Signalanteile herausgefiltert. Ein möglicher Frequenzgang ist in Fig. 3 dargestellt. Dieses Filter ersetzt lediglich einen sonst ggf. erforderlichen steilflankigen analogen Tiefpaß, ist also für die Auflösungserhöhung nicht funktionsrelevant. Das Tiefpaßfilter und die folgenden Blöcke arbeiten mit der höheren Taktfrequenz k-f . Der nun folgende Addierer (ADD) besitzt mindestens ein Bit über n, während der folgende Quantisierer Q über eine Quantisiervorschrift oder über eine Entscheidungstabelle (ggf. in Nachbildung der folgenden D/A-Stufe) die Bitbreite auf die m Bit (m<n) des D-A- Wandlers (D/A) reduziert, z.B. auf m = n/2. Der folgende Auswahlschalter (AS) ist optional vorhanden und nur für sehr hohe Taktfrequenzen erforderlich: In ihm werden die Codes der von Q ausgewählten benachbarten Quantisierungsstufen bereitgestellt. Auf diese Weise können Verzögerungen von Verarbeitungsblöcken im Rekursionszweig umgangen werden, indem zu erwartende benachbarte Quantisierungsstufen sofort ausgewählt werden können.
Im programmierbaren Quantisierungsspeicher (PQS) wird der aus 2 ausgewählten Quantisierungsstufe der tatsächliche n-Bit-Wert zugeordnet. Die einzelnen Werte werden einmal nach Fertigung ausführungsspezifisch gemessen und in einer Tabelle mit einer Genaugkeit von etwa n Bit gespeichert (ggf in einem On-Chip-EPROM). Von dem der Tabelle (einer oder mehrere schnelle Look up Table) im PQS entnommenen genauen Analogwertäquivalent wird dann im folgenden Addierer der vor dem Quantisierer entnomene Sollwert mit einer Genauigkeit von mindestens n Bit subtrahiert. Die entstehende Quantisierungsdifferenz wir im folgenden Rausch-Koppel-Füter (RKF) speziell gefiltert. Bevor das hier gefilterte Signal auf den Addierer (ADD) zurückgekoppelt wird, wird ihm noch ein Dither im mind. (n- l)-sten (LS)-Bit mittelwertfrei überlagert. Der Dither kann in einem einfachen 7-stufigen 1-Bit-Scrambler erzeugt werden.
Das Rauschkoppelfilter RK(z) ist der verzögerte Teil eines Hochpaß-Rauschfilters H(z), dessen Frequenzgang in Fig. 3 charakterisiert ist. Das Filter RK(z) hat folgende Form:
1 (1) HK(z) = [πα - z^.z-1)] - ! = H(z) - 1 i=0
Dabei sind z . Nullstellen auf oder nahe am Einheitkreis im Nutzfrequenzbereich, so daß je zwei konjugiert komplex auftreten. Einfache reelwertige Nullstellen liegen bei 1. Dabei werden die Nullstellen so ausgewählt, daß sich für H(z) ein gewünschter, in Fig.3 skizzierter Rauschfilterhochpaß ergibt. Die bestimmungsmethoden hierfür sind bekannt, z* entspricht hierbei schaltungstechnisch einer Verzögerung um T/k. Bei einem Fütergrad 1 = 2-NIiefern beispielsweise folgende Nullstelle zQ. ein Rauschkoppelfilter: ... (i-0.5)/(k.N) + i. Φi τ {= li 2^N
{ für i=(N+l),...,2.N
Figure imgf000008_0001
mit j als imaginärer Einheit und δΦ. als kleine Korrekturwerte, um die Mindestrauschdämpfung um Durchlaßbereich geringfügig zu verändern, z ist dabei die zu z konjugiert komplexe Variable. Mit k=4 und N=3 wird in diesem Fall die in Fig. 3 skizzierte Rauschdämpfung von mindestens 40 dB im Nutzfrequenzbereich errreicht.
Fig. 3 zeigt weiterhin das Ergebnis einer linearphasigen transversalen Füterung für 4-fache Überabtastung bei einer -minimalen Sperrdämpfung von 70 dB für f 12 < f < 3 -f0/2 und einer Durchlaßdämpfung von maximal 1 dB im Bewertungsbereich für 0 < f < 0,8-f /2. Dieses Füter benötigt für eine Taktfrequenz von 4 • f = 4 • 44, 1 kHz = 176,4 kHz (bei einer Signalgenauigkeit von 24 bit) 2 serrriell geschaltete und 3-fach multiplex genutzte Füterbasiseinheiten entsprechend Fig. 4. Dies entpricht einer Füteroperationsleitung von 162 geshifteten Addittionen bzw. Subtraktionen je Füterung.
Filtermodul
Da beim Einsatz des D/A-Wandlers an unterschiedliche Applikationen gedacht ist, sind in bestimmten Umfang Frequenzgang und Grad der Überabtastung durch von Außen kon¬ figurierbare Füter wählbar. Im Füterentwurf wird deshalb die Anzahl der verzögerten bzw. geshifteten Additionen als eine Konstante behandelt. Dadurch werden zur Erzielung eines optimalen Frequenzganges Koeffizientenfeinheit und Fütergrad austauschbare Größen bei gleichem Hardwareaufwand. Die Grundstruktur einer konfigurierbaren Füterbasiseinheit ist in Bild 4 für serielle Signalwörter, die mit dem LSB beginnen, gezeigt. Ein einschaltbare Rückführung S gestattet bei einer entsprechend erhöhten Taktfrequenz auch eine gemultiplexte Filterung, bei der die Shiftkoeffizienten entsprechend der Fütervorgabe von einem Durchlauf zu anderen zyklisch umgeschaltet werden. Mittels des Schalters S kann eine Rückkopplung eingestellt werden, so daß auch eine rekursive Struktur realisierbar ist, der "rekursive Zweig" aber auch für eine rein transversale Struktur genutzt werden kann. Insgesamt ist eine Füterbasiseinheit so angelegt, daß mindestens ein komplexer Pol und eine komplexe Nullstelle in der p- bzw. z-Ebene einstellbar sind. Die Addiere-Enheit ist für bis zu 31 parallele Additionen oder Subtraktionen in einer Taktperiode ausgelegt. Dies entspricht bei einer nicht gemultiplexten Verarbeitung (S außer Betrieb) für eine mittlere Koeffizientenauflösung von 8 bit einem Füterung 7-ten Grades. Dabei können mehrere Einheiten unterschiedlich konfiguriert miteinander zu einer komplexeren Füterstruktur gekoppelt werden.
Die EinsteUparameter für die einzelnen Fütereinheiten werden mittels eines iterativen (auf einen PC portierbares) Füteroptή-merungsprogramms erzeugt. Vorgebbar sind dabei die ge- wünschten Frequenzkurven im Durchlaßbereich wie im Sperrbereich bei zusätzlicher Angabe von minimal erforderlicher Dämpfung und maximal zulässigem Rippel im Durchlaßbereich.
Auflösungserhöhung durch quantisierte rückkoppelnde Filterung
Die Genauigkeit der D/A-gewandelten Signale beschränkt sich bei linearer Qantisierung auf ± 1/2 LSB (Least Significant Bit). Ist die LSB-Spannungsdifferenz ΔU, so ergibt dies bei gleichförmiger Spannungsverteilung eine effektiven Quantisierungs-Rauschspannung von U eff = 0.289 - ΔTJ ( = 1/SQR(12) - ΔU). Wenn der D/A-Wandler die Quantisierungsstufen U (i) erzeugt, können durch Überabtastung und analoge Filterung auch Ausgangsspanungen U zwischen zwei Quantisierungsstufen U (i) < U < U (i+ 1) erzeugt werden. Die dabei erzielbare Genauigkeit ist abhängig vom Grad der Überabtastung, der Ausgangsfilterung, der Nutzfrequenz und dem Quantisierungsrauschen, das durch Hin- und Herschalten zwischen den Quantisierungsstufen entsteht. Im Extremfall reduziert sich der D/A- Quantisierer auf zwei Spannungswerte insgesamt, also auf 1 bit. Bei einer 256-fachen Überabtastung und einer analogen Tiefpaßfilterung 3. Ordnung wird eine für den digitalen Audiobereich ausreichende Auflösung von 16 bit erzielt, dies entspricht einem Störabstand von 98 dB im hörbaren Bereich [3].
Eine zu hohe Überabtastung ist jedoch für höherfrequente Nutzbänder, wie für Videosignale, aus technologischen Gründen nicht mehr anwendbar. Hier muß man sich ggf. auf 2-, 4-, oder 8-fache Taktfrequenzen beschränken und von einer aufwandsgünstigen Stufenzahl ausgehen. Für solche Fälle bietet das vorliegende Konzept eine Lösung.
Wie Fig. 1 zeigt, wird die Ansteuerung des D/A- Wandlers durch das Quantisierungsfilter derart beeinflußt, daß im Auswahlschalter (AS) jeweils auf benachbarte Amplitudenstufen des D/A- Wandlers umgeschaltet werden kann. Aus Verabeitungszeitgründen werden die unmittelbar benachbarten Werte vorher ermittelt und zum Umschalten bereitgestellt. Das Quantsierungsfilter (QF) bekommt je Taktperiode den zu umzusetzenden Ausgangswert U mit der zu realiserenden Genauigkeit, z.B. 17 bit, einerseits und den am nächsten liegenden quantisierten Wert U (k) andererseits geliefert, woraus die Differenz gebildet werden kann.
Die erzielte Quantisierungsverbesserung bei einer 4-fachen Überabtastung geht aus Bild 4 hervor: Bezogen auf den verbleibende Quantisierungsfehler bei einer 8-bit D/A- Wandlung reduziert sich im Nutzfrequenzbereich das Quantisierungsrauschen um 40 dB. Dies entspricht einem Gewinn von über 6 bit. Ein erhöhtes Quantisierungsrauschen außerhalb des Nutzbandes wird durch die analoge Tiefpaßfilterung wieder hinreichend gedämpft.
Korrektur von Nichtlinearitäten und Fertigungstoleranzen
Ströme, Widerstände, Kapazitäten Transistorparameter haben bei unterschiedlichen Realisie¬ rungen stets Streuungen gegenüber den Zielwerten. Eine Genauigkeit von beispielsweise 2" = 1/256 ist dabei bereits eine hohe Anforderung bei einer Technologie, deren Leiterbahnen und Layouts selbst oft nur auf 1/10 bis 1/100 genau positioniert werden können. Deshalb sind rein elektrische Kompensationsmaßnahmen, die nach der Hardwa¬ rerealisierung möglich sind, auch durch etwas mehr Logikaufwand von besonderem Interesse. Darüber hinaus kann die Kompensation bei D/A- Wandler-Strukturen auch für nicht-linerare Quantisierungsstufen genutzt werden, die insbesondere für Überabtastungen zur Auflösungs¬ erhöhung einsetzbar sind. Dies führt i.a. auch zu einer Verringerung der Stufenzahl und damit auch zu einem Flächengewinn, der wiederum für exakt arbeitende digitale Strukturen nutzbar wird.
In dem in Fig. 2 dargesteüten programmmierbaren Quantisierungsspeicher (PQS) werden die tatsächlich realierten und später gemessenen (äquivalenten) Werte in einer SpeichertabeUe mit der erforderlichen erhöhten Genauigkeit (hier mindestens 16 bit) abgespeichert. Handelt es sich um ein zweistufiges Widerstandsnetzwerk im D-A- Wandler (D/A), so kann auch der Speicher (PQS) zweistufig angelegt sein: Die oberen 4 Bit (im Falle m=8) werden auf auf den ersten Speicherblock mit 16 Speicherblöcken ä 16 bit (mindestens) geführt, die unteren 4 bit, ebenfaUs vom Eingang der D-A- Wandlerstufe (D/A) kommend, werden auf den zweiten Block geführt, der ebensoviele Speicherplätze (16) enthält. Die gespeicherte Wortbreite des zweiten Blocks kann dann aber um 4 Bit geringer sein, da die oberen 4 Bit einheitlich 0 sind. Am Ausgang des PQS-Blockes werden dann diese beiden Wörter LSB-bündig addiert. Die korrekten Werte der 2 x 164-bit-Wörter könne im Quantisierer (Q) genutzt werden - dies ist bei größeren Differenzen sinnvoU -, um bereits bei der Quantierang die besten Quantisierungsstufen zu codieren. Wird auf diese Option verzichtet, so erhöht sich das verbleibende Quantisieungsrauschen ggf. geringfügig.
Auch unterschiedliche analoge Ausgangsfilter-Tiefpässe können, sofern ihre Wirkung in den Nutzfrequenzbereich hinein reicht, ausführungsspezifisch kompensiert werden. Aufgrund der einfachen Füterstruktur des analogen Filters reicht die Messung und Speicherung von zei Konstanten ap a2 aus für ein einfaches Korrekturfüter (KF) 2. Grades mit folgender transversalen Darstellung in der z-Ebene:
(3) K(z) = 1 - a-^z"1 + a2-z"2
Grunsätzlich kann dieses Füter auch im Tiefpaßfilter (TPF) mit ausgeführt werden. Es empfiehlt sich jedoch die vorgeschaltete Anordnung, da an dieser Stelle die Überabtastung noch nicht vorgenommen ist und nur die Korrektur des Nutzbandes erforderlich ist. Im ExtremfaU kann dies zu einer DPCM-Codierung führen, die für bestimmte Applikationen durchaus sinnvoll sein kann und mithilft, das Quantisierungsrauschen für niedrige Frequenzen zusätzlich zu reduzieren.
Die einsteUbaren Quantisierungsstufen können auch genutz werden, um Tempera¬ turkompensationen durchzuführen, indem eine bekannte Temperaturabhängigkeit als Funktion einer gemessenen Bauteütemperatur berücksichtigt wird.
Literatur
[1] Schouwenaars, HJ., Dijkmans, E.C., K p, B.M.J., van Tuijl, E.J.M.: A Monolithic Dual 16-Bit D/A Converter. IEEE Journal of Solid State Circuits, VOL. SC-21, No.3, 1986, P.424-429.
[2] Naus, F. JA., Mans, E.C.D., Stikvoort, E.S.McKnight, E.J., Holland, D., Bradinal, W.: A CMOS Stereo 16-bit D/A-Converter for Digital Audio. IEEE Journal on SoHd State Circiuts, Vol. SC-22.No.3, 1987, pp. 390-395.
[3] Finck, Rainer: Decodierelektronik für CD-Spieler. Mikroelektronik, me Bd.4, H.2, 1990, S. 56-58.
[41 Baldi, Livio: VLSI Technologies: High Performance and Workhorses. European Transactions on Telecommunications and related Technologies. ETT, Vol.l, No.2, 1990, pp.129-136.
[51 Fettweis, Alfred: On Assessing Robustness of Rekursive Digital Filters. European Transaction on Telecommunications, ETT, Vol.l, No.2, 1990, pp. 103-109.
[6] Hentschke, S.: Aufwandsminimierter Videocodec für 70 Mbit/s. ntzArchiv 6, 1984, H.6, S. 81-89.
[7] Gray, Robert, M: Oversampled Sigma-Delta Modulation. IEEE Transactions on Communications, Vol. COM-35, No.5, 1987, P. 481-489.
[8] Sherstinsky, A., Sodini, CG.: A Programmable Demodulator for Oversampled Analog-to-Digital Modulators. IEEE Transactions on Circuits and Systems, VOL- 37, No.9, 1990, pp.1092-1103.
[91 Cremonesi, A, Maloberti, F., Polito, G.:A 100-MHz CMOS DAC for Video- Graphic Sytstems. IEEE Journal of Solid-State Systems, Vol. 24, No.3, 1989, pp. 635-639.

Claims

Ansprüche
1. Überabgetasteter Digital-Analog-Wandler, gekennzeichnet dadurch, daß die einzelnen Quantisierungswerte ausführungsspezifische für jedes Exemplar vermessen werden und in einem rückkoppelndenTabellenspeicher (PQS) in einer erhöhten Genauigkeit abgespeichert werden.
2. Überabgetasteter Digital-Analog-Wandler mit einem vor die Quantisie¬ rung (Q) im Überabtasttakt gefiltert rückgekoppelten Quantisierungs¬ fehler, gekennzeichnet dadurch, daß der Quantisie¬ rungsfehler taktweise gebüdet wird aus der Differenz des in erhöhter Bitbreite vermessenen und anfangs abgespeicherten zugehörigen Quantisierungsstufe und des digitalen Sollwertes, der vor der Quantisierung (Q) auftritt, - ebenfall in der erhöhten Bitbreite.
3. Überabgetasteter D-A-Wandler nach Anspruch 2. gekennzeichnet dadurch, daß das Rausch¬ koppelfilter (RKF) die in (1) und (2) angegebene transversale Struktur mit etwa gleichmäßig verteilten Nullstellen im Nutzband auf dem Einheitskreis in der z-Ebene aufweist.
4. Überabgetaster D-A-Wandler nach Anspruch 2. gekennzeichnet dadurch, daß der Quantisierer (Q) auch die benachbarten Quantisierungsstufen gekennzeichnet ausgibt an einen nach ihm zwischengeschalteten Auswahlschalter (AS), aus dem über ein abgespaltenes Signal aus dem Rauschfilter schneller die veränderten Quantisierungsstufen ausgewählt werden können.
5. Überabgetaster D-A-Wandler nach Anspruch 2. gekennzeichnet dadurch, daß im Rauschkoppelfilter (RKF) unter dem niedrigsten Bit der erhöhten Auflösung ein Dithersignal additiv und Mittelwertfrei überlagert wird, das aus einem einfachen Scrambler erzeugt wird.
6. Überabgetaster D-A-Wandler nach Anspruch 2. gekennzeichnet dadurch, daß der Quantisierer (Q) eine Quantisierung vornimmt, die die ausführungsspezifischen, im programmierbaren Quantisierungsspeicher (PQS) abgelegten Werte zur Quantisierung benutzt.
7. Überabgetaster D-A-Wandler nach Anspruch 1. oder 2. gekennzeichnet dadurch, daß am digitalen Eingang ein Korrekturfilter (KF) als einfaches Filter mit ein oder zwei ausführungsspezifisch vermessenen Konstanten a1? a2 als Filterkoeffizienten benutzt, die die analoge Tiefpaßfilterung im Nutzband komnpensieren.
8. Überabgetasteter D-A-Wandler nach Anspruch 1. gekennzeichnet dadurch, daß der Speicher (PQS) ein Elektrisch Programmierbarer Speicher EPROM ist.
9. Überabgetasteter D-A-Wandler nach Anspruch 1. gekennzeichnet dadurch, daß der Speicher (PQS) ein Look up Table für alle Quantisierungsstufen ist.
10. Überabgetasteter D-A-Wandler nach Anspruch 1. gekennzeichnet dadurch, daß der Speicher (PQS) die normierten Widerstandswerte der D/A-Stufe abspeichert und additiv - wie die D/A-Stufe - zusammensetzt.
ERSATZB
PCT/DE1993/000227 1992-03-14 1993-03-12 Kompensierender digital-analog-wandler mit auflösungserhöhender rauschfilterung WO1993019532A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DEP4208232.3 1992-03-14
DE19924208232 DE4208232A1 (de) 1992-03-14 1992-03-14 Kompensierender digital-analog-wandler mit aufloesungserhoehender rauschfilterung

Publications (2)

Publication Number Publication Date
WO1993019532A2 true WO1993019532A2 (de) 1993-09-30
WO1993019532A3 WO1993019532A3 (de) 1994-03-31

Family

ID=6454090

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1993/000227 WO1993019532A2 (de) 1992-03-14 1993-03-12 Kompensierender digital-analog-wandler mit auflösungserhöhender rauschfilterung

Country Status (2)

Country Link
DE (1) DE4208232A1 (de)
WO (1) WO1993019532A2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19854124C1 (de) * 1998-11-24 2000-08-24 Bosch Gmbh Robert Sigma-Delta D/A-Wandler
DE19937246B4 (de) * 1999-08-06 2005-12-22 Siemens Ag Kaskadierter Sigma-Delta-Modulator

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0281001A2 (de) * 1987-02-28 1988-09-07 Alcatel SEL Aktiengesellschaft Schaltungsanordnung zum Umwandeln von digitalen Tonsignalwerten in ein analoges Tonsignal
US5019819A (en) * 1989-05-02 1991-05-28 Yamaha Corporation Digital-to-analog conversion circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0281001A2 (de) * 1987-02-28 1988-09-07 Alcatel SEL Aktiengesellschaft Schaltungsanordnung zum Umwandeln von digitalen Tonsignalwerten in ein analoges Tonsignal
US5019819A (en) * 1989-05-02 1991-05-28 Yamaha Corporation Digital-to-analog conversion circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MIKROELEKTRONIK Bd. 4, Nr. 2 , 1990 Seiten 56 - 58 FINCK 'Decodierelektronik f}r CD-Spieler' in der Anmeldung erw{hnt *

Also Published As

Publication number Publication date
DE4208232A1 (de) 1993-09-16
WO1993019532A3 (de) 1994-03-31

Similar Documents

Publication Publication Date Title
DE3021012C2 (de) Verallgemeinertes interpolativers Verfahren zur Digital-Analog-Umsetzung von PCM Signalen
DE4127078C2 (de) Phasenentzerrer für einen Digital/Analog-Wandler
DE69117794T2 (de) Mehrstufiger sigma-delta-Analog-zu-Digitalkonverter
DE69424839T2 (de) Sigma-Delta Analog-Digital Konverter mit einem Filter mit definierter Nullstellen-Pol-Verteilung und Gerät dafür
DE69927084T2 (de) Sigma-delta Modulator und Modulationsverfahren
DE69901551T2 (de) Flexibler programmierbarer sigma-delta Analogwandler
DE69123388T2 (de) Analog-Digitalumsetzer
DE202017007354U1 (de) System zur Umwandlung zwischen einer analogen Domäne und einer digitalen Domäne mit einer Fehlanpassungsfehlerformung
DE69116324T2 (de) A/D(Analog/Digital)-Wandler
DE4003758A1 (de) Verfahren und vorrichtung zum umformen von analog/digital-nichtlinearitaeten in statisches rauschen
EP0461282B1 (de) Überabtastender Analog-Digital-Umsetzer mit Rauschfilterung in Switched-Capacitor-Technik
DE3709207A1 (de) Schaltungsanordnung zum umwandeln von digitalen tonsignalwerten in ein analoges tonsignal
DE19722434C1 (de) Vorrichtung zur Digital-Analog-Wandlung mit hoher Linearität
DE10153309A1 (de) Digital-Analog-Umsetzer-Vorrichtung mit hoher Auflösung
WO2006024317A1 (de) Sigma-delta-analog-digital-wandler für eine xdsl-multistandard-eingangsstufe
DE602004011581T2 (de) Verfahren und Vorrichtung zum Entfernen von Tönen mittels Schaltverzögerung, die durch DEM (vergleich dynamische Elemente) verursacht werden bei Schaltverzögerung des Signals.
WO1993019532A2 (de) Kompensierender digital-analog-wandler mit auflösungserhöhender rauschfilterung
DE68926613T2 (de) Gerät zur Signalwandlung, für Fernmeldevermittlungsanwendungen das die Quantisierungsfehler reduziert
DE102006054776B4 (de) Vorrichtung und Verfahren für die Sigma-Delta-Modulation
EP2638634B1 (de) Delta-Sigma-D/A-Wandler
EP1129523B1 (de) Schaltungsanordnung zur quantisierung digitaler signale und filterung des quantisierungsrauschens
DE10238028A1 (de) Verfahren und Vorrichtung zur Analog-Digital-Wandlung
DE69531088T2 (de) Auswahlvorrichtung zur Wahl elektrischer Zellen und Gerät zur Anwendung einer solchen Vorrichtung
DE10237856B4 (de) Anordnung zur Digital-Analog-Wandlung eines hochfrequenten digitalen Eingangssignals in ein trägerfrequentes analoges Ausgangssignal
DE102005020067B4 (de) Verfahren zum Steuern eines zeitkontinuierlichen Sigma-Delta-Modulators mit Kompensation für übermäßige Schleifenverzögerung und zeitkontinuierlicher Sigma-Delta-Modulator

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
AK Designated states

Kind code of ref document: A3

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

122 Ep: pct application non-entry in european phase