CN101610086B - 可控制输出速率的积分三角调制器及其相关方法 - Google Patents

Abstract

本发明提供了一种可控制输出速率的积分三角调制器及其相关方法，其中该积分三角调制器包含加法器、滤波器、量化器以及速率控制器。加法器接收输入信号以及输出信号以产生加总信号。滤波器耦接于加法器，用来滤波加总信号以产生已过滤信号。量化器耦接于滤波器与加法器，用来依据第一时钟信号对已过滤信号进行量化以产生输出信号。速率控制器耦接于量化器，用来根据输入信号的振幅来产生第一时钟信号。

Description

可控制输出速率的积分三角调制器及其相关方法

技术领域

本发明有关一种积分三角调制器及其相关方法，尤指一种根据输入信号的振幅来控制输出速率的积分三角调制器及其相关方法。

背景技术

积分三角调制器(sigma-delta modulator)已被广泛地运用在模拟数字转换器(A/D converter)以及数字模拟转换器(D/A converter)上，主要是因为积分三角调制器具有噪声整形(noise shaping)的能力，能够抑制信号频宽内的量化噪声，进而提高信号噪声比(signal to noise ratio，SNR)。然而，由于积分三角调制器具有过取样的特性，使得其输出速率会与其噪声抑制能力呈正比，如此一来，太高的输出速率会降低整体效能并限制它的应用范围。

为了降低积分三角调制器的输出速率，已有不少方法被提出，如揭露于美国专利案号第5,815,102号及第6,924,757号中，以及参考文献“Digitalpower amplification using sigma-delta modulation and bit flipping”J.AES，vol.45，no.6，Jun.1997中。于美国专利案号第5,815,102号中，Melanson通过将PDM格式转换成PWM格式的方式，来降低积分三角调制器的输出速率，然而此种做法仅适用于数字数据，且会造成额外的噪声而需要特殊的校正机制。于美国专利案号第6,924,757号中，Adams利用调整量化器中的磁滞(hysteresis)变数来调整其临界值，进而降低积分三角调制器的输出速率，但是此种做法仅适用于单一位的量化器，于多位的量化器中操作会变得十分复杂，甚至可能无法运作。而于J.AES所提出的参考文献中，其利用bit-flipping技术并通过改变积分三角调制器的输出码来降低等效输出速率，但是此种做法亦仅适用于单一位的量化器。

发明内容

本发明的目的之一在于提供一种可控制输出速率的积分三角调制器及方法，其可根据输入信号的振幅来控制输出速率，以解决先前技术中的问题。

本发明的实施例揭露了一种可控制输出速率的积分三角调制器。积分三角调制器包含加法器、滤波器、量化器以及速率控制器。加法器接收输入信号及输出信号，以产生加总信号。滤波器耦接于加法器，用来滤波加总信号以产生已过滤信号。量化器耦接于滤波器与加法器，用来依据第一时钟信号对该已过滤信号进行量化以产生该输出信号。速率控制器耦接于量化器，用来根据输入信号的振幅来产生第一时钟信号至量化器。其中该第一时钟信号的频率与该输入信号的振幅呈反比。

本发明的实施例揭露了一种控制积分三角调制器的输出速率的方法。该方法包含：接收输入信号以及输出信号，以产生加总信号；滤波加总信号以产生已过滤信号；根据输入信号的振幅来产生第一时钟信号；对该已过滤信号进行量化以产生该输出信号；以及根据第一时钟信号来控制输出信号的输出。

本发明的实施例还揭露了一种控制积分三角调制器的输出速率的方法。该方法包含：接收输入信号以及输出信号并进行相加，以产生加总信号；滤波该加总信号以产生已过滤信号；根据该输入信号的振幅来产生第一时钟信号；以及根据该第一时钟信号对该已过滤信号进行量化以产生该输出信号。

附图说明

图1为本发明可控制输出速率的积分三角调制器的第一实施例的示意图。

图2为图1中的速率控制器的示意图。

图3为说明图1的速率控制器如何根据输入信号的振幅来调整第二时钟信号以产生第一时钟信号的范例示意图。

图4为本发明可控制输出速率的积分三角调制器的第二实施例的示意图。

[主要元件标号说明]

200、700积分三角调制器         210加法器

220滤波器                      230量化器

240速率控制器                  Vin输入信号

Out1加总信号                   Qout输出信号

SF1已过滤信号        CLK1第一时钟信号

CLK2第二时钟信号     CLK3第三时钟信号

T₁周期               T_hold保持时间

TH1～TH13临界值      720包络检测器

Sc控制信号           2401信号阶层识别器

2403保存控制器       2405时序同步器

2407多工器           LE阶层致能信号

具体实施方式

请参考图1，其为本发明可控制输出速率的积分三角调制器200的一实施例的示意图。积分三角调制器200包含加法器210、滤波器220、量化器230以及速率控制器(rate controller)240。其中，加法器210接收输入信号Vin以及由量化器230所输出的输出信号Qout进行相加，以产生加总信号Out1，而滤波器220耦接于加法器210，用来滤波加总信号Out1以产生已过滤信号SF1，量化器230耦接于滤波器220与加法器210，用来依据第一时钟信号CLK1对已过滤信号SF1进行量化以产生输出信号Qout。另外，速率控制器240接收输入信号Vin，并产生第一时钟信号CLK1给量化器230，其中量化器230操作于第一时钟信号CLK1下，而滤波器220则操作于第二时钟信号CLK2下。

请参考图2，其为图1的本发明可控制输出速率的积分三角调制器200的速率控制器240的一实施例的示意图。速率控制器240包含有信号阶层识别器(signal level identifier)2401、保存控制器(holdingcontroller)2403、时序同步器(timing synchronizer)2405以及多工器2407。信号阶层识别器2401接收输入信号Vin，并根据输入信号Vin振幅大小来决定输入信号Vin属于保存控制器2403中的哪一阶层，并产生阶层致能信号LE。接着，保存控制器2403依据阶层致能信号LE对第二时钟信号CLK2进行调整以产生第三时钟信号CLK3于时序同步器2405。然后，时序同步器2405依据第二时钟信号CLK2而对第三时钟信号CLK3进行同步化以产生第一时钟信号CLK1，最后，再经由多工器2407予以输出。另一实施例中，时序同步器2405与多工器2407可省略。于此，上述的元件为本领域技术人员所已知，故不再赘述。速率控制器240另一实施例可为电压控制振荡器(VCO)，依据输入信号Vin来调整第一时钟信号CLK1的输出频率。

请参考图3，图3为说明图1的速率控制器240如何根据输入信号Vin的振幅来调整第二时钟信号CLK2以产生第一时钟信号CLK1的范例示意图。如图3所示，第二时钟信号CLK2的周期为T₁，且工作周期(duty cycle)为50％，则位于高电平(逻辑“1”)与低电平(逻辑“0”)的时间长度皆为0.5T₁；而第一时钟信号CLK1则具有对应于低电平的保持时间T_hold，且保持时间T_hold的长度是根据输入信号Vin的振幅来设定。另外，设定三个临界值TH11、TH12、TH13于速率控制器240中，其中TH11＜TH12＜TH13，则可依据下列公式来调整第二时钟信号CLK2以产生第一时钟信号CLK1：

T_hold＝3.5T₁    abs(Vin)＜TH11        (1-1)

T_hold＝2.5T₁    TH11≤abs(Vin)＜TH12  (1-2)

T_hold＝1.5T₁    TH12≤abs(Vin)＜TH13  (1-3)

T_hold＝0.5T₁    abs(Vin)≥TH13        (1-4)

于上述的实施例中，可将各临界值分别设为临界值TH11＝0.15V、临界值TH12＝0.55V、临界值TH13＝0.8V，但本发明并不局限于此。由上可知，保持时间T_hold的长度与输入信号Vin的振幅呈反比。换言之，当输入信号Vin的振幅愈小时，则设定较长的保持时间T_hold；当输入信号Vin的振幅愈大时，则设定较短的保持时间T_hold，且于保持时间T_hold内，量化器230不执行量化操作。

请注意，上述的输入信号Vin是经过常态化后的振幅，但本发明并不局限于此。此外，各临界值的数值以及个数并不限定，可视实际需求而设定。

当然，上述的积分三角调制器200仅为本发明可行的实施例之一，而于其它的实施例中，可设计更多功能于积分三角调制器中以提供更多的选择。请参考图4，其为本发明可控制输出速率的积分三角调制器700的一实施例的示意图。于图4中，积分三角调制器700的架构与图1的积分三角调制器200类似，两者不同之处在于积分三角调制器700还包含包络(envelope)检测器720，耦接于输入信号Vin以及速率控制器240，用来检测输入信号Vin的包络以产生控制信号Sc至速率控制器240。此时，速率控制器240会根据输入信号Vin的振幅以及控制信号Sc来调整第二时钟信号CLK2以产生第一时钟信号CLK1。

以上所述的实施例仅用来说明本发明的技术特征，并非用来局限本发明的范畴。由上可知，本发明提供一种可控制输出速率的积分三角调制器及其相关方法，通过检测输入信号的振幅大小来决定量化器的保持时间T_hold的长度，且于保持时间内，量化器不执行量化操作。如此，即可大幅降低量化器的操作频率。再者，通过增加设定于速率控制器的临界值数目，或通过增加包络检测功能来增加控制第一时钟信号CLK1的变量皆可完成本发明。本领域技术人员应可根据本发明的精神，对积分三角调制器200、700及其相关设定做适度改变以达到冀望的效能及功用，此种相对应的变化及置换亦属本发明的范畴。此外，本发明可应用的范围甚广，尤适用于功率放大器等电路架构。再者，本发明中的量化器可由单一位或多位的量化器来实现。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (11)

1.一种积分三角调制器，包含有：

加法器，用来接收输入信号以及输出信号，以产生加总信号；

滤波器，耦接于该加法器，用来滤波该加总信号以产生已过滤信号，其中该滤波器操作于第二时钟信号下；

量化器，耦接于该滤波器与该加法器，用来依据第一时钟信号对该已过滤信号进行量化以产生该输出信号；以及

速率控制器，耦接于该量化器，用来根据该输入信号的振幅来调整该第二时钟信号以产生该第一时钟信号，其中该第一时钟信号的频率为可变的。

2.根据权利要求1所述的积分三角调制器，其中该滤波器操作于第二时钟信号下，以及该第一时钟信号的频率不大于该第二时钟信号的频率。

3.根据权利要求1所述的积分三角调制器，其中该第一时钟信号的频率与该输入信号的振幅呈反比。

4.根据权利要求1所述的积分三角调制器，其还包含：

包络检测器，耦接于该速率控制器，用来检测该输入信号的包络以产生控制信号；

其中，该速率控制器根据该控制信号来产生该第一时钟信号。

5.根据权利要求1所述的积分三角调制器，其中该速率控制器包含：

信号阶层识别器，具有多个阶层电平，用来接收该输入信号，并判断该输入信号处于哪一阶层电平以产生阶层致能信号；以及

保持控制器，耦接于该信号阶层识别器，依据该阶层致能信号对第二时钟信号进行调整以产生该第一时钟信号。

6.根据权利要求1所述的积分三角调制器，其中该第一时钟信号的频率的变化是与该输入信号的振幅有关。

7.一种控制积分三角调制器的输出速率的方法，包含有：

接收输入信号以及输出信号并进行相加，以产生加总信号；

以滤波器滤波该加总信号以产生已过滤信号，其中该滤波器操作于第二时钟信号下；

依据该输入信号的振幅来调整该第二时钟信号以产生第一时钟信号，其中该第一时钟信号的频率为可变的；以及

对该已过滤信号进行量化以产生该输出信号；

根据该第一时钟信号来控制该输出信号的输出。

8.根据权利要求7所述的方法，其中该滤波的步骤是操作于第二时钟信号下，以及该第一时钟信号的频率不大于该第二时钟信号的频率。

9.根据权利要求7所述的方法，其中该第一时钟信号的频率与该输入信号的振幅呈反比。

10.根据权利要求7所述的方法，其中产生该第一时钟信号的步骤还包含：

检测该输入信号的包络以产生控制信号；以及

根据该控制信号来产生该第一时钟信号。

11.根据权利要求7所述的方法，其中该第一时钟信号的频率的变化是与该输入信号的振幅有关。