KR20040060979A - 시그마-델타 변조 - Google Patents

시그마-델타 변조 Download PDF

Info

Publication number
KR20040060979A
KR20040060979A KR10-2004-7007370A KR20047007370A KR20040060979A KR 20040060979 A KR20040060979 A KR 20040060979A KR 20047007370 A KR20047007370 A KR 20047007370A KR 20040060979 A KR20040060979 A KR 20040060979A
Authority
KR
South Korea
Prior art keywords
sigma
output
signal
sdm
input signal
Prior art date
Application number
KR10-2004-7007370A
Other languages
English (en)
Inventor
리프만더크
에이. 씨. 엠. 누이텐페트루스
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20040060979A publication Critical patent/KR20040060979A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/02—Delta modulation, i.e. one-bit differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/358—Continuously compensating for, or preventing, undesired influence of physical parameters of non-linear distortion, e.g. instability
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Semiconductor Lasers (AREA)
  • Soft Magnetic Materials (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

본 발명에 제 1 특징에 따른 시그마-델타 변조 방법은, 입력 신호를 제 1 SDM에 공급하고, 상기 입력 신호로부터 상기 제 1 SDM의 출력을 감산하고, 필터링된 신호를 얻기 위해 상기 감산기의 출력을 필터링하고, 상기 입력 신호를 지연하고, 상기 지연된 입력 신호에 상기 필터링된 신호를 가산하고, 제 2 SDM에 가산기의 출력을 공급하고, 상기 제 2 SDM의 출력을 공급한다. 상기 감산 및 상기 필터링과 결합한 상기 제 1 SDM은 수정 신호를 생성하고, 상기 수정 신호를 입력 신호에 가산함으로써 제 2 SDM에서의 왜곡을 감소하고, 제 2 SDM은 장치의 SDM을 실행한다.

Description

시그마-델타 변조{Sigma-delta modulation}
시그마-델타 변조기(SDM)는 대역제한된(bandlimited) 입력 신호를 디지털 출력 신호로 변환한다. 입력 신호는 출력 펄스 밀도를 변조한다. 도 1은 SDM 신호의 한 예를 도시한다. 입력 신호는 출력 신호를 저역 필터링함으로써 재생(reclaim)될 수 있다. 도 2는 종래의 SDM(10)의 기본 구조를 도시한다. SDM(10)은 가산기(12), 루프 필터(14), 및 정량기(quantizer)(16)를 포함한다. SDM은 아날로그 또는 디지털 SDM으로 구현될 수 있다.
SDM(10)의 클록 주파수(fa)는 입력 신호(Ue)의 최상위 주파수 보다 훨씬 더 높아야 한다. 적어도 계수(factor) 32만큼 오버 샘플링하는 CD 플레이어(16 비트/44, 1kHz)의 디지털 출력으로부터 충분히 높은 신호 대 노이즈 비를 얻는 것이 필요하다. 디지털 SDM에 대해, 입력 신호는 상기 고속의 데이터 속도로 공급되어야 한다. 상기는 디지털 보간 필터를 사용하여 달성될 수 있다.
가장 단순한 경우에, 루프 필터(14)는 적분기로서 구현된다. 도 3 및 도 4는 아날로그 적분기(141) 및 디지털 적분기(142)를 각각 도시한다.
루프 필터(14)는 SDM(10)의 해상도(resolution)를 결정한다. 높은 차순의 루프 필터(14)를 사용함으로써, 양호한 S/N 비율(S/N ratio)이 달성되지만 안정성이라는 문제들이 발생할 수 있다.
정량기(16)의 임계값은 보통 0이다. 정량기(16)의 출력 신호(Ua)는, 정량기(16)에 대한 입력 신호가 Uk〉0 이면 +1이고, Uk〈 0 이면 -1이다. 정량기(16)는 그 출력을 각각의 새로운 클록 사이클로 변환한다.
예로서, 0의 입력 신호를 갖는 아날로그 SDM 및 제 1차 루프 필터는 이하와 같이 동작한다. 시작시에, SDM(10)의 출력은 +1이다. 입력에 대한 루프 백(loop-back)은 -1(입력 신호(0) - 출력 신호(+1) = -1)의 새로운 입력을 루프 필터(14)에 공급한다. 루프 필터(14)의 출력(Uk)은 음의 공급 레일(supply rail)까지 서서히 감소한다. 따라서, 다음 클록 사이클은 정량기(16) 출력을 -1로 설정한다. 이것은 +1(입력(0)-출력(-1) = +1)의 새로운 입력을 루프 필터(14)에 공급한다. Uk는 이제 정(positive)의 값으로 드리프트한다. SDM(10)의 출력은 이제 비트(+1 및 -1)의 래덤 스트림이다. 도 5는 여러 시간들에서 Ua및 Uk의 값들을 도시한다. SDM(10)의 입력 신호(Ue)가 0 이면, 출력 신호(Ua)의 평균 역시 0이다. SDM(10)을 변조하는 경우에, +1 및 -1 펄스들의 출현 및 시퀀스는 입력 신호(Uc)에 따라 변화한다.
SDM(10)을 주파수 도메인 내에서 검사하기 위해, 정량기(16)를 이득(gain)(gQ)을 갖는 가산기(18), 노이즈 소스N(z), 및 정량 앰프(20)로 대체하는것이 양호하다. 도 6으로부터, 2개의 전송 기능들, 즉,신호 전송 기능(Hx(z))와 노이즈 전송 기능(Hn(z))이 획득된다.
만일,
이면,
여기서 gQ는 정량기 이득(gain)이다.
도 7은 상이한 이득을 갖는 제 4차 루프 필터를 갖는 SDM(10)에 대한 2개의 상이한 노이즈 전송 기능들(Hn(z))을 도시한다. 노이즈 전송 기능(Hn(z))은 오디오 범위(f/fa = 0...0.01) 내의 주파수들에 대한 강력한 거부(rejection)를 도시한다. 고주파는 증폭 및 패스된다. 이것은 또한 노이즈 형성(noise-shaping)이라고 한다.오디오 주파수 대역에서의 노이즈 레벨은 루프 필터(14)의 차수를 증가시킴에 의해 낮아진다.
SDM(10), 아날로그 SDM, 디지털 SDM, 및 스위칭된 커패시터 필터(SC-filter)를 갖는 SDM의 3개의 가능한 구현들이 있다. 서로 다른 어플리케이션들은 서로 다른 구현들을 요구한다. 예컨대, A/D 컨버터에 대해서는 아날로그 SDM 또는 SC-SDM이 적절한 것이다. D/A 컨버터에 대해서는, 디지털 SDM이 최선의 선택이다.
종래의 SDM들은 아날로그 결함에 대한 둔감성에 대해 공지되어 있고, 따라서, 그들은 많은 어플리케이션에 적절하다. 그들의 유용성은 슈퍼 오디오 CD(SACD)에 대한 데이터 포맷으로 다이렉트 스트림 디지털(Direct Stream Digital), 또는 DSD, 포맷(SDM의 싱글 비트 출력)을 채택하기에 이르렀다. SACD의 데이터 스트림은 최소의 부가적인 신호 처리에 의해 A/D 변환 단계로부터 유래될 수 있고, 따라서 가능한 최상의 품질이 가능하게 한다. 그러나, 종래의 SDM 그 자체는 SDM(10) 내의 정량기(16)의 비선형성에 기인하는 신호 아티펙트(artifact)를 생성한다. 이 효과들은 도 8에 도시되어 있고, 홀수 고조파 왜곡 프로덕트들(products)이 명확히 관찰될 수 있다.
본 발명은 시그마-델타 변조에 관한 것이다.
도 1은 SDM 신호의 예를 도시한 도면.
도 2는 종래의 SDM의 기본 구성을 도시한 도면.
도 3은 종래의 아날로그 적분기를 도시한 도면.
도 4는 종래의 디지털 적분기를 도시한 도면.
도 5는 루프 필터(14)의 출력(Uk) 및 SDM(10)의 출력(Ua)값을 도시한 도면.
도 6은 주파수 도메인에서 SDM(10)을 도시하는 도면.
도 7은 제 4차 루프 필터를 갖는 SDM(10)에 대한 2개의 서로 다른 노이즈 전송 기능(HN(z)을 도시하는 도면.
도 8은 SDM(10)에서 정량기(16)의 비선형성에 기인하는 신호 아티펙트(artifact)를 도시한 도면.
도 9는 본 발명의 하나의 예시적인 실시예에 있어서, 낮은 차순의 디터링되지 않은(undithered) 시그마-델타 변조 장치를 도시하는 도면.
도 10은 단일한 종래의 SDM으로부터의 출력 신호와 도 9의 시그마-델타 변조 장치로부터의 출력을 비교하는 비교도.
도 11은 본 발명의 다른 예시적인 실시예에 있어서, 시그마-델타 변조 장치를 도시하는 도면.
발명의 개시
본 발명의 목적은 양호한 시그마-델타 변조를 제공하기 위한 것이다.
이를 위해, 본 발명은 독립 청구항에 정의된 바와 같은 시그마-델타 변조 장치 및 방법을 제공한다. 이로운 실시예들이 종속항에 정의되어 있다.
본 발명에 제 1 특징에 따르면, 시그마-델타 변조 방법은, 입력 신호를 제 1 SDM에 공급하고, 상기 입력 신호로부터 제 1 SDM의 출력을 감산하고, 필터링된 신호를 얻기 위해 감산기의 출력을 필터링하고, 입력 신호를 지연하고, 지연된 입력 신호에 필터링된 신호를 가산하고, 제 2 SDM에 가산기의 출력을 공급하고, 제 2 SDM의 출력을 공급한다. 감산과 필터링을 조합한 제 1 SDM은 수정 신호를 생성하고, 수정 신호를 입력 신호에 가산함으로써, 제 2 SDM에서의 왜곡을 감소시키고, 제 2 SDM은 사실상 장치의 시그마-델타 변조를 수행한다.
본 발명의 다른 예시적인 실시예에 있어서, 제 1 및 제 2 SDM들은 동일한 SDM들이다. 동일한 SDM들은 보다 양호한 결과들을 달성하기 위해서 실제 실시예들에서는 바람직하다.
본 발명의 다른 예시적인 실시예에 있어서, 제 1 SDM은 위상 시프트 에러를 감소시키기 위해 병렬인 필터를 포함한다.
본 발명의 이점들은 이하 제공되는 상세한 설명으로부터 자명할 것이다. 그러나, 상세한 설명 및 특정 예들은 본 발명의 양호한 실시예를 나타내지만, 설명만을 위해 주어진 것이며, 본 발명의 본질 및 범위 내의 여러 다양한 변경들 및 수정들은 상세한 설명으로부터 본 분야의 당업자에게는 자명할 것이다.
본 발명은 이하의 상세한 설명 및 첨부된 도면으로부터 보다 자세히 이해될 수 있을 것이고, 이는 본 발명을 한정하는 것이 아니고 단지 예시적인 것이다.
본 발명의 실시예들은 비선형성들이 감소되는 시그마-델타 변조 장치에 관한 것이다. 본 실시예들은 이하의 통찰에 근거한다.
이하의 입출력(x → y) 특성, 즉,
y = x + α3x3(4)
에 따라, SDM이 비선형 요소로서 모델링되면,
입력 신호,
V' = x - α3x3 (5)
가 모델(model)에 공급되고, 그 결과는 출력 신호(y')이다.
여기서,
y' = V' + α3V3= x - α3x3+ α3(x - α3x3)3= x + α3 2O(x5) (6)
이다.
이런 식으로, SDM에 의해 생성된 고조파 왜곡은 매우 감소된다. 실제로, 식 (4)에서의 왜곡 프로덕트들의 수는 훨씬 더 크고, 따라서 입력 신호는 대부분의 왜곡을 제거하도록 조정될 수 있다.
디지털 도메인에서 이 모델을 달성하는 예시적인 시그마-델타 변조 장치(100)가 도 9에 도시되어 있다. 시그마-델타 변조 장치(100)는 제 1 종래의 SDM(102), 필터(104), 딜레이(106), 및 제 2 종래의 SDM(108)을 포함한다.
입력 신호는 SDM(102)을 통과하고, 그 후 상기 SDM의 출력 신호는 입력 신호(x)로부터 감산된다. 그 결과는 신호(v)이다. 주목할 점은 x + v는 식 (5)의 신호(V')의 특성들을 갖는다는 점이다. 그러나, SDM(102)의 출력 신호 역시 그 자체로서 입력 신호(x)와 상관되지 않는 많은 양의 고주파(HF) 노이즈를 갖고 있기 때문에, 대부분의 고주파 전력(power)를 제거하기 위해 필터(104)가 제공된다. 입력 신호(v)는, 딜레이(106) 부근의 필터(104)에 의한 딜레이에 대한 수정 이후에, 필터(104)의 출력(F(v))에 역시 부가되고, SDM(102)과 동일한 구조를 갖는 제 2 SDM(108)에 공급된다. 딜레이(106)는 일련의 플립 플롭들로서 구현될 수 있다. 도 9는 필수적으로 식 (6)을 구현하는 것으로서, 신호(y)가 단일의 종래 SDM(10)으로부터 얻어된 신호에 비교하여 훨씬 더 클린한 신호라는 것을 보여준다.
시그마-델타 변조 장치(100)의 예시적인 출력이 도 10에 도시되는데, 120은 단일의 종래의 낮은 차순(low-order)의 디터링(dithering)되지 않은 SDM으로부터의 출력 신호이고, 122는 도 9의 SDM의 케스케이드(cascade)로부터의 출력이다. 개선이 명백하다.
주목할 점은 도 9의 시그마-델타 변조 장치(100)는 2개의 케스케이드된 SDM들을 포함하지만, 더 많은 SDM들이 식 (6)으로부터 잔여 항들(residual terms)을 더 줄이기 위해 역시 케스케이드된다는 점이다. 또한, 주목할 점으로, 2 이상의 SDM의 케스케이드는 SDM들과 동일할 수 있다는 점이다.
또한, 주목할 점으로서, 도 9의 시그마-델타 변조 장치(100)가 진폭 에러 (SDM(10)에 의해 주로 도입됨)을 감소시키고, 시그마- 델타 변조 장치는 또한 위상 시프트를 수정할 수 있다는 점이다. 위상 변화 에러들은 특히 높은 주파수들로 도 10에 도시되어 있다. 이 위상 시프트 에러들은 도 11의 예시적인 실시예에서 도시된 바와 같이 수정될 수 있다.
도 11의 예시적인 실시예에 있어서, 시그마-델타 변조 장치(200)는 입력 신호의 (주파수에 의존하는) 위상 회전을 수정하도록 부가된 필터(202)를 포함한다. 신호(v)는 이제 에러 신호만을 포함하고, 상기 신호는 또한 위상 이동된다. 필터(204)는 고주파 노이즈를 줄이기 위해 저역통과 특성을 갖는다. 최종적으로, 딜레이(206)는 모든 지연을 보상하는데 사용된다. 지연들은 이제 (디지털 도메인에서) 시간 스텝의 비정수형 분수(non-integer fraction)일 수 있고, 따라서, 딜레이(206)는 일련의 플립 플롭들보다 더 복잡하지만, 통상적인 기술자의 기술 범위내에 있다.
또한, 주목할 점으로, 식 (4)의 모델은 예시적인 것으로서, 본 분야의 통상의 기술자에게 알려진 다른 모델이 사용될 수 있다는 점이다. 또한, 주목할 점으로, 위에서 설명된 처리는 DSD의 처리에 특히 유용하다.
또한, 주목할 점으로, 본 발명의 특징들은 아날로그, 디지털, SC 필터, 디터링(dithering), 언디터링, 낮은 차순, 높은 차순, 단일 비트, 다수 비트 또는 이 특성들의 임의 조합을 포함하는 많은 SDM 타입들과 함께 사용가능하다. 또한, 주목할 점으로, 비선형성은 단일 비트 SDM과 더불어 큰 문제가 되기 쉽다.
본 발명의 실시예들에 따른 시그마-델타 변조 장치는 신호 처리 장치에 포함될 수 있다. 이러한 장치로는 SACD 장치(의 일부) 예컨대, 플레이어 일 수 있다. 상기 장치는 또한 DSD-AD 컨버터 등 일 수 있다.
주목할 점은, 상술한 실시예들은 본 발명을 한정하기 보다는 설명하기 위한 것이며, 본 분야의 당업자는 본 첨부된 청구범위의 사상을 벗어남이 없이 많은 대안의 실시예들을 설계할 수 있을 것이다. 본 청구범위에서, 괄호안의 참조 부호는 청구범위를 한정하는 것으로 해석되지 말아야 한다. 용어 "포함하는"은 청구항에 기재된 요소들 또는 단계들 이외에 다른 요소들 또는 단계들을 배제하는 것이 아니다. 본 발명은 몇몇의 명확한 요소들을 포함하는 하드웨어에 의해, 그리고 적합하게 프로그램된 컴퓨터에 의해 구현될 수 있다. 몇몇 수단들을 열거하는 장치 청구항에서, 이 수단들의 몇몇은 하나 및 동일한 항목의 하드웨어에 의해 실시될 수 있다. 어떤 조치들이 서로 다른 종속항에서 인용된다는 단순한 사실은 이 조치들의 조합이 이롭게 사용될 수 없다는 것을 의미하지 않는다.

Claims (6)

  1. 출력 신호를 얻기 위해 입력 신호를 변조하는 시그마-델타 변조 장치(100)에 있어서,
    상기 입력 신호를 시그마-델타 변조하기 위한 제 1 시그마-델타 변조기(102)와,
    상기 입력 신호로부터 상기 제 1 시그마-델타 변조기의 출력을 감산하기 위해 상기 제 1 시그마-델타 변조기에 결합된 감산기와,
    필터링된 신호를 얻기 위해 상기 감산기의 출력을 필터링하기 위해 상기 감산기에 결합된 필터와,
    지연된 입력 신호를 얻기 위해 상기 입력 신호를 지연하기 위한 딜레이(delay)와,
    상기 지연된 입력 신호를 상기 필터링된 신호에 가산하기 위한 가산기와,
    상기 가산기의 출력에 결합된 입력 및 상기 출력 신호를 공급하는 출력을 구비하는 제 2 시그마-델타 변조기(108)를 포함하는, 시그마-델타 변조 장치.
  2. 제 1항에 있어서,
    상기 제 1 및 제 2 시그마-델타 변조기들(102, 108)은 동일한 시그마-델타 변조기를 포함하는, 시그마-델타 변조 장치.
  3. 제 1항 또는 제 2항에 있어서,
    상기 제 1 및 제 2 시그마-델타 변조기들(102, 108)은 단일 비트 시그마-델타 변조기인, 시그마-델타 변조 장치.
  4. 제 1항, 제 2항, 또는 제 3항에 있어서,
    상기 제 1 시그마-델타 변조기(102)와 병렬인 필터(202)를 더 포함하고, 상기 제 1 시그마-델타 변조기/필터 쌍은 위상 시프트 에러들을 감소시키는, 시그마-델타 변조 장치.
  5. 출력 신호를 얻기 위해 입력 신호를 변조하는 시그마-델타 변조 방법에 있어서,
    상기 입력 신호를 제 1 시그마-델타 변조기에 공급하는 단계와,
    상기 입력 신호로부터 상기 제 1 시그마-델타 변조기의 출력을 감산기에서 감산하는 단계와,
    필터링된 신호를 얻기 위해 상기 감산기의 출력을 필터링하는 단계와,
    상기 입력 신호를 지연하는 단계와,
    가산기에서 상기 지연된 입력 신호를 상기 필터링된 신호에 가산하는 단계와,
    제 2 시그마-델타 변조기의 출력을 출력 신호로서 공급하는 단계를 포함하는, 시그마-델타 변조 방법
  6. 신호 처리 장치에 있어서,
    비트스트림을 얻기 위한 입력 유닛과,
    출력 신호를 얻기 위해 청구항 1, 2, 3, 또는 4에서 청구된 바와 같은 시그마-델타 변조 장치(100)와,
    상기 출력 신호를 제공하는 출력 유닛을 포함하는, 신호 처리 장치.
KR10-2004-7007370A 2001-11-15 2002-10-28 시그마-델타 변조 KR20040060979A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP01204369 2001-11-15
EP01204369.1 2001-11-15
PCT/IB2002/004534 WO2003043197A1 (en) 2001-11-15 2002-10-28 Sigma-delta modulation

Publications (1)

Publication Number Publication Date
KR20040060979A true KR20040060979A (ko) 2004-07-06

Family

ID=8181241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7007370A KR20040060979A (ko) 2001-11-15 2002-10-28 시그마-델타 변조

Country Status (9)

Country Link
US (1) US6975257B2 (ko)
EP (1) EP1449304B1 (ko)
JP (1) JP2005510110A (ko)
KR (1) KR20040060979A (ko)
CN (1) CN1586040A (ko)
AT (1) ATE325468T1 (ko)
BR (1) BR0206448A (ko)
DE (1) DE60211208T2 (ko)
WO (1) WO2003043197A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060049970A1 (en) * 2002-09-30 2006-03-09 Derk Reefman Sigma-delta modulation
CA2561571C (en) * 2004-04-02 2012-03-27 Kaben Research Inc. Delta sigma modulator with multiple filters
WO2006030363A2 (en) * 2004-09-14 2006-03-23 Koninklijke Philips Electronics N.V. Arrangement for pulse-width modulating an input signal
US7551095B2 (en) * 2006-01-10 2009-06-23 Guardian Industries Corp. Rain sensor with selectively reconfigurable fractal based sensors/capacitors
US9371032B2 (en) 2006-01-10 2016-06-21 Guardian Industries Corp. Moisture sensor and/or defogger with Bayesian improvements, and related methods
US7561055B2 (en) * 2006-01-10 2009-07-14 Guardian Industries Corp. Rain sensor with capacitive-inclusive circuit
US8634988B2 (en) 2006-01-10 2014-01-21 Guardian Industries Corp. Time, space, and/or wavelength multiplexed capacitive light sensor, and related methods
US7830267B2 (en) 2006-01-10 2010-11-09 Guardian Industries Corp. Rain sensor embedded on printed circuit board
US7504957B2 (en) 2006-01-10 2009-03-17 Guardian Industries Corp. Light sensor embedded on printed circuit board
US10173579B2 (en) 2006-01-10 2019-01-08 Guardian Glass, LLC Multi-mode moisture sensor and/or defogger, and related methods
EP2218616B1 (en) 2006-01-10 2012-08-22 Guardian Industries Corp. Rain sensor with fractal capacitor(s)
CN101729073B (zh) * 2008-10-10 2012-10-24 国民技术股份有限公司 高速Sigma-Delta调制方法和调制器
EP2870037B1 (en) 2012-07-06 2017-08-23 Guardian Industries Corp. Moisture sensor and/or defogger with bayesian improvements, and related methods
WO2014008183A1 (en) 2012-07-06 2014-01-09 Guardian Industries Corp. Method of removing condensation from a refrigerator/freezer door
EP2882106A1 (en) 2013-12-06 2015-06-10 Nxp B.V. Sigma-delta modulator
DE102014104142B4 (de) * 2014-03-25 2015-10-22 Intel IP Corporation Quantisierungsschaltung und Verfahren zum Quantisieren einer Eingangsgröße
US9503120B1 (en) 2016-02-29 2016-11-22 Analog Devices Global Signal dependent subtractive dithering
US10418044B2 (en) 2017-01-30 2019-09-17 Cirrus Logic, Inc. Converting a single-bit audio stream to a single-bit audio stream with a constant edge rate
US10784881B1 (en) * 2019-11-15 2020-09-22 Liquid Instruments Pty Ltd. Blended anti-aliasing analog-to-digital conversion for digital test and measurement devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4560945A (en) * 1984-09-04 1985-12-24 Westinghouse Electric Corp. Adaptive feedforward cancellation technique that is effective in reducing amplifier harmonic distortion products as well as intermodulation distortion products
US4843390A (en) * 1988-02-24 1989-06-27 Motorola, Inc. Oversampled A/D converter having digital error correction
US5103229A (en) * 1990-04-23 1992-04-07 General Electric Company Plural-order sigma-delta analog-to-digital converters using both single-bit and multiple-bit quantization
GB9103777D0 (en) * 1991-02-22 1991-04-10 B & W Loudspeakers Analogue and digital convertors
GB9109637D0 (en) * 1991-05-03 1991-06-26 Marconi Gec Ltd Analogue-to-digital and digital-to-analogue converters
JP3327116B2 (ja) * 1996-04-30 2002-09-24 ソニー株式会社 信号処理装置、信号記録装置及び信号再生装置
US5768315A (en) * 1996-07-22 1998-06-16 Motorola, Inc. Band-pass sigma-delta converter and commutating filter therefor
US6232900B1 (en) * 1998-02-10 2001-05-15 Lucent Technologies, Inc. Second order digital filter requiring only one sigma delta modulator
DE19948374A1 (de) * 1999-10-07 2001-04-12 Siemens Ag Sigma-Delta-Modulator
KR20020038699A (ko) * 2000-05-22 2002-05-23 요트.게.아. 롤페즈 워터마크 삽입 및 추출

Also Published As

Publication number Publication date
DE60211208T2 (de) 2007-05-03
JP2005510110A (ja) 2005-04-14
DE60211208D1 (en) 2006-06-08
WO2003043197A1 (en) 2003-05-22
EP1449304A1 (en) 2004-08-25
US20050001749A1 (en) 2005-01-06
BR0206448A (pt) 2003-12-30
ATE325468T1 (de) 2006-06-15
EP1449304B1 (en) 2006-05-03
US6975257B2 (en) 2005-12-13
CN1586040A (zh) 2005-02-23

Similar Documents

Publication Publication Date Title
KR20040060979A (ko) 시그마-델타 변조
US6861968B2 (en) Signal processing system with baseband noise modulation and noise filtering
US8242941B2 (en) Pulse modulation A/D-converter with feedback
TW201301776A (zh) 轉換器系統、過採樣連續時鐘轉換器及其轉換方法
KR20050086704A (ko) 펄스 폭 변조된 잡음 형성기
WO2005122409A1 (en) Analog-to-digital modulation
US10833699B1 (en) Resistor based delta sigma multiplying DAC with integrated reconstruction filter
US7200187B2 (en) Modulator for digital amplifier
US8049651B2 (en) ΔΣ modulation circuit and system
US7170360B2 (en) Device and method for digital pulse width modulation
US7782238B2 (en) Asymmetric PWM signal generator, method thereof, and data processing apparatus including the same
JP4649777B2 (ja) デルタシグマ変調装置及び方法、並びにデジタル信号処理装置及び方法
US10659074B2 (en) Delta-sigma modulator, electronic device, and method for controlling delta-sigma modulator
US6147634A (en) Method and apparatus for digital to analog conversion with reduced noise
JP2004533187A (ja) パイプラインａｄコンバータ
US7034726B2 (en) Data converter
US7649481B2 (en) Blue-noise-modulated sigma-delta analog-to-digital converter
US20060049970A1 (en) Sigma-delta modulation
JP3483000B2 (ja) Δς変調器
JP3358728B2 (ja) Δς変調器
JP2001127638A (ja) Ｄ／ａ変換システムとｄ／ａ変換方法
JP2003115764A (ja) シグマデルタ変換器およびそのリミッタ回路
JPH0758641A (ja) チョッパー安定化シグマデルタ型アナログデジタル変換器
JP2004120239A (ja) Δς変調器
JP2003348178A (ja) データ処理装置、プログラムおよび記録媒体、並びに、それを用いたパルス幅変調装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid