TW201301776A - 轉換器系統、過採樣連續時鐘轉換器及其轉換方法 - Google Patents

轉換器系統、過採樣連續時鐘轉換器及其轉換方法 Download PDF

Info

Publication number
TW201301776A
TW201301776A TW101101620A TW101101620A TW201301776A TW 201301776 A TW201301776 A TW 201301776A TW 101101620 A TW101101620 A TW 101101620A TW 101101620 A TW101101620 A TW 101101620A TW 201301776 A TW201301776 A TW 201301776A
Authority
TW
Taiwan
Prior art keywords
signal
clock
digital
frequency
analog
Prior art date
Application number
TW101101620A
Other languages
English (en)
Other versions
TWI467927B (zh
Inventor
Jr Michael A Ashburn
Jeffrey Carl Gealow
Ferguson, Jr
Original Assignee
Mediatek Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Singapore Pte Ltd filed Critical Mediatek Singapore Pte Ltd
Publication of TW201301776A publication Critical patent/TW201301776A/zh
Application granted granted Critical
Publication of TWI467927B publication Critical patent/TWI467927B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/304—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Abstract

一種轉換器系統包含一時鐘源以及一過採樣連續時鐘數位類比轉換器。時鐘源用於產生一時鐘訊號。該數位類比轉換器包含：增量和調製器，用於在數位輸入數據樣本上執行噪音整形並提供複數個中間數據樣本；濾波器，用於對該中間數據樣本濾波並產生濾波後的樣本，該濾波器包含一傳遞函數，該傳遞函數具有位於預定頻率範圍的阻帶，該預定頻率範圍包含噪音訊號的頻率；以及數位類比轉換器，用於將濾波後的樣本轉換成一個類比輸出訊號。該時鐘訊號及其衍生訊號被該數位類比轉換器的至少一個元件使用。

Description

轉換器系統、過採樣連續時鐘轉換器及其轉換方法
本發明涉及轉換器，尤指轉換器系統、過採樣連續時鐘轉換器及其轉換方法。
連續時鐘類比-數位轉換器(Continuous-time analog-to-digital converter，下稱CT ADC)與連續時鐘數位-類比轉換器(Continuous-time digital-to-analog converter下稱CT DAC)與各自對應的離散時鐘(DT)轉換器(包含ADC和DAC)的區別點在於：採樣不是用在前端電路。在一個CT ADC中，某種形式的濾波或類比處理於採樣(或存儲)之前被採用，以作為最終數位化的輸入波形。而在CT DAC中，根本不使用採樣。相比於使用離散時鐘轉換器，這種使用連續時鐘的方式具有幾個優勢，例如，使用CT ADC或CT DAC的兩個好處是：降低敏感度以耦合噪音，以及具有降低功耗的前景。
透過比較和對比與離散時鐘轉換器的性能，連續時鐘轉換器的電源和噪音靈敏度的優勢是可以理解的。圖1A展示了一個傳統的DT DAC的實施例。該DT DAC使用開關電容(Switched-capacitor,S-C)來實現。根據DAC輸入代碼，左邊的某些電容(CIN1，CIN2，...CINN)首先充電到一個參考電壓VREF。當被選定的輸入電容被充電到VREF時，放置在放大器A1的輸出端及其反相端之間的一個積分器電容透過閉合一個開關S1而被復位。然後，當所選定的輸入電容連接在放大器A1的反相端("-")和地端之間時，存儲在所選定的輸入電容內的電荷被轉移到電容CFB中。因為該輸入電容藉由輸入到DAC的數字選定，因此，轉移到電容器的電荷幅度以及由此產生的穿過該電容器的電壓也取決於DAC的輸入代碼。一個採樣保持(S/H)電路可設置在放大器A1後，以在關機和復位期間保持放大器A1的輸出值。
圖1B為使用電流式DAC(current DAC，下稱IDAC)的傳統CT DAC的實施例。正的和負的加權電流源(I1p，I1N，I2P，I2N，...INP，INN)被選擇，以從一個給定的DAC碼映射。每個選定的電流耦接到放大器A2的反相輸入。放大級被配置為一個低通跨阻抗級，其中的一個回饋電阻RFB與一個回饋電容CFB並聯。然後，該回饋電阻RFB提高一個與總電流成比例的電壓，該總電流耦接到放大器A2的反相端。由於輸入電流由輸入的DAC代碼選擇，因此具有直接從輸入代碼到其輸出電壓的映射。藉由當DAC代碼改變時，將輸出電壓的轉換訊號變得平滑，使得電容CFB能夠提供上述的低通跨阻抗級的低通特性。
本發明實施例之一目的在於提供可提高整體性能的轉換器系統、過採樣連續時鐘轉換器及其轉換方法。
一種轉換器系統包含：一時鐘源，用於產生一時鐘訊號，當產生或者傳輸該時鐘訊號時，一噪音訊號被加入到該時鐘訊號中；以及一過採樣連續時鐘數位類比轉換器，其包含：一增量和調製器，用於在數位輸入數據樣本上執行噪音整形並提供複數個中間數據樣本；一濾波器，用於對該中間數據樣本濾波並產生濾波後的樣本，該濾波器包含一傳遞函數，該傳遞函數具有位於預定頻率範圍的阻帶，該預定頻率範圍包含噪音訊號或者噪音訊號的一個分量的頻率；以及一連續時鐘數位類比轉換器，用於將濾波後的樣本轉換成一個類比輸出訊號。該時鐘訊號或者從該時鐘訊號衍生的訊號被連續時鐘數位類比轉換器的一個或者複數個元件使用。
一種轉換器系統包含：一時鐘源，用於產生一時鐘訊號，當產生或者傳輸該時鐘訊號時，一噪音訊號被加入到該時鐘訊號中；以及一過採樣連續時鐘類比數位轉換器，包含：一量化器，用於量化一第一中間訊號以及產生一數位輸出訊號；一第一濾波器，用於對該數位輸出訊號濾波並產生一濾波過的第一數位訊號，該濾波器包含一傳遞函數，該傳遞函數具有位於一預定頻率範圍的阻帶，該預定頻率範圍包含噪音訊號或者噪音訊號的一個分量的頻率；一第一回饋連續時鐘數位類比轉換器，用於將濾波過的第一數位訊號轉換成一個代表該第一數位訊號的第一類比訊號；以及一第一電路，用於產生一第二中間訊號，該第二中間訊號表示一類比輸入訊號與該第一類比訊號之間的差。其中，該時鐘訊號或者該時鐘訊號的衍生訊號被該連續時鐘類比數位轉換器的一個或者複數個元件使用。
一種過採樣連續時鐘轉換器，其包含：一第一濾波器，用於對一過採樣數位訊號濾波並產生一濾波過的過採樣數位訊號，該第一濾波器包含一具有位於預定頻率範圍的阻帶的傳遞函數，該預定頻率範圍包含一噪音訊號的頻率，該阻帶位於一興趣頻帶之外；一連續時鐘數位類比轉換器，用於將濾波過的過採樣數位訊號轉換成一個第一類比訊號；以及一第二濾波器，用於對該第一類比訊號進行濾波並產生一類比輸出訊號，該第二濾波器減少類比輸出訊號中的具有興趣頻帶之外的頻率的分量。
一種轉換器系統，包含：一過採樣連續時鐘類比數位轉換器，包含：一量化器，用於量化一第一中間訊號以及產生一數位輸出訊號；以及一第一濾波器，用於對該數位輸出訊號濾波並產生一濾波過的第一數位訊號，該第一濾波器包含一具有位於預定頻率範圍的阻帶的傳遞函數，該預定頻率範圍包含噪音訊號或者噪音訊號的一個分量的頻率；一第一回饋連續時鐘數位類比轉換器，用於將濾波過的第一數位訊號轉換成一個代表該第一數位訊號的第一類比訊號；以及一第一電路，用於產生一第二中間訊號，該第二中間訊號表示一類比輸入訊號與該第一類比訊號之間的差。
一種過採樣連續時鐘轉換器，用於將一輸入訊號轉換為一個與該輸入訊號格式不同的輸出訊號，該過採樣連續時鐘轉換器包含：一濾波器，用於對一過採樣數位訊號濾波並產生一濾波過的訊號，該濾波器包含一具有位於預定頻率範圍的阻帶的傳遞函數，該預定頻率範圍包含噪音訊號的頻率，該阻帶位於一興趣頻帶之外；以及一連續時鐘數位類比轉換器，用於將濾波後的訊號轉換成一個類比訊號。
一種轉換方法，用於將數位輸入數據樣本轉換為一類比輸出訊號，該方法包含：傳輸具有一噪音訊號的時鐘訊號；藉由使用具有傳遞函數的濾波器過濾具有興趣信號帶之外的分量的過採樣數位數據，以產生過濾後的採樣信號，其中，該傳遞函數具有一阻帶，該阻帶所在的頻率與噪音訊號或者噪音訊號的一個分量的頻率相匹配，且該阻帶處於興趣信號帶之外；以及使用一個連續時鐘數位類比轉換器將該過濾後的採樣信號轉換為一個類比輸出訊號。
一種轉換方法包含：產生一時鐘訊號；傳輸該時鐘訊號，並當產生或者傳輸該時鐘訊號時，一噪音訊號被加入到該時鐘訊號中；量化一第一中間訊號以及產生一數位輸出訊號；使用一濾波器對該數位輸出訊號濾波並產生一濾波過的數位訊號，該濾波器包含一具有位於預定頻率範圍的阻帶的傳遞函數，該預定頻率範圍包含噪音訊號或者噪音訊號的一個分量的頻率；使用一回饋連續時鐘數位類比轉換器，以將該濾波過的數位訊號轉換成一個代表該濾波過的數位訊號的類比訊號；以及產生一第二中間訊號，該第二中間訊號表示一類比輸入訊號與該代表該濾波過的數位訊號的類比訊號之間的差。
一種過採樣連續時鐘轉換器，用於將數位輸入數據轉換為類比輸出數據，該過採樣連續時鐘數位類比轉換器包含：一濾波器，用於對一過採樣數據進行濾波並產生一濾波過的數據，該濾波器包含一具有位於一興趣頻帶之外的頻率範圍的阻帶的傳遞函數，該頻率範圍包含時鐘訊號的噪音分量的頻率；以及一連續時鐘數位類比轉換器，用於將濾波過的數據轉換成一類比輸出訊號，該連續時鐘數位類比轉換器使用該時鐘訊號或從該時鐘訊號衍生的另一訊號。
一種轉換器系統包含：過採樣連續時鐘類比數位轉換器，該過採樣連續時鐘類比數位轉換器包含：一量化器，用於量化一第一中間訊號以及產生一數位輸出訊號；一濾波器，用於對該數位輸出訊號進行濾波並產生一濾波過的數位訊號，該濾波器包含一具有阻帶的傳遞函數，該阻帶的頻率位於一興趣訊號頻帶之外的頻率範圍內，該頻率範圍包含時鐘訊號的噪音分量的頻率；一回饋連續時鐘數位類比轉換器，用於將濾波過的數位訊號轉換成一個代表該濾波過的數位訊號的類比訊號，該連續時鐘數位類比轉換器使用該時鐘訊號或從該時鐘訊號衍生的另一訊號；以及一電路，用於產生一第二中間訊號，該第二中間訊號表示一類比輸入訊號與代表該濾波過的數位訊號的該類比訊號之間的差。
本發明的轉換系統透過在連續時鐘轉換器前面放置濾波器，且使濾波器具有匹配於時鐘訊號中的噪音毛刺的陷波頻率，從而能夠移除或減少處於或者接近於該噪音毛刺的頻率段的輸入訊號的帶外信息。透過這種方式，能夠大大減少由時鐘毛刺產生的帶外信息被混合在基帶訊號範圍內的情況，從而提高了過採樣CT DAC和過採樣CT ADC的性能。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。此外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段，因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或者透過其他裝置或連接手段間接地電氣連接至該第二裝置。
眾所周知，CT DAC對時鐘抖動敏感。當高頻的相位噪音(如抖動)出現在一個用來驅動DAC的時鐘訊號上時，大的時鐘頻譜毛刺(spurs)會將附近頻率的DAC輸出內容混合到基帶訊號範圍內，從而會降低DAC的性能。這種情況同樣會出現在CT ADC中。在過採樣CT DAC的一些實施例中，具有與該種存在於時鐘訊號中的噪音毛刺相匹配的陷波(notch)頻率的濾波器，被用於移除或減少處於或者接近於噪音毛刺的頻率的CT DAC輸入訊號的帶外信息。同樣，在使用一個或複數個連續時鐘回饋DAC的一過取樣CT ADC中，具有匹配於該種存在於時鐘訊號中的噪音毛刺的陷波頻率的濾波器，是用來移除或減少處於或者接近於該噪音毛刺的頻率段的每個CT DAC的輸入訊號的帶外信息。透過這種方式，能夠大大減少由時鐘毛刺產生的帶外信息被混合在基帶訊號範圍內的情況，從而提高了過採樣CT DAC和過採樣CT ADC的性能。
過採樣CT DAC還可能在其輸出端包含其他的濾波器(有時被稱為重建濾波器(Reconstruction filter))，以減少帶外噪音。過採樣CT DAC和過採樣CT ADC的一些實施例包含連續時鐘增量和(Σ-Δ)DAC和連續時鐘增量和ADC。可以理解，也可使用其他類型的過採樣CT DAC和過採樣CT ADC。
在一個過採樣CT DAC中，將一個濾波器放置在CT DAC前面以過濾CT DAC的輸入訊號，其好處是能夠減少由於時鐘毛刺而混合在基帶訊號範圍內的訊號內容。相比之下，在傳統的過採樣CT DAC中，濾波器僅設置在CT DAC之後以過濾CT DAC的輸出訊號，因此，由於時鐘毛刺而混合到基帶中的訊號內容不能被衰減。在沒有將濾波器設置在DAC之前以過濾帶外信息的情況下，濾波器可能可以移除處於基帶訊號範圍之外的噪音，但在沒有移除所需訊號的情況下，肯定不能移除或減少已經混合到基帶訊號範圍內的帶外訊號信息。
同樣，在一個過採樣CT ADC中，於其中的幾個或者全部連續時鐘回饋DAC前面放置濾波器，以過濾連續時鐘回饋DAC的輸入訊號，其好處也是能夠大大減少由於時鐘毛刺而混合在基帶訊號範圍內的訊號內容。
請參閱圖2，在某些實施例中，一系統90包含一個連續時鐘增量和DAC 100，該連續時鐘增量和DAC 100將數位輸入數據(Data_In) 102轉換成類比輸出訊號104。該連續時鐘增量和DAC 100包含一個增量和調製器106、一個數位濾波器108、以及一個CT DAC 110。該增量和調製器106控制該CT DAC110的開關(switching)，使得源於CT DAC 110的有限解決方案的大部分誤差以及在CT DAC 110內的複數個元件之間的不匹配可被放置在類比輸出訊號104的基帶以外的頻率。這種方式降低了基帶內的誤差。
連續時鐘增量和DAC 100可以與一個數位訊號處理器串聯，或者是一個混合訊號處理鏈的一部分。該DAC 100還可以是包含類比和數位電路的晶片系統的一部分。該系統90可以是使用一個DAC的任何電子設備，例如，一個音頻解碼器或視頻解碼器。該連續時鐘增量和DAC 100在移動設備(如手機、筆記本電腦或平板電腦)中非常有用。
該CT DAC 110從一時鐘源接收一個時鐘訊號112(例如，一個頻率為fDAC的DAC時鐘)。本實施例中，該時鐘源為一時鐘產生及分配電路(或時鐘樹)114，該時鐘產生及分配電路114包含一個鎖相迴路(Phase-locked-loop，下稱PLL)116和一個時鐘分配網絡118。該PLL 116接收一個參考時鐘120並輸出一個具有更高頻率的時鐘訊號122。該時鐘分配網絡118包含一個緩衝區124系統，該緩衝區124將該PLL 116輸出的時鐘訊號122本地(locally)放大，因此，該PLL 116輸出的時鐘訊號122可以被發送到系統90的各個部分。該時鐘分配網絡118可包含分頻器(圖未示)，該分頻器產生具有頻率低於該PLL 116輸出的時鐘訊號122的時鐘訊號。
在一些實施例中，連續時鐘增量和DAC 100以及時鐘產生及分配電路114配置在一個集成電路中。該參考時鐘120可以由晶體振盪器產生，或由一個片源(off-chip source)提供。該參考時鐘120可產生相位噪音至將要被傳遞到CT DAC 110的該時鐘訊號112中。而噪音可以在時鐘分配路徑中被耦合在不同位置。例如，噪音可能會透過相位鎖定迴路116(如126a所示)，或者透過時鐘分配網絡118(如126b所示)中的緩衝區124，和/或透過用於將時鐘訊號從時鐘產生及分配電路114傳輸到該CT DAC 110(如126c所示)的訊號線而被耦合到時鐘訊號中。此外，噪音還可以透過如電源、地端、DAC集成電路製造基板、和/或參考電壓耦合。由於能夠透過縮小製造工藝尺寸而實現更高的集成度，使得集成電路上的元件能夠更緊密地放置在一起，從而提升噪音耦合。
該數位濾波器108串聯在增量和調製器106和CT DAC 110之間。該數位濾波器108用於從增量和調製器106接收輸出訊號128，並過濾該輸出訊號128的帶外信息，該輸出訊號128的帶外信息所在的頻率與時鐘訊號112的噪音毛刺的頻率匹配或者基本匹配。該數位濾波器108輸出一個濾波後的訊號130至該CT DAC 110，其間，處於或接近於時鐘訊號112的噪音毛刺的頻率的輸出訊號128的幅度被衰減。如此，增量和調製器106的輸出訊號128中的由於時鐘毛刺而被混合到基帶訊號範圍內的帶外信息大大減少。因此，該混頻過程中產生的基帶噪音可被大大衰減。
在一些實施例中，時鐘訊號中的主要噪音毛刺的頻率是已知的。例如，噪音毛刺可能出現在頻率等於參考時鐘訊號120的頻率fREF的整數倍的頻率段。噪音毛刺也可能產生在頻率等於一個电荷泵(或一個開關模式電源)的頻率的整數倍的頻段，其中，該电荷泵位於該連續時鐘增量和DAC 100或時鐘產生及分配電路114的附近。
該數位濾波器108可使用各種類型的濾波器來實現。例如，請參閱圖3，該數位濾波器108可以是一個N接頭的sinc濾波器140，該濾波器140具有複數個陷波，該陷波所在的頻率與主要噪音毛刺的頻率相匹配或接近匹配。在本實施例中，該sinc濾波器140由(N-1)個延遲器142和N個接頭(taps)144來實現。延遲後的輸入值根據接頭144的數量被反向縮放(scaled inversely)。這種實現方式的淨效應是產生輸入訊號的一個移動平均值至該濾波器。該數位濾波器108可以具有在特定頻率範圍內的一個或複數個阻帶，而不是具有在特定頻段的一個或複數個陷波。例如，如果主要噪音毛刺發生在1 MHz和2 MHz，則該數位濾波器108可具有頻率範圍為0.8~1.2 MHz和1.8~2.2 MHz的阻帶。在一般情況下，一個帶阻濾波器的阻帶是指輸入訊號至少衰減3 dB的頻率範圍。對於具有阻帶以外的頻率的輸入訊號，帶阻濾波器所提供的衰減小於3 dB。
圖4是圖3的sinc濾波器140的頻率響應圖152，其中，N等於8。在該頻域內，sinc濾波器140的傳輸特性具有一個低通形狀，以減少在較高頻率的訊號內容。此外，該sinc濾波器140在其傳遞函數中具有頻率為fCLK/N的整數倍的陷波154，其中，N是濾波器中的接頭數量，fCLK是sinc濾波器所使用的時鐘頻率。“陷波”一詞是指一個狹窄的頻率範圍，在該頻率範圍內，濾波器的傳遞函數要麼變為零，要麼大大衰減。透過將陷波154放置在相同的頻率以作為時鐘訊號112的相位噪音毛刺，藉由噪音毛刺而混合在基帶中的噪音可顯著減弱。
在圖2的系統90中，有可能會在輸出時鐘訊號112中出現頻率為參考時鐘頻率的整數倍(諧波)的毛刺。在這種情況下，適當選擇N(接頭數量)可將數位濾波器108的傳遞函數中的陷波設置在相同的頻率，以作為部分或全部由PLL(和/或噪音耦合)產生的毛刺。
請參閱圖5，圖表160給出了圖2的過採樣CT DAC 100的一實施例的輸出訊號頻譜162。該輸出訊號頻譜162包含代表處於基帶頻率範圍166內的訊號的一個峰值164以及幾個處於基帶頻率範圍166之外的陷波168。在本實施例中，使用一個4接頭sinc濾波器。該陷波168具有減少混合到基帶166的噪音的效果。如果存在於時鐘訊號112中的大的毛刺設置在與陷波168相同的頻率，可顯著減少混合在基帶166中的噪音。
下面介紹可能出現在圖2的系統90中的時鐘訊號的頻譜的實施例。請參閱圖6，圖表170給出了一相對乾淨的時鐘訊號的頻譜172的實施例，由於耦合在鎖相迴路的前端路徑，該相對乾淨的時鐘訊號具有相對小的且頻率為參考時鐘頻率的整數倍的毛刺174(fREF)。在圖表170中，橫軸代表頻率，縱軸代表相位噪音(dBc為單位，表示相對載波分貝)。
在一些實施例中，由於嘈雜(noisy)以及緊湊的電路，高層次(high levels)的噪音耦合可引發時鐘訊號的更大毛刺。請參閱圖7，圖表180顯示了一個具有多組毛刺184、186、188的嘈雜的時鐘訊號的頻譜182，該多組毛刺184、186、188具有複數個不同的來源。從圖180的左邊起，有一對處於60 kHz~80 kHz之間的毛刺184來自於一個小數N(fractional-N) PLL的非線性特性。當頻率提高至1.6 MHz及其諧波時，則會產生一塊毛刺186，該毛刺186來自於通過一個電源耦合的噪音，該電源來自於附近的一個工作在1.6MHz的電荷泵。最後，源自26 MHz的參考時鐘的大毛刺188及其諧波通過時鐘樹(時鐘分配網絡)的源頭耦合。任何或所有這些大的相位噪音峰值均可以與CT DAC 110的輸出相混合(相乘)，並將有效的噪音放置在基帶頻率範圍內。
透過精確設計該數位濾波器108，使得該數位濾波器108包含複數個陷波，該陷波所在的頻率匹配於或接近於該相位噪音毛刺184、186、和/或188的頻率，由此可以顯著減少混合在基帶內的噪音。
在一些實施例中，在圖2中顯示的一個單獨模組的數位濾波器108可與CT DAC 110結合。該CT DAC 110的各個元件可進行縮放以與一個有限脈衝響應(Finite Impulse Response，FIR)濾波器的濾波器係數相匹配。然後，該CT DAC 110用於藉由濾波器輸入訊號的適當延遲量而控制每個濾波器元件，從而直接執行濾波。這種結構被稱為FIR DAC，並作為“SD ADC with Finite Impulse Response Feedback DAC”(B. Putter,IEEE國際固態電路會議，2004年2月)的概述。
圖2的用於減少連續時鐘增量和DAC 100中的噪音毛刺的混合訊號內容的相同技術也適用於過採樣ADC，具體請參閱下面描述。
請參閱圖8，在某些實施方式中，一個系統190可包含一個過採樣CT ADC 192，該過採樣CT ADC 192將類比輸入訊號194轉換成數位輸出數據196。該CT ADC 192從時鐘產生及分配電路200接收一個時鐘訊號198(例如，一個具有時鐘頻率fADC的ADC)，該時鐘產生及分配電路200包含一個整數N PLL 202和一個時鐘分配網絡(或時鐘樹)204。在本實施例中，該過採樣CT ADC 192是一個連續時鐘增量和ADC。該整數N PLL 202接收一個輸入參考時鐘206(具有頻率fREF為26 MHz)，並產生一個頻率為參考時鐘頻率的倍數的輸出時鐘208。例如，PLL 202可將時鐘頻率增大16倍，並產生一個頻率為416 MHz的輸出時鐘訊號208。該416 MHz的時鐘訊號208經由該時鐘分配網絡204傳輸，並被發送到該過採樣CT ADC 192，或於發送到過採樣CT ADC 192之前被分頻至208MHz。
該過採樣CT ADC 192可以是，例如，與一個數位訊號處理器串聯，或屬於一個混合訊號處理鏈的一部分。該過採樣CT ADC 192還可以是包含類比和數位電路的晶片系統的一部分。該系統190可以是使用一個ADC的任何電子設備，例如，一個音頻解碼器或視頻解碼器。該過採樣CT ADC 192在移動設備(如手機、筆記本電腦或平板電腦)中非常有用。
該過採樣CT ADC 192可以有多種實現方法。請參閱圖9，在另一實施方式中，過採樣CT ADC 270包含一個環路濾波器212、一個量化器214，該過採樣CT ADC 270將類比輸入訊號U(t)轉換成數位輸出數據V(n)。該過採樣CT ADC 270與一個回饋DAC 216、以及一個與該回饋DAC 216串聯的數位濾波器218耦接。例如，該環路濾波器210可以是一個三階環路濾波器，該可量化器214可以是三級量化器。該數位濾波器218可以是，例如，一個具有陷波的頻率響應的sinc濾波器，該陷波所在的頻率對應於該DAC 216所使用的時鐘訊號頻率的噪音毛刺的頻率。該濾波器的陷波可移除或減少在該輸出數據V(n)中的帶外信息(輸入到回饋路徑中的DAC 216)，否則該帶外信息將會與時鐘訊號的噪音毛刺相混合而造成抖動。
請參閱圖10，在又一實施方式中，過採樣CT ADC 280具有混合前饋/回饋結構。該ADC 280包含加總模組282、284、286，積分器288、290、292，量化器294，外部回饋DAC 296，與該外部回饋DAC 296串聯的數位濾波器298，內部回饋DAC 300，以及與該內部回饋DAC 300串聯的數位濾波器302。在該過採樣CT ADC 280中，可提供從輸出V(n)到加總模組282(透過數位濾波器298和外部回饋DAC 296)、從輸出V(n)到加總模組286的輸入(透過數位濾波器302和內部回饋DAC 300)、以及從積分器292的輸出到加總模組284的輸入的回饋路徑。該前饋路徑則是從積分器288的輸出到加總模組286的輸入。
在一些實施例中，該數位濾波器298是一個4接頭sinc濾波器，其能夠最大限度地減少因噪音而產生的抖動。該數位濾波器302是一個四分量FIR濾波器，其連同該內部回饋DAC 300來補償外部回饋延遲(由該數位濾波器298造成，該數位濾波器298可以是一個sinc濾波器)。
請參閱圖11，在又一實施方式中，過採樣CT ADC 310與該過採樣CT ADC 280大致相同，其區別在於：增加一個從該調製器輸入(U(t)) 314到加總模組286的輸入的前饋路徑312。該前饋路徑312抑制低頻訊號傳遞函數(STF)的峰值。在該前饋路徑312中的一個低通濾波器316則抑制該調製器輸入的高頻成分。
圖12為一個可用於實現圖8的CT ADC 192的一個增量和ADC 320的實施例。該增量和ADC 320包含一個環路濾波器212、一個量化器214、一個外部DAC回饋路徑244、以及一個內部DAC回饋路徑246。該環路濾波器212包含加總模組220、222、224，積分器226、228、230，增益級232、234、236，前饋路徑238、240，以及回饋路徑242。外部DAC回饋路徑244包含一個外部回饋CT DAC 252，該DAC 252與數位濾波器254串聯。該內部DAC回饋路徑246包含一個與FIR(數位)濾波器250串聯的內部回饋CT DAC(也稱FB DAC)。本實施例中，該數位濾波器可以是一個4接頭sinc濾波器254。該sinc濾波器254採用外部回饋延遲，該外部回饋延遲可以透過該FIR(數位)濾波器250進行補償。該FIR(數位)濾波器250可以是，例如，一個五分量的FIR濾波器。
假設提供到該增量和ADC 320的時鐘訊號198的頻率fADC為208 MHz，且該時鐘訊號198具有位於26 MHz、52 MHz、78 MHz和104 MHz的噪音毛刺(例如，來自26 MHz參考頻率的該整數N PLL 202)。該4接頭sinc濾波器254的係數經過選取，使得濾波器具有的頻率響應包含頻率分別為fCLK/2和fCLK/4，或者是104 MHz和52 MHz的陷波。該CT DAC(外部回饋DAC) 252的輸出頻譜與圖5相似，該輸出頻譜具有陷波168。透過將陷波放置在相同的頻率以作為來自整數N PLL 202的部分毛刺，能夠減少混合到基帶的噪音。由於CT DAC 252的輸出頻譜中的陷波被放置在52 MHz以及104 MHz，從而能夠大大降低由該兩種噪音毛刺而混合到基帶的噪音。該內部DAC回饋路徑246中的FIR(數位)濾波器250的係數被選定來補償由sinc濾波器254引起的回饋延遲。
圖12的連續時鐘增量和ADC 320的操作描述如下。
該ADC 320的輸入訊號U(t)被應用到該加總模組220中。從該外部回饋DAC 252輸出的回饋訊號VFB也應用於該加總模組220，且在該加總模組220中，該回饋訊號VFB被輸入訊號U(t)減去，以形成一個訊號Verr1。訊號Verr1應用到積分器226的輸入。積分器226的輸出V1經過一個增益級(a21) 232後，應用到該加總模組222中。該加總模組222從一個增益元件(a23) 255接收一個負輸入Va23，該增益元件(a23) 255係從下一個積分級(如積分器230)的輸出回饋出來。該加總模組222的輸出流經積分器228，以形成一個訊號V2。該訊號V2由該增益元件(a32) 234縮放，以形成一個作為該加總模組224的正輸入的訊號Va32來提供到該加總模組224。
加總模組224的額外正輸入包含由模組(b31) 256縮放該輸入U(t)而得的訊號Vb31以及由模組(a31) 257縮放該積分器226的輸出而得的訊號Va31。加總模組224的負輸入訊號VIFB被正輸入減去，以產生一個訊號Verr3。該訊號Verr3被應用到積分器230的輸入，以產生一個輸出訊號V3。該輸出訊號V3由增益元件(C3)236縮放，從而產生應用到量化器214的輸入的訊號VC3。量化器214的輸出V(n)係該連續時鐘增量和ADC 320的數位輸出。該輸出V(n)也回饋到內部回饋DAC 248的輸入以及該外部回饋DAC 252。
該連續時鐘增量和ADC 320的該回饋分支、增益模組、以及積分器級之間的相互連接係用來為該連續時鐘轉換器提供一個精確的傳遞函數。由複數個積分器所提供的較大的低頻增益，迫使(forces)該訊號VFB以及該外部回饋DAC 252的輸出密切跟踪出現在輸入U(t)的值。這種方式依次迫使電壓V(n)以及該連續時鐘增量和ADC 320的數位輸出密切跟踪為正常運行所需的輸入訊號U(t)。
與轉換器320相關的兩個重要傳輸函數分別為噪音傳遞函數(NTF)和訊號傳遞函數(STF)。該訊號傳遞函數將ADC輸入、U(t)、輸出V(n)分別與頻率之間的關係進行量化。在一些實施例中，需要在連續時鐘增量和ADC 320的整個通帶內保持一個相對平坦的訊號傳遞函數。ADC 320的噪音傳遞函數代表注入在量化器214的量化噪音和ADC 320的輸出V(n)之間的傳遞函數。為了獲得最佳性能，應當對該噪音傳遞函數進行整形以使得量化誤差大部分位於ADC 320的通帶之外。而對於一個典型的低通ADC，這就意味著噪音傳遞函數的結果將具有一個高通的特點，正如上述情況。
由於量化器的有限解決方案(resolution)而導致的誤差被稱為量化噪音，或Q噪音。這個誤差代表量化器的輸入電壓和輸出值之間的差。雖然後者是數位方式，但它仍然代表一個特定的類比電壓，該類比電壓可以與量化器輸入進行比較以確定所產生的誤差結果。
在設計該過採樣CT ADC 320過程中，該ADC 320的一個線性模型可被開發出來，且該ADC 320內的各種增益模組的係數可使用這種方式來決定，以獲得一個目標噪音傳遞函數。
請參閱圖13，CT ADC 320的線性模型260(沒有濾波器254、250的ADC 320除外)透過使用一個加法器262來取代量化器214而實現，該加法器262具有來自上一級的第一輸入訊號264以及量化噪音的第二輸入訊號266。由此，輸出V(n)代表所需的訊號加上量化誤差。此外，該等回饋DAC(例如，圖12的252和248)被理想的增益元件(d1) 268、(d2) 269所取代，該理想的增益元件268、269可對該等回饋DAC內的任何隱含增益進行縮放。一旦該線性模型260被開發，轉換器內的各種增益模組的係數即以某種方式確定，使得該環路濾波器可獲得一個目標噪音傳遞函數。
雖然圖13的線性模型260不包含數位濾波器254和250(圖12)，以上所述相同的流程也可用於設計圖12所示的包含分別與回饋DAC 252、248串聯的數位濾波器254、250的連續時鐘增量和ADC 320。在這種情況下，該數位濾波器254、250的係數被作為所需脈衝響應的調諧(tuning)的一部分來調整，以獲得目標性能。例如，該4接頭sinc濾波器254可設計來使得陷波頻率與噪音毛刺頻率相匹配，然後選擇FIR(數位)濾波器250的係數並結合在ADC中的係數，以調整該脈衝響應來獲得目標噪音傳遞函數。
在一些實施例中，數位濾波器108(圖2)、218(圖9)、298、302(圖10)、250、254(圖12)可以是具有可程式係數的濾波器，該可程式係數可以被選擇來調整陷波頻率，以使得陷波頻率能夠與至少一部份噪音毛刺的頻率相匹配。
上面已描述了複數個實施例。然而，可以理解，可根據上述實施例進行各種修改。例如，一個或複數個實施例中的複數個元件可以被合併、刪除、修改或補充以形成更多的實施例。作為另一個實施例，圖中的邏輯流程不要求與所顯示的特定順序相符以達到理想的結果。此外，一些其他的步驟可能會被增加到上述流程或從上述流程移中刪除，或者一些其他的元件可能被添加到上述系統中或者從上述系統中刪除。
例如，耦合到ADC或DAC中的噪音可能來自不同於上述來源的其他來源。在時鐘產生及分配電路(例如，114或200)中可使用延遲鎖定環，而不是使用PLL(例如，116或202)。PLL(如116)可以是，例如，一個整數N PLL或一個小數N PLL。在整數N PLL中，PLL的輸出時鐘頻率是輸入時鐘頻率的整數倍。在一個小數N PLL中，PLL的輸出時鐘頻率是輸入時鐘頻率的非整數倍。例如，一個小數N PLL可接收1 MHz的輸入時鐘訊號，並產生一個25.7 MHz的輸出時鐘訊號。數位濾波器108(圖2)、218(圖9)、298、302(圖10)、250、254(圖12)中的每一個都可以是，例如，有限脈衝響應(FIR)濾波器、無限脈衝響應(IIR)濾波器、或FIR濾波器和IIR濾波器的組合。每個數位濾波器108(圖2)、218(圖9)、298、302(圖10)、250、254(圖12)濾波傳遞函數的陷波可設置在與參考時鐘(例如，圖2的120或圖8的206)頻率或參考時鐘頻率的諧波相匹配的頻率。
該數位濾波器108可以是一個數位帶阻濾波器。請參閱圖14A，數位帶阻濾波器330可以是一個IIR數位濾波器。在本實施例中，該帶阻濾波器330是一個4階切比雪夫(Chebychev)型無限脈衝(II)帶阻濾波器。請參閱圖14B，圖表340顯示了帶阻濾波器330的頻率響應342。該帶阻濾波器330對頻率在阻帶344內的訊號進行衰減。
請參閱圖15A，數位帶阻濾波器350可以是FIR濾波器。在本實施例中，該帶阻濾波器350作為一個32階帶阻FIR濾波器執行，其包含33個係數B0-B32。請參閱圖15B，圖表360顯示了該FIR係數B0-B32的值。請參閱圖15C，圖表370顯示了該帶阻濾波器350的頻率響應372。該帶阻濾波器350對頻率處於阻帶374內的訊號進行衰減。該FIR濾波器350的頻率響應372具有比該IIR濾波器330更加柔和的角(Corner)。
系統(例如，90或190)的基帶是指覆蓋該系統的興趣訊號的訊號頻帶。例如，該訊號頻帶可能會延長預定的頻率範圍，如0~44.1KHz，或1 MHz~21 MHz。本實施例中，如果系統90，190是手機，則基帶或訊號頻帶包含興趣訊號，如語音、數據和控制訊號。在訊號頻帶為從1 MHz到2 MHz的實施例中，過採樣可以用於最小化(或減少)訊號頻帶內的量化噪音，並且，放置在CT DAC或CT ADC之前的數位濾波器用於最小化(或減少)訊號頻帶以外的噪音量，該噪音混合在噪音毛刺中並進入訊號頻帶內。
該過採樣CT ADC 192可以有不同於上述結構的配置。例如，ADC 192可以有不同於上述前饋和回饋路徑的結構，且增益係數也可以不同。時鐘源可以是，例如，定期重新校準的校準振盪器。被過採樣CT ADC 192或320轉換的該類比訊號可以是，例如，一個差分訊號。對應的，其他類似的實施方式也在下述申請專利範圍的保護範圍內。
總而言之，本發明的轉換系統(90或190)透過在連續時鐘轉換器前面放置濾波器，且使濾波器具有匹配於時鐘訊號中的噪音毛刺的陷波頻率，從而能夠移除或減少處於或者接近於該噪音毛刺的頻率段的輸入訊號的帶外信息。透過這種方式，能夠大大減少由時鐘毛刺產生的帶外信息被混合在基帶訊號範圍內的情況，從而提高了過採樣CT DAC和過採樣CT ADC的性能。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
90．．．系統
100．．．連續時鐘增量和DAC
102．．．數位輸入數據
104．．．類比輸出訊號
106．．．增量和調製器
108．．．數位濾波器
110．．．連續時鐘DAC
112．．．時鐘訊號
114．．．時鐘產生及分配電路
116．．．鎖相迴路
118．．．時鐘分配網絡
120．．．參考時鐘
122．．．更高頻率的時鐘訊號
124．．．緩衝區
128．．．輸出訊號
130．．．濾波後的訊號
140．．．sinc濾波器
142．．．延遲器
144．．．接頭
152．．．頻率響應圖
154．．．陷波
162．．．輸出訊號頻譜
164．．．峰值
166．．．基帶頻率範圍
168．．．陷波
172．．．時鐘訊號的頻譜
174．．．毛刺
182．．．時鐘訊號的頻譜
184、186、188．．．相位噪音毛刺
190．．．系統
192．．．過採樣連續時鐘ADC
194．．．類比輸入訊號
196．．．數位輸出數據
198．．．時鐘訊號
200．．．時鐘產生及分配電路
202．．．整數N鎖相迴路
204．．．時鐘分配網絡
206．．．輸入參考時鐘
208．．．輸出時鐘
210．．．環路濾波器
212．．．環路濾波器
214．．．量化器
216．．．回饋DAC
218．．．數位濾波器
220、222、224．．．加總模組
226、228、230．．．積分器
232、234、236．．．增益級
238、240．．．前饋路徑
242．．．回饋路徑
244．．．外部DAC回饋路徑
246．．．內部DAC回饋路徑
248．．．內部回饋DAC
250．．．FIR濾波器
252．．．外部回饋連續時鐘DAC
254．．．數位濾波器
255．．．增益元件(a23)
256．．．模組(b31)
257．．．模組(a31)
260．．．線性模型
262．．．加法器
264．．．第一輸入訊號
266．．．第二輸入訊號
268、269．．．增益元件
270．．．過採樣連續時鐘ADC
280．．．過採樣連續時鐘ADC
282、284、286．．．加總模組
288、290、292．．．積分器
294．．．量化器
296．．．外部回饋DAC
298．．．數位濾波器
300．．．內部回饋DAC
302．．．數位濾波器
310．．．過採樣連續時鐘ADC
312．．．前饋路徑
314．．．調製器輸入
316．．．低通濾波器
320．．．增量和ADC
330．．．帶阻濾波器
342．．．頻率響應
344．．．阻帶
350．．．數位帶阻濾波器
372．．．頻率響應
374．．．阻帶
圖1A係傳統的DT DAC的示意圖。
圖1B係傳統的CT DAC的示意圖。
圖2係具有內插在訊號路徑的數位濾波器的CT DAC的示意圖。
圖3係sinc(矩形函數)濾波器。
圖4係圖3的sinc濾波器的頻率響應圖。
圖5係圖2的連續時鐘增量和(Σ-Δ)DAC的頻譜圖。
圖6係一實施例提供的相對乾淨的時鐘的相位噪音譜線圖。
圖7係一實施例提供的噪音時鐘的相位噪音譜線圖。
圖8係一連續時鐘增量和DAC從N整數(integer-N)鎖相回路(PLL)接收時鐘訊號的示意圖。
圖9-12係連續時鐘增量和DAC的實施例示意圖。
圖13係一實施例的連續時鐘增量和DAC的線性模型圖。
圖14A係一實施例的帶阻無限脈衝回應濾波器(bandstop IIR filter)的示意圖。
圖14B係圖14A的濾波器的示意圖頻率響應圖。
圖15A係一實施例提供的帶阻無限脈衝回應濾波器(bandstop IIR filter)的示意圖。
圖15B為有限冲击响应(FIR)係數值示意圖。
圖15C係圖15A的濾波器的頻譜圖。
90．．．系統
100．．．連續時鐘增量和DAC
102．．．數位輸入數據
104．．．類比輸出訊號
106．．．增量和調製器
108．．．數位濾波器
110．．．連續時鐘DAC
112．．．時鐘訊號
114．．．時鐘產生及分配電路
116．．．鎖相迴路
118．．．時鐘分配網絡
120．．．參考時鐘
122．．．更高頻率的時鐘訊號
124．．．緩衝區
128．．．輸出訊號

Claims (30)

  1. 一種轉換器系統包含：一時鐘源，用於產生一時鐘訊號，當產生或者傳輸該時鐘訊號時，一噪音訊號被加入到該時鐘訊號中；一過採樣連續時鐘數位類比轉換器，其包含：一增量和調製器，用於在數位輸入數據樣本上執行噪音整形並提供複數個中間數據樣本；一濾波器，用於對該中間數據樣本濾波並產生濾波後的樣本，該濾波器包含一傳遞函數，該傳遞函數具有位於預定頻率範圍的阻帶，該預定頻率範圍包含噪音訊號或者噪音訊號的一個分量的頻率；以及一連續時鐘數位類比轉換器，用於將濾波後的樣本轉換成一個類比輸出訊號；其中，該時鐘訊號或者從該時鐘訊號衍生的訊號被該過採樣連續時鐘數位類比轉換器的一個或者複數個元件使用。
  2. 如申請專利範圍第1項所述的轉換器系統，其中該濾波器的傳遞函數具有一個陷波，該陷波所在的頻率與噪音訊號或者噪音訊號的一個分量的頻率相匹配。
  3. 如申請專利範圍第2項所述的轉換器系統，其中該時鐘源包含一個鎖相迴路或一個延遲鎖定迴路，該鎖相迴路或延遲鎖定迴路具有運作在一參考時鐘頻率的參考時鐘，且該濾波器的傳遞函數中的陷波被設置在一個與所述參考時鐘頻率或參考時鐘頻率的一個諧波相匹配的頻率上。
  4. 如申請專利範圍第1項所述的轉換器系統，其中該數位輸入數據樣本具有在一興趣頻帶內的分量頻率並與一類比訊號結合，該增量和調制器在該數位輸入數據樣本上執行噪音整形，以減少處於興趣頻帶內的濾波後的樣本的量化噪音，以及將部分量化噪音放置在興趣頻帶之外，而該阻帶處於興趣頻帶之外。
  5. 一種轉換器系統，包含：一時鐘源，用於產生一時鐘訊號，當產生或者傳輸該時鐘訊號時，一噪音訊號被加入到該時鐘訊號中；以及一過採樣連續時鐘類比數位轉換器，該過採樣連續時鐘類比數位轉換器包含：一量化器，用於量化一第一中間訊號以及產生一數位輸出訊號；一第一濾波器，用於對該數位輸出訊號濾波並產生一濾波過的第一數位訊號，該濾波器包含一傳遞函數，該傳遞函數具有位於一預定頻率範圍的阻帶，該預定頻率範圍包含噪音訊號或者噪音訊號的一個分量的頻率；一第一回饋連續時鐘數位類比轉換器，用於將濾波過的第一數位訊號轉換成一個代表該第一數位訊號的第一類比訊號；以及一第一電路，用於產生一第二中間訊號，該第二中間訊號表示一類比輸入訊號與該第一類比訊號之間的差；其中，該時鐘訊號或者該時鐘訊號的衍生訊號被該過採樣連續時鐘類比數位轉換器的一個或者複數個元件使用。
  6. 如申請專利範圍第5項所述的轉換器系統，其中該濾波器的傳遞函數具有一個陷波，該陷波所在的頻率與噪音訊號或者噪音訊號的一個分量的頻率相匹配。
  7. 如申請專利範圍第6項所述的轉換器系統，其中該時鐘源包含一個鎖相迴路或一個延遲鎖定迴路，該鎖相迴路或延遲鎖定迴路具有運作在一參考時鐘頻率的參考時鐘，且該濾波器的傳遞函數中的陷波具有一個與該參考時鐘頻率或該參考時鐘頻率的一個諧波相匹配的頻率。
  8. 如申請專利範圍第5項所述的轉換器系統，其中該類比輸入訊號具有位於一興趣頻帶內的分量頻率，該量化器、第一濾波器、第一回饋連續時鐘類比數位轉換器、以及該第一電路形成一個增量和調制器，該增量和調制器執行噪音整形以減少處於興趣頻帶內的數位輸出訊號的量化噪音以及將部分量化噪音放置在興趣頻帶之外，且該阻帶處於興趣頻帶之外。
  9. 如申請專利範圍第5項所述的轉換器系統，進一步包含：一第二濾波器，用於對該數位輸出訊號濾波並產生一濾波過的第二數位訊號；一第二回饋連續時鐘數位類比轉換器，用於將濾波過的第二數位訊號轉換成一個代表該第二數位訊號的第二類比訊號；以及一第二電路，用於產生一第三中間訊號，該第三中間訊號表示一處理過的第二中間訊號與該第二類比訊號的差。
  10. 一種過採樣連續時鐘轉換器，其包含：一第一濾波器，用於對一過採樣數位訊號濾波並產生一濾波過的過採樣數位訊號，該第一濾波器包含一具有位於預定頻率範圍的阻帶的傳遞函數，該預定頻率範圍包含一噪音訊號的頻率，該阻帶位於一興趣頻帶之外；一連續時鐘數位類比轉換器，用於將濾波過的過採樣數位訊號轉換成一個第一類比訊號；以及一第二濾波器，用於對該第一類比訊號進行濾波並產生一類比輸出訊號，該第二濾波器減少類比輸出訊號中的具有興趣頻帶之外的頻率的分量。
  11. 如申請專利範圍第10項所述的過採樣連續時鐘轉換器，進一步包含：一個用於產生一時鐘訊號的時鐘源，當產生或者傳輸該時鐘訊號時，該時鐘訊號的噪音級中添加有一個相位噪音峰值，其中，該第一濾波器的傳遞函數包含一個陷波，該陷波產生在一個與該相位噪音峰值相匹配的頻率。
  12. 一種轉換器系統，包含：一過採樣連續時鐘類比數位轉換器，該過採樣連續時鐘類比數位轉換器包含：一量化器，用於量化一第一中間訊號以及產生一數位輸出訊號；一第一濾波器，用於對該數位輸出訊號濾波並產生一濾波過的第一數位訊號，該第一濾波器包含一具有位於預定頻率範圍的阻帶的傳遞函數，該預定頻率範圍包含噪音訊號或者噪音訊號的一個分量的頻率；一第一回饋連續時鐘數位類比轉換器，用於將濾波過的第一數位訊號轉換成一個代表該第一數位訊號的第一類比訊號；以及一第一電路，用於產生一第二中間訊號，該第二中間訊號表示一類比輸入訊號與該第一類比訊號之間的差，該類比輸入訊號被該連續時鐘類比數位轉換器轉換為該數位輸出訊號。
  13. 如申請專利範圍第12項所述的轉換器系統，進一步包含：一時鐘源，該時鐘源用於產生一時鐘訊號，當產生或者傳輸該時鐘訊號時，該時鐘訊號的噪音級中添加有一個相位噪音峰值，其中，該第一濾波器的傳遞函數包含一個陷波，該陷波產生在與至少一個該相位噪音峰值相匹配的頻率。
  14. 如申請專利範圍第12項所述的轉換器系統，進一步包含：一第二濾波器，用於對該數位輸出訊號進行濾波並產生一濾波過的第二數位訊號，該第二數位訊號補償該第一濾波器產生的回饋延遲量；以及一第二回饋連續時鐘數位類比轉換器，用於將濾波過的第二數位訊號轉換成一個被回饋到一第二回饋迴路中的第三中間訊號。
  15. 一種過採樣連續時鐘轉換器，用於將一輸入訊號轉換為一個與該輸入訊號格式不同的輸出訊號，該過採樣連續時鐘轉換器包含：一濾波器，用於對一過採樣數位訊號濾波並產生一濾波過的訊號，該濾波器包含一具有位於預定頻率範圍的阻帶的傳遞函數，該預定頻率範圍包含噪音訊號的頻率，該阻帶位於一興趣頻帶之外；以及一連續時鐘數位類比轉換器，用於將濾波後的訊號轉換成一個類比訊號。
  16. 如申請專利範圍第15項所述的過採樣連續時鐘轉換器，進一步包含一個過採樣連續時鐘數位類比轉換器，該輸入訊號包含一個數位訊號，該輸出訊號包含該類比訊號或者過濾後的該類比訊號。
  17. 如申請專利範圍第15項所述的過採樣連續時鐘轉換器，進一步包含一個過採樣連續時鐘類比數位轉換器，該過採樣連續時鐘類比數位轉換器包含一個量化器，該量化器用於產生該過採樣數位訊號，且從該連續時鐘數位類比轉換器輸出的該類比訊號被回饋到一回饋迴路中。
  18. 如申請專利範圍第15項所述的過採樣連續時鐘轉換器，其中，該濾波器的傳遞函數具有一個陷波，該陷波所在的頻率與該噪音訊號或者噪音訊號的一個分量的頻率相匹配。
  19. 一種轉換方法，用於將數位輸入數據樣本轉換為一類比輸出訊號，該方法包含：傳輸具有一噪音訊號的時鐘訊號；藉由使用具有傳遞函數的濾波器過濾具有興趣信號帶之外的分量的過採樣數位數據，以產生過濾後的採樣信號，其中，該傳遞函數具有一阻帶，該阻帶所在的頻率與噪音訊號或者噪音訊號的一個分量的頻率相匹配，且該阻帶處於興趣信號帶之外；以及使用一個連續時鐘數位類比轉換器將該過濾後的採樣信號轉換為一個類比輸出訊號。
  20. 如申請專利範圍第19項所述的轉換方法，進一步包含：使用一個鎖相迴路或一個延遲鎖定迴路產生該時鐘訊號，該鎖相迴路或延遲鎖定迴路具有運作在一參考時鐘頻率的參考時鐘；以及將該濾波器的傳遞函數中的一個陷波設置在一個與所述參考時鐘頻率或該參考時鐘頻率的一個諧波相匹配的頻率上。
  21. 如申請專利範圍第19項所述的轉換方法，其中，該濾波器的傳遞函數具有一個陷波，該陷波所在的頻率與噪音訊號或者噪音訊號的一個分量的頻率相匹配。
  22. 一種轉換方法包含：產生一時鐘訊號；傳輸該時鐘訊號，並當產生或者傳輸該時鐘訊號時，一噪音訊號被加入到該時鐘訊號中；量化一第一中間訊號以及產生一數位輸出訊號；使用一濾波器對該數位輸出訊號濾波並產生一濾波過的數位訊號，該濾波器包含一具有位於預定頻率範圍的阻帶的傳遞函數，該預定頻率範圍包含噪音訊號或者噪音訊號的一個分量的頻率；使用一回饋連續時鐘數位類比轉換器，以將該濾波過的數位訊號轉換成一個代表該濾波過的數位訊號的類比訊號；以及產生一第二中間訊號，該第二中間訊號表示一類比輸入訊號與該代表該濾波過的數位訊號的類比訊號之間的差。
  23. 如申請專利範圍第22項所述的轉換方法，進一步包含：使用一鎖相迴路或一延遲鎖定迴路產生該時鐘訊號，該鎖相迴路或延遲鎖定迴路具有運作在一參考時鐘頻率的參考時鐘；以及將該濾波器的傳遞函數中的一個陷波設置在一個與所述參考時鐘頻率或參考時鐘頻率的一個諧波相匹配的頻率上。
  24. 如申請專利範圍第22項所述的轉換方法，其中該濾波器的傳遞函數具有一個陷波，該陷波所在的頻率與噪音訊號或者噪音訊號的一個分量的頻率相匹配。
  25. 一種過採樣連續時鐘轉換器，用於將數位輸入數據轉換為類比輸出數據，該過採樣連續時鐘數位類比轉換器包含：一濾波器，用於對一過採樣數據進行濾波並產生一濾波過的數據，該濾波器包含一具有位於一興趣頻帶之外的頻率範圍的阻帶的傳遞函數，該頻率範圍包含時鐘訊號的噪音分量的頻率；以及一連續時鐘數位類比轉換器，用於將濾波過的數據轉換成一類比輸出訊號，該連續時鐘數位類比轉換器使用該時鐘訊號或從該時鐘訊號衍生的另一訊號。
  26. 如申請專利範圍第25項所述的過採樣連續時鐘轉換器，其中該濾波器的傳遞函數具有一個陷波，該陷波所在的頻率與噪音訊號或者噪音訊號的一個分量的頻率相匹配。
  27. 如申請專利範圍第26項所述的過採樣連續時鐘轉換器，其中該噪音訊號的頻率對應於一個參考時鐘訊號或者該參考時鐘訊號的諧波的頻率。
  28. 一種轉換器系統包含：過採樣連續時鐘類比數位轉換器，該過採樣連續時鐘類比數位轉換器包含：一量化器，用於量化一第一中間訊號以及產生一數位輸出訊號；一濾波器，用於對該數位輸出訊號進行濾波並產生一濾波過的數位訊號，該濾波器包含一具有阻帶的傳遞函數，該阻帶的頻率位於一興趣訊號頻帶之外的頻率範圍內，該頻率範圍包含時鐘訊號的噪音分量的頻率；一回饋連續時鐘數位類比轉換器，用於將濾波過的數位訊號轉換成一個代表該濾波過的數位訊號的類比訊號，該回饋連續時鐘數位類比轉換器使用該時鐘訊號或從該時鐘訊號衍生的另一訊號；以及一電路，用於產生一第二中間訊號，該第二中間訊號表示一類比輸入訊號與代表該濾波過的數位訊號的該類比訊號之間的差。
  29. 如申請專利範圍第28項所述的轉換器系統，其中該濾波器的傳遞函數具有一個陷波，該陷波所在的頻率與噪音訊號或者噪音訊號的一個分量的頻率相匹配。
  30. 如申請專利範圍第29項所述的轉換器系統，其中該噪音訊號的頻率對應於一個參考時鐘訊號或者該參考時鐘訊號的諧波的頻率。
TW101101620A 2011-01-20 2012-01-16 轉換器系統、過採樣連續時鐘轉換器及其轉換方法 TWI467927B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161434692P 2011-01-20 2011-01-20
US13/337,143 US8570200B2 (en) 2011-01-20 2011-12-25 Continuous-time oversampled converter having enhanced immunity to noise

Publications (2)

Publication Number Publication Date
TW201301776A true TW201301776A (zh) 2013-01-01
TWI467927B TWI467927B (zh) 2015-01-01

Family

ID=46516020

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101101620A TWI467927B (zh) 2011-01-20 2012-01-16 轉換器系統、過採樣連續時鐘轉換器及其轉換方法

Country Status (6)

Country Link
US (1) US8570200B2 (zh)
EP (1) EP2520024B1 (zh)
JP (1) JP5490925B2 (zh)
CN (1) CN102714503B (zh)
TW (1) TWI467927B (zh)
WO (1) WO2012099723A1 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101792261B1 (ko) * 2011-09-30 2017-11-02 삼성전기주식회사 전력 측정 장치
CN103532412A (zh) * 2012-07-05 2014-01-22 台达电子工业股份有限公司 一种功率变换器的反馈控制电路及功率变换器系统
US9373245B2 (en) * 2013-02-22 2016-06-21 Cooper Technologies Company Smart notification appliances
US9973079B2 (en) 2013-02-26 2018-05-15 Linear Technology Corporation Synchronized charge pump-driven input buffer and method
US8896475B2 (en) 2013-03-15 2014-11-25 Analog Devices Technology Continuous-time oversampling pipeline analog-to-digital converter
KR101903843B1 (ko) * 2013-05-17 2018-10-02 인텔 코포레이션 동적 회로 기준을 이용하는 온-칩 공급 발생기
CN104426548B (zh) * 2013-09-05 2017-07-28 上海东软载波微电子有限公司 一种模数转换采样电路和计量芯片
EP2882106A1 (en) 2013-12-06 2015-06-10 Nxp B.V. Sigma-delta modulator
CN103761158A (zh) * 2014-01-16 2014-04-30 刘宝成 基线pic单片机内部振荡器重新校准的一种方法
US9312840B2 (en) 2014-02-28 2016-04-12 Analog Devices Global LC lattice delay line for high-speed ADC applications
EP2919388A1 (en) 2014-03-14 2015-09-16 Nxp B.V. Modulator with high signal to noise ratio
EP2922207B1 (en) * 2014-03-21 2020-04-29 Linear Technology Corporation Synchronized charge pump-driven input buffer and method
CN104539262B (zh) * 2014-12-08 2017-07-28 北京遥测技术研究所 一种连续可变速率的数字成型滤波处理方法
US9853654B2 (en) 2015-02-25 2017-12-26 Qualcomm Incorporated Error-feedback digital-to-analog converter (DAC)
EP3076552B1 (en) 2015-03-30 2019-01-30 Nxp B.V. Digital synchronizer
WO2016175781A1 (en) 2015-04-29 2016-11-03 Hewlett Packard Enterprise Development Lp Discrete-time analog filtering
US9762221B2 (en) 2015-06-16 2017-09-12 Analog Devices Global RC lattice delay
CN104935342B (zh) * 2015-06-26 2018-08-24 海芯科技(厦门)有限公司 一种动态过采样模/数转换器及其设计方法
KR102152844B1 (ko) * 2015-08-14 2020-09-07 시러스 로직 인터내셔널 세미컨덕터 리미티드 위상 단락 스위치
US9509490B1 (en) * 2015-09-21 2016-11-29 Apple Inc. Reference clock sharing
US10234891B2 (en) * 2016-03-16 2019-03-19 Ricoh Company, Ltd. Semiconductor integrated circuit, and method for supplying clock signals in semiconductor integrated circuit
US9979445B2 (en) 2016-07-15 2018-05-22 Futurewei Technologies, Inc. Digital to analog converter apparatus, system, and method with quantization noise that is independent of an input signal
US9692442B1 (en) 2016-09-30 2017-06-27 Cypress Semiconductor Corporation Digital-to-analog converter with a sample and hold circuit and a continuous-time programmable block
US10218369B2 (en) * 2016-11-17 2019-02-26 The Trustees Of Columbia University In The City Of New York Systems and methods for delay-based continuous time processing
US10341148B2 (en) * 2017-08-25 2019-07-02 Mediatek Inc. Sigma-delta modulator and associated system improving spectrum efficiency of wired interconnection
US10171102B1 (en) 2018-01-09 2019-01-01 Analog Devices Global Unlimited Company Oversampled continuous-time pipeline ADC with voltage-mode summation
US10784891B2 (en) * 2018-05-09 2020-09-22 Microchip Technology Incorporated Delta-sigma loop filters with input feedforward
KR102650109B1 (ko) 2018-06-05 2024-03-22 삼성전자주식회사 디지털 도메인에서 노이즈 쉐이핑을 수행하도록 구성되는 모듈레이터를 구현하기 위한 전자 회로
KR101982209B1 (ko) * 2018-06-14 2019-05-24 고려대학교 산학협력단 연속 시간 델타-시그마 변조기
CN112511161B (zh) * 2020-11-26 2023-09-08 重庆智能机器人研究院 一种用于Σ-△ADC芯片的sinc滤波器仿真测试系统及方法
US11133814B1 (en) 2020-12-03 2021-09-28 Analog Devices International Unlimited Company Continuous-time residue generation analog-to-digital converter arrangements with programmable analog delay
US11900970B2 (en) * 2021-01-29 2024-02-13 Seagate Technology Llc Magnetoresistive asymmetry compensation
US11265000B1 (en) 2021-01-29 2022-03-01 Seagate Technology Llc Magnetoresistive asymmetry compensation
CN114172519A (zh) * 2021-12-07 2022-03-11 浙江大学 一种低功耗高分辨率的连续时间的Sigma-Delta调制器
US11750205B1 (en) * 2022-04-11 2023-09-05 Nxp B.V. Current digital-to-analog converter with distributed reconstruction filtering
CN117375615B (zh) * 2023-10-09 2024-04-30 山海芯半导体科技(上海)有限公司 一种模数转换器（adc）验证装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07118652B2 (ja) * 1990-10-12 1995-12-18 ヤマハ株式会社 Ｄａ変換装置
US5313205A (en) 1993-04-06 1994-05-17 Analog Devices, Inc. Method for varying the interpolation ratio of a digital oversampling digital-to-analog converter system and apparatus therefor
US5450083A (en) 1994-03-09 1995-09-12 Analog Devices, Inc. Two-stage decimation filter
US5786778A (en) 1995-10-05 1998-07-28 Analog Devices, Inc. Variable sample-rate DAC/ADC/converter system
KR100298455B1 (ko) * 1998-03-13 2001-08-07 김영환 오버샘플링(oversampling)디지탈/아날로그컨버터
US6614374B1 (en) 1999-06-15 2003-09-02 Globespanvirata, Inc. High performance switched-capacitor filter for oversampling Sigma-Delta digital to analog converters
US6278394B1 (en) * 1999-09-21 2001-08-21 Motorola, Inc. Signal processing circuit and method of operation
DE60215298T2 (de) 2002-03-20 2007-02-08 Freescale Semiconductor, Inc., Austin Analog-Digital Sigma-Delta Modulator mit FIR-Filter
US7460831B2 (en) 2002-06-20 2008-12-02 Dekolink Wireless Ltd. System and method for excluding narrow band noise from a communication channel
US6861968B2 (en) * 2003-01-21 2005-03-01 Cirrus Logic, Inc. Signal processing system with baseband noise modulation and noise filtering
US6963297B2 (en) * 2003-11-12 2005-11-08 Northrop Grumman Corporation Delta-sigma digital-to-analog converter assembly
US6894632B1 (en) 2004-01-14 2005-05-17 Northrop Grumman Corporation Programmable analog-to-digital converter
US7023371B2 (en) * 2004-04-12 2006-04-04 Broadcom Corporation Method and apparatus for an image canceling digital-to-analog converter (DAC)
JP4516116B2 (ja) * 2005-03-25 2010-08-04 パイオニア株式会社 無線受信装置
TWI281322B (en) * 2005-11-29 2007-05-11 Alpha Imaging Technology Corp Digital analog converter apparatus and digital analog converter thereof
US7423567B2 (en) * 2006-09-12 2008-09-09 Cirrus Logic, Inc. Analog-to-digital converter (ADC) having a reduced number of quantizer output levels
US7720160B1 (en) 2006-12-14 2010-05-18 Maxim Integrated Products, Inc. Phase noise shaping using sigma delta modulation in a timing recovery unit
FI20075299A0 (fi) 2007-04-30 2007-04-30 Nokia Corp A/D-muuntimen ja vastaanottimen suorituskyvyn parantaminen
US7696913B2 (en) * 2007-05-02 2010-04-13 Cirrus Logic, Inc. Signal processing system using delta-sigma modulation having an internal stabilizer path with direct output-to-integrator connection
GB0715254D0 (en) * 2007-08-03 2007-09-12 Wolfson Ltd Amplifier circuit
TWI369873B (en) * 2007-08-22 2012-08-01 Realtek Semiconductor Corp Transmitter and transmission method thereof
US7479912B1 (en) 2007-09-13 2009-01-20 Texas Instruments Incorporated Low-power high-performance audio DAC system including internal oscillator, FIFO memory, and ASRC
US7825844B2 (en) * 2008-02-06 2010-11-02 Qualcomm Incorporated Adaptive high-order digital-to-analog conversion
CN102171926A (zh) * 2008-09-30 2011-08-31 松下电器产业株式会社 谐振器以及过采样a/d变换器
US7852249B2 (en) 2009-02-27 2010-12-14 Freescale Semiconductor, Inc. Sigma-delta modulator with digitally filtered delay compensation
US8436757B2 (en) * 2009-03-04 2013-05-07 National University Corporation Gunma University Complex bandpass ΔΣAD modulator and digital radio receiver
US8044836B2 (en) * 2009-10-30 2011-10-25 Stmicroelectronics Design & Application Gmbh Continuous time sigma-delta A/D converter and electrical system comprising the A/D converter
US8901996B2 (en) * 2010-11-30 2014-12-02 Infineon Technologies Ag Configurable system for cancellation of the mean value of a modulated signal

Also Published As

Publication number Publication date
CN102714503B (zh) 2015-05-13
US8570200B2 (en) 2013-10-29
JP5490925B2 (ja) 2014-05-14
TWI467927B (zh) 2015-01-01
CN102714503A (zh) 2012-10-03
EP2520024A1 (en) 2012-11-07
US20120188107A1 (en) 2012-07-26
JP2013511241A (ja) 2013-03-28
EP2520024A4 (en) 2016-01-27
WO2012099723A1 (en) 2012-07-26
EP2520024B1 (en) 2017-05-03

Similar Documents

Publication Publication Date Title
TWI467927B (zh) 轉換器系統、過採樣連續時鐘轉換器及其轉換方法
JP4890503B2 (ja) デルタシグマ変調器
USRE41830E1 (en) Oversampling analog-to-digital converter and method with reduced chopping residue noise
US8570201B2 (en) Direct feedback for continuous-time oversampled converters
Yang et al. A 114-dB 68-mW chopper-stabilized stereo multibit audio ADC in 5.62 mm 2
US9319051B2 (en) Digital PLL with hybrid phase/frequency detector and digital noise cancellation
JP5154659B2 (ja) フィードバックパスにおいてビット数の減少したマルチビットシグマ・デルタ変調器
US20050088327A1 (en) Delta sigma modulating apparatus
US7916054B2 (en) K-delta-1-sigma modulator
JP4331188B2 (ja) デジタル／アナログ変換器および信号のデジタル／アナログ変換方法
JP2006516377A (ja) ベースバンド雑音を変調し、雑音の折り返しを低減する信号処理システム
JP2006518133A (ja) ベースバンド雑音変調および雑音フィルタを伴う信号処理システム
US20080165043A1 (en) Method and apparatus for A/D conversion
JPH08321781A (ja) オーバサンプリング変調器
US8405535B1 (en) Integrated circuit with configurable analog to digital converter
US7782238B2 (en) Asymmetric PWM signal generator, method thereof, and data processing apparatus including the same
Yamamoto et al. A delta-sigma modulator with a widely programmable center frequency and 82-dB peak SNDR
TWI636670B (zh) Δ-σ調製器
Kwan et al. Design of hybrid continuous-time discrete-time delta-sigma modulators
JP2012044500A (ja) Σδ変換器
KR100878250B1 (ko) 시그마-델타 펄스 폭 변조기 및 시그마-델타 변조기
Yan Baseband continuous-time sigma-delta analog-to-digital conversion for ADSL applications
Huang et al. A 1.2 V direct background digital tuned continuous-time bandpass sigma-delta modulator
ALSHAREFI et al. HIGH SPEED SIGMA DELTA A/D CONVERTER FOR DIGITAL COMMUNICATION SYSTEMS
Ke et al. A systematic design methodology for power-optimal design of high-order multi-bit continuous-time Delta-Sigma modulators

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees