CN104935342B - 一种动态过采样模/数转换器及其设计方法 - Google Patents

Abstract

一种动态过采样模/数转换器及其设计方法，涉及模/数转换器。这动态过采样模/数转换器设有数字控制模块和高低阶SINC滤波器模块，数字控制模块外接监测系统输出端，高低阶SINC滤波器模块输入端外接模拟Σ‑Δ调制器的高速率低精度位流输出端；高低阶SINC滤波器模块的控制信号输入端接数字控制模块的使能快速恢复控制信号输出端，低速率高精度数字信号输出端输出低速率高精度数字信号。利用低阶SINC滤波器建立时间短的特点，将低阶和高阶SINC滤波器结合，在系统参数改变时，最先输出的几个数据由较低阶SINC滤波器按阶数由低到高依次输出，有效缩短数字滤波器建立时间，实现快速恢复的Σ‑Δ过采样模/数转换器。

Description

一种动态过采样模/数转换器及其设计方法

技术领域

本发明涉及模/数转换器，特别是涉及Σ-Δ过采样模/数转换器(ADC)，具体为Σ-ΔADC中的数字滤波器的电路设计方法，该数字滤波器用于滤除前端模拟Σ-Δ调制器输出信号中所包含的高频量化噪声，同时对输出信号进行降频。

背景技术

Σ-ΔADC采用过采样和噪声整形技术大大提高了模/数转换器的信噪比，而且它不要求高精度的模拟元件匹配和高性能的前端抗混叠滤波器，可以采用标准CMOS工艺与其它数字电路模块集成，提高了芯片的集成度。Σ-ΔADC主要由前端的模拟Σ-Δ调制器和后端的数字降频滤波器构成，降频滤波器通常采用数字SINC滤波器。为了实现更高的精度，通常会采用高阶的模拟Σ-Δ调制器和搭配高阶的SINC滤波器，国外主要高精度Σ-ΔADC厂家代表性产品如表1所示。

表1

由于采用了高阶的SINC滤波器，模/数转换需要更多的输出数据周期T_OWR以满足SINC滤波器的建立时间要求。假设SINC滤波器的阶数为四阶，且输出数据周期为100mS(10Hz)，则当芯片上电、芯片从掉电模式进入工作模式、输出数据速率改变、输入通道切换或通道增益改变时，ADC芯片需要400mS的建立时间才会输出第一个有效转换数据。

随着Σ-Δ过采样模/数转换器的应用越来越广，特别是在手机和移动设备上的应用，其输出数据建立时间长的缺点，很大程度上影响了整个系统使用时的待机时间，对于系统待机功耗要求比较高的应用场合十分不利。如在计量称重市场，为了降低系统待机功耗，通常会在待机状态时令ADC芯片和传感器间歇性的进入掉电模式、工作模式。对于同样的待机状态称重响应速度，系统处在掉电模式的时间越长，处在工作模式的时间越短，即系统进入工作模式后ADC芯片越快输出有效转换数据，则系统待机功耗越低。以1s响应时间为例，由于系统进入工作模式后需要等待400mS才能对重量进行判断，所以系统处于掉电模式的时间最多为600mS。若能加快SINC滤波器的建立时间，如只需等待200mS，甚至100mS，则同样的响应速度，系统待机功耗可以节约2倍，甚至4倍。

高阶SINC滤波器与低阶SINC滤波器相比，虽然具有更宽的陷波宽度、更强的陷波频率抑制和更大的阻带衰减，特别是当输出数据速率比较高(超过1KHz)时能提供更高的精度，但需要更长的建立时间。而对于低输出数据速率，低阶SINC滤波器能提供与高阶SINC滤波器相似的均方根噪声性能和精度，且只需较短的建立时间。所以可以在系统参数改变时，利用低阶SINC滤波器建立时间短的特点，通过动态调整数字滤波器的阶数实现快速恢复的过采样模/数转换器，以用于对系统待机功耗要求比较高的场合。

发明内容

本发明的目的在于提供一种动态过采样模/数转换器及其设计方法。

所述这动态过采样模/数转换器设有：

数字控制模块，数字控制模块用于监测系统参数，所述系统参数包括但不限于上电复位和掉电使能、输出数据速率、输入通道、通道增益等，作为使能快速恢复的控制信号；

高低阶SINC滤波器模块，高低阶SINC滤波器模块用于将前端模拟Σ-Δ调制器输出的高速率低精度位流转换成低速率高精度数字信号输出；

数字控制模块的输入端外接监测系统的系统参数输出端，高低阶SINC滤波器模块的输入端外接模拟Σ-Δ调制器的高速率低精度位流的输出端，高低阶SINC滤波器模块的控制信号输入端接数字控制模块的使能快速恢复控制信号输出端，高低阶SINC滤波器模块的低速率高精度数字信号输出端输出低速率高精度数字信号。

所述高低阶SINC滤波器模块采用Hogenauer CIC结构，高低阶SINC滤波器模块设有积分器、降采样开关、微分器、增益调整电路和滤波器，该结构中的最高阶SINC滤波器至少为四阶，增益调整电路用于调整低阶SINC滤波器的增益，以实现低阶SINC滤波器和高阶SINC滤波器增益的一致。SINC滤波器的增益GAIN与降采样因子R和滤波器阶数L有关，具体如下式：

GAI N＝R^L

其中降采样因子R为模拟Σ-Δ调制器的采样频率和数字滤波器输出数据速率的比值。由滤波器的增益表达式可以看出阶数越低，增益越小，所以需要将低阶SINC滤波器的增益调整到与最高阶SINC滤波器一致。本发明中的增益调整电路通过调整低阶SINC滤波器的输出值大小来实现增益的一致，具体为将二进制乘法运算转变成二进制加法运算来实现，2的整数次方采用移位操作来实现。以降采样因子R＝23040为例，一阶SINC滤波器增益GAIN1＝23040³＝2⁴³+2⁴¹+2⁴⁰+2³⁷-2³⁰-2²⁸-2²⁷+2³；二阶SINC滤波器增益GAIN2＝23040²＝2²⁹-2²²-2²¹+2¹⁸；三阶SINC滤波器增益GAIN3＝23040＝2¹⁴+2¹²+2¹¹+2⁹。对于降采样因子为2的整数次方时，增益调整电路更为简单，如R＝32768＝2¹⁵，一阶SINC滤波器增益GAIN1＝32768³＝2⁴⁵；二阶SINC滤波器增益GAIN2＝32768²＝2³⁰；三阶SINC滤波器增益GAIN3＝32768＝2¹⁵。

当系统参数发生变化时，SEL[1:0]值由2’b00递增到2’b11，并保持在2’b11，即第一个数据由一阶SINC滤波器输出，第二个数据由二阶SINC滤波器输出，第三个数据由三阶SINC滤波器输出，第四个及之后的数据由四阶SINC滤波器输出。同样以输出数据周期为100mS为例，SINC滤波器的建立时间由400mS提高到100mS，系统待机功耗约为原来的1/4。

所述动态过采样模/数转换器的设计方法，包括以下步骤：

⑴数字控制模块检测各系统参数是否发生变化，若发生变化，则进入步骤⑵；若未发生变化，则进入步骤⑻；

⑵SEL[1:0]＝2’b00，第一个输出数据时钟的上升沿，数字滤波器输出一阶SINC滤波器的滤波值；

⑶第一个输出数据时钟的下降沿，SEL[1:0]＝2’b01；

⑷SEL[1:0]＝2’b01，第二个输出数据时钟的上升沿，数字滤波器输出二阶SINC滤波器的滤波值；

⑸第二个输出数据时钟的下降沿，SEL[1:0]＝2’b10；

⑹SEL[1:0]＝2’b10，第三个输出数据时钟的上升沿，数字滤波器输出三阶SINC滤波器的滤波值；

⑺第三个输出数据时钟的下降沿，SEL[1:0]＝2’b11；

⑻SEL[1:0]＝2’b11，第四个及之后输出数据时钟的上升沿，数字滤波器输出四阶SINC滤波器的滤波值。

本发明利用常见系统在待机和正常工作两种状态时，对模数转换器的转换精度要求不同的特点，提出了一种动态调整Σ-Δ过采样模/数转换器中滤波参数的设计方法。该设计方法利用低阶SINC滤波器建立时间短的特点，将低阶SINC滤波器和高阶SINC滤波器结合起来，在系统参数改变时，最先输出的几个数据由较低阶SINC滤波器按阶数由低到高依次输出，从而有效的缩短数字滤波器建立时间，实现了快速恢复的Σ-Δ过采样模/数转换器；而且待最高阶SINC滤波器完全建立起来，之后的数据都由其输出，又保证了系统在正常工作状态时对模/数转换器高精度模/数转换的要求。而且采用本发明的设计方法，较低阶SINC滤波器共用最高阶SINC滤波器的积分器电路，有效减少了数字滤波器的面积。

附图说明

图1为本发明实施例的总体电路结构框图。

图2为本发明实施例的高低阶SINC滤波器结构。

具体实施方式

参见图1，所述这动态过采样模/数转换器设有：

数字控制模块1，数字控制模块1用于监测系统参数，所述系统参数包括但不限于上电复位和掉电使能、输出数据速率、输入通道、通道增益等，作为使能快速恢复的控制信号；

高低阶SINC滤波器模块2，高低阶SINC滤波器模块2用于将前端模拟Σ-Δ调制器输出的高速率低精度位流转换成低速率高精度数字信号输出；

数字控制模块1的输入端外接监测系统的系统参数输出端，高低阶SINC滤波器模块2的输入端外接模拟Σ-Δ调制器的高速率低精度位流的输出端，高低阶SINC滤波器模块2的控制信号输入端接数字控制模块1的使能快速恢复控制信号输出端，高低阶SINC滤波器模块2的低速率高精度数字信号输出端输出低速率高精度数字信号。

数字控制模块的输入信号为各系统参数，包括上电复位和退出掉电porb、输出数据速率owr、通道增益gain、输入通道channel。当任一系统参数发生变化时，复位选择信号SEL[1:0]＝2’b00，每一个输出数据时钟来时SEL[1:0]值加1，直到SEL[1:0]＝2’b11。

图2为高低阶SINC滤波器结构，采用Hogenauer CIC结构，主要由积分器、降采样开关、微分器和增益调整电路构成，其中标记为寄存器，标记为加法器，标记为抽取器。该结构中的最高阶SINC滤波器为四阶，该结构同样适用于更高阶的场合。结构中包含的增益调整电路，用于调整低阶SINC滤波器的增益，以实现低阶SINC滤波器和高阶SINC滤波器增益的一致。SINC滤波器的增益GAIN与降采样因子R和滤波器阶数L有关，具体如下式：

GAIN＝R^L

其中降采样因子R为模拟Σ-Δ调制器的采样频率和数字滤波器输出数据速率的比值。由滤波器的增益表达式可以看出阶数越低，增益越小，所以需要将低阶SINC滤波器的增益调整到与最高阶SINC滤波器一致。本发明中的增益调整电路通过调整低阶SINC滤波器的输出值大小来实现增益的一致，具体为将二进制乘法运算转变成二进制加法运算来实现，2的整数次方采用移位操作来实现。以降采样因子R＝23040为例，一阶SINC滤波器增益GAIN1＝23040³＝2⁴³+2⁴¹+2⁴⁰+2³⁷-2³⁰-2²⁸-2²⁷+2³；二阶SINC滤波器增益GAIN2＝23040²＝2²⁹-2²²-2²¹+2¹⁸；三阶SINC滤波器增益GAIN3＝23040＝2¹⁴+2¹²+2¹¹+2⁹。对于降采样因子为2的整数次方时，增益调整电路更为简单，如R＝32768＝2¹⁵，一阶SINC滤波器增益GAIN1＝32768³＝2⁴⁵；二阶SINC滤波器增益GAIN2＝32768²＝2³⁰；三阶SINC滤波器增益GAIN3＝32768＝2¹⁵。

当系统参数发生变化时，SEL[1:0]值由2’b00递增到2’b11，并保持在2’b11，即第一个数据由一阶SINC滤波器输出，第二个数据由二阶SINC滤波器输出，第三个数据由三阶SINC滤波器输出，第四个及之后的数据由四阶SINC滤波器输出。同样以输出数据周期为100mS为例，SINC滤波器的建立时间由400mS提高到100mS，系统待机功耗约为原来的1/4。

所述快速恢复Σ-Δ过采样模/数转换器的设计方法包括以下步骤：

⑴数字控制模块检测各系统参数是否发生变化，如果发生变化，进入步骤2；如果未发生变化，进入步骤8。

⑵SEL[1:0]＝2’b00，第一个输出数据时钟的上升沿，数字滤波器输出一阶SINC滤波器的滤波值。

⑶第一个输出数据时钟的下降沿，SEL[1:0]＝2’b01。

⑷SEL[1:0]＝2’b01，第二个输出数据时钟的上升沿，数字滤波器输出二阶SINC滤波器的滤波值。

⑸第二个输出数据时钟的下降沿，SEL[1:0]＝2’b10。

⑹SEL[1:0]＝2’b10，第三个输出数据时钟的上升沿，数字滤波器输出三阶SINC滤波器的滤波值。

⑺第三个输出数据时钟的下降沿，SEL[1:0]＝2’b11。

⑻SEL[1:0]＝2’b11，第四个及之后输出数据时钟的上升沿，数字滤波器输出四阶SINC滤波器的滤波值。

Claims (4)

1.一种动态过采样模/数转换器，其特征在于设有：

数字控制模块，数字控制模块用于监测系统参数，所述系统参数包括但不限于上电复位和掉电使能、输出数据速率、输入通道、通道增益；

高低阶SINC滤波器模块，高低阶SINC滤波器模块用于将前端模拟Σ-Δ调制器输出的高速率低精度位流转换成低速率高精度数字信号输出；

数字控制模块的输入端外接监测系统的系统参数输出端，高低阶SINC滤波器模块的输入端外接模拟Σ-Δ调制器的高速率低精度位流的输出端，高低阶SINC滤波器模块的控制信号输入端接数字控制模块的使能快速恢复控制信号输出端，高低阶SINC滤波器模块的低速率高精度数字信号输出端输出低速率高精度数字信号。

2.如权利要求1所述一种动态过采样模/数转换器，其特征在于所述高低阶SINC滤波器模块采用Hogenauer CIC结构，Hogenauer CIC结构中的最高阶SINC滤波器至少为四阶。

3.如权利要求1所述一种动态过采样模/数转换器，其特征在于所述高低阶SINC滤波器模块设有积分器、降采样开关、微分器、增益调整电路和滤波器，增益调整电路用于调整低阶SINC滤波器的增益，以实现低阶SINC滤波器和高阶SINC滤波器增益的一致。

4.如权利要求1所述一种动态过采样模/数转换器，其特征在于SINC滤波器的增益GAIN与降采样因子R和滤波器阶数L的关系如下式：

GAIN＝R^L

其中降采样因子R为模拟Σ-Δ调制器的采样频率和数字滤波器输出数据速率的比值。