CN102714503A - 具有加强的抗噪音功能的连续时钟过采样转换器 - Google Patents

具有加强的抗噪音功能的连续时钟过采样转换器 Download PDF

Info

Publication number
CN102714503A
CN102714503A CN2012800002307A CN201280000230A CN102714503A CN 102714503 A CN102714503 A CN 102714503A CN 2012800002307 A CN2012800002307 A CN 2012800002307A CN 201280000230 A CN201280000230 A CN 201280000230A CN 102714503 A CN102714503 A CN 102714503A
Authority
CN
China
Prior art keywords
signal
frequency
digital
clock
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012800002307A
Other languages
English (en)
Other versions
CN102714503B (zh
Inventor
米迦勒·A·小阿什伯恩
杰弗里·卡尔·吉罗
保罗·F·小弗格森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Singapore Pte Ltd
Original Assignee
MediaTek Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Singapore Pte Ltd filed Critical MediaTek Singapore Pte Ltd
Publication of CN102714503A publication Critical patent/CN102714503A/zh
Application granted granted Critical
Publication of CN102714503B publication Critical patent/CN102714503B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/304—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种装置包含一个时钟源以及一个过采样连续时钟数模转换器。当产生或者传输时钟信号时，一个噪音信号被加入到该时钟信号中。该采样连续时钟数模转换器包含：增量和调制器，用于在数字输入数据样本上执行噪音整形并提供多个中间数据样本；滤波器，用于对该中间数据样本滤波并产生滤波后的样本，该滤波器包含一个传递函数，该传递函数具有位于预定频率范围的阻带，该预定频率范围包含噪音信号或该噪音信号的一个分量的频率；以及连续时钟数模转换器，用于将滤波后的样本转换成一个模拟输出信号。

Description

具有加强的抗噪音功能的连续时钟过采样转换器
相关申请交叉引用
本申请主张申请号为61/434,692并于2011年1月20日申请的美国临时申请的权利并纳入参考中。
背景技术
连续时钟模拟-数字转换器(Continuous-time analog-to-digital converter，下称CT ADC)与连续时钟数字-模拟转换器(Continuous-time digital-to-analogconverter，下称CT DAC)与各自对应的离散时钟(DT)转换器(包含ADC和DAC)的区别点在于：采样不是用在前端电路。在一个CT ADC中，某种形式的滤波或模拟处理于采样(或存储)之前被采用，以作为最终数字化的输入波形。而在CT DAC中，根本不使用采样。相比于使用离散时钟转换器，这种使用连续时钟的方式具有几个优势，例如，使用CT ADC或CT DAC的两个好处是：降低敏感度以耦合噪音，以及具有降低功耗的前景。
通过比较和对比与离散时钟转换器的性能，连续时钟转换器的电源和噪音灵敏度的优势是可以理解的。图1A展示了一个传统的DT DAC的实施例。该DT DAC使用开关电容(Switched-capacitor，S-C)来实现。根据DAC输入代码，左边的某些电容(CIN1，CIN2，…CINN)首先充电到一个参考电压VREF。当被选定的输入电容被充电到VREF时，放置在放大器A1的输出端及其反相端之间的一个积分器电容通过闭合一个开关S1而被复位。然后，当所选定的输入电容连接在放大器A1的反相端(″-″)和地端之间时，存储在所选定的输入电容内的电荷被转移到电容CFB中。因为该输入电容通过输入到DAC的数字选定，因此，转移到电容器的电荷幅度以及由此产生的穿过该电容器的电压也取决于DAC的输入代码。一个采样保持(S/H)电路可设置在放大器A1后，以在关机和复位期间保持放大器A1的输出值。
图1B为使用电流式DAC(current DAC，下称IDAC)的传统CT DAC的实施例。正的和负的加权电流源(I1p，I1N，I2P，I2N，…INP，INN)被选择，以从一个给定的DAC码映射。每个选定的电流耦接到放大器A2的反相输入。放大级被配置为一个低通跨阻抗级，其中的一个回馈电阻RFB与一个回馈电容CFB并联。然后，该回馈电阻RFB提高一个与总电流成比例的电压，该总电流耦接到放大器A2的反相端。由于输入电流由输入的DAC代码选择，因此具有直接从输入代码到其输出电压的映像。通过当DAC代码改变时，将输出电压的转换信号变得平滑，使得电容CFB能够提供上述的低通跨阻抗级的低通特性。
发明内容
在一实施例中，一种装置包含一时钟源以及一过采样连续时钟数模转换器。该时钟源用于产生一时钟信号，当产生或者传输该时钟信号时，一噪音信号被加入到该时钟信号中。该过采样连续时钟数模转换器包含：一增量和调制器，用于在数字输入数据样本上执行噪音整形并提供多个中间数据样本；一滤波器，用于对该中间数据样本滤波并产生滤波后的样本，该滤波器包含一传递函数，该传递函数具有位于预定频率范围的阻带，该预定频率范围包含噪音信号或者噪音信号的一个分量的频率；以及一连续时钟数模转换器，用于将滤波后的样本转换成一个模拟输出信号。该时钟信号或者从该时钟信号衍生的信号被连续时钟数模转换器的一个或者多个元件使用。
该装置的实施例包含一个或多个下述特征。当产生或者传输该时钟信号时，具有多个频率的噪音信号被加入到该时钟信号中。其中，该滤波器的传递函数具有多个陷波，该陷波所在的频率与噪音信号或者噪音信号的一个分量的频率相匹配。该时钟信号的噪音信号可通过一电源线、一接地线、或者该过采样连续时钟数模转换器所在的基板耦接于该过采样连续时钟数模转换器。该滤波器的传递函数具有一个陷波，该陷波所在的频率与噪音信号或者噪音信号的一个分量的频率相匹配。该时钟源包含一个锁相回路或一个延迟锁定回路，该锁相回路或延迟锁定回路具有运作在一参考时钟频率的参考时钟，且该滤波器的传递函数中的陷波被设置在一个与所述参考时钟频率或参考时钟频率的一个谐波相匹配的频率上。该锁相回路包括一个整数N锁相回路。该锁相回路包括一个小数N锁相回路。该滤波器的传递函数具有多个陷波，该陷波所在的频率与两个或者更多个参考时钟频率以及参考时钟频率的谐波相匹配。该时钟源包含一个延迟锁定回路，该延迟锁定回路具有运作在一参考时钟频率的参考时钟，且该滤波器的传递函数中的陷波被设置在一个与所述参考时钟频率或参考时钟频率的一个谐波相匹配的频率上。该时钟源可以包含可定期重新校准的一个校准振荡器。
该数字输入数据样本具有在一兴趣频带内的分量频率并与一模拟信号结合，该增量和调制器在该数字输入数据样本上执行噪音整形，以减少处于兴趣频带内的滤波后的样本的量化噪音，以及将部分量化噪音放置在兴趣频带之外，而该阻带处于兴趣频带之外。该滤波器可以包括有限脉冲响应(FIR)滤波器、无限脉冲响应(IIR)滤波器、或FIR滤波器和IIR滤波器的组合。该滤波器可以包括一个矩形函数(sinc)滤波器。该滤波器可以包括一个可编程滤波器。该可编程滤波器可以具有可编程系数，该可编程系数可以被选择来与噪音频率的阻带或者噪音频率一个分量的阻带相匹配。该滤波器的传递函数具有一个陷波，且该可编程系数可以被选择以使得阻带与噪音频率的陷波频率或者噪音频率一个分量的陷波频率相匹配。该噪音信号可以由时钟源之外的一个源头产生。该噪音信号的一个源头可以包含电荷泵或一个开关模式电源。该滤波器与该连续时钟数模转换器可以部分整合为一个有效脉冲响应数模转换器。该滤波器可以作为该连续时钟数模转换器的一部分工作。该连续时钟数模转换器可以包含基于过滤过的采样信号中的数字码进行选择的加权电流源。
另一实施例中，一种装置包含：一时钟源，用于产生一时钟信号，当产生或者传输该时钟信号时，一噪音信号被加入到该时钟信号中；以及一过采样连续时钟模数转换器，包含：一量化器，用于量化一第一中间信号以及产生一数字输出信号；一第一滤波器，用于对该数字输出信号滤波并产生一滤波过的第一数字信号，该滤波器包含一传递函数，该传递函数具有位于一预定频率范围的阻带，该预定频率范围包含噪音信号或者噪音信号的一个分量的频率；一第一回馈连续时钟数模转换器，用于将滤波过的第一数字信号转换成一个代表该第一数字信号的第一模拟信号；以及一第一电路，用于产生一第二中间信号，该第二中间信号表示一模拟输入信号与该第一模拟信号之间的差。其中，该时钟信号或者该时钟信号的衍生信号被该连续时钟模数转换器的一个或者多个元件使用。
该装置的实施例包含一个或多个下述特征。当产生或者传输该时钟信号时，具有多个频率的噪音信号被加入到该时钟信号中。其中，该滤波器的传递函数具有多个陷波，该陷波所在的频率与噪音信号或者噪音信号的一个分量的频率相匹配。该时钟信号的噪音信号可通过一电源线、一接地线、或者该过采样连续时钟数模转换器所在的基板耦接于该过采样连续时钟数模转换器。该第一滤波器传递函数具有一个陷波，该陷波所在的频率与噪音信号或者噪音信号的一个分量的频率相匹配。
该时钟源包含一个锁相回路或一个延迟锁定回路，该锁相回路或延迟锁定回路具有运作在一参考时钟频率的参考时钟，且该滤波器的传递函数中的陷波被设置在一个与所述参考时钟频率或参考时钟频率的一个谐波相匹配的频率上。该锁相回路包括一个整数N锁相回路。该锁相回路包括一个小数N锁相回路。该滤波器的传递函数具有多个陷波，该陷波所在的频率与两个或者更多个参考时钟频率以及参考时钟频率的谐波相匹配。该时钟源包含一个延迟锁定回路，该延迟锁定回路具有运作在一参考时钟频率的参考时钟，且该滤波器的传递函数中的陷波被设置在一个与所述参考时钟频率或参考时钟频率的一个谐波相匹配的频率上。该时钟源可以包含可定期重新校准的一个校准振荡器。该输入模拟信号可以具有处于兴趣点频带内的分量频率。
该量化器、第一滤波器、第一回馈数模转换器、以及该第一电路可以形成一个增量和调制器，该增量和调制器执行噪音整形，以减少处于兴趣频带内的滤波后的输出数字信号的量化噪音，以及将部分量化噪音放置在兴趣频带之外。该阻带处于兴趣频带之外。该滤波器可以包括有限脉冲响应(FIR)滤波器、无限脉冲响应(IIR)滤波器、或FIR滤波器和IIR滤波器的组合。该滤波器可以包括一个矩形函数(sinc)滤波器。该滤波器可以包括一个可编程滤波器。该可编程滤波器可以具有可编程系数，该可编程系数可以被选择来与噪音频率的阻带或者噪音频率一个分量的阻带相匹配。该第一滤波器传递函数具有一个陷波，且该可编程系数可以被选择以与噪音频率的陷波频率或者噪音频率一个分量的陷波频率相匹配。该噪音信号可以由时钟源之外的一个源头产生。该噪音信号的一个源头可以包含电荷泵或一个开关模式电源。
该装置可以包含一第二滤波器，用于对该数字输出信号滤波并产生一滤波过的第二数字信号；一第二回馈连续时钟数模转换器，用于将滤波过的第二数字信号转换成一个代表该第二数字信号的第二模拟信号；以及一第二电路，用于产生一第三中间信号，该第三中间信号表示一处理过的第二中间信号与该第二模拟信号的差。该第一滤波器可以包括一个矩形函数(sinc)滤波器。该矩形函数滤波器可以包括一个可编程滤波器。该可编程滤波器可以具有可编程系数，该可编程系数可以被选择来与噪音频率的阻带或者噪音频率一个分量的阻带相匹配。该第一回馈数模转换器可以包含基于数字码的加权电流源。
在又一实施例中，一种装置包含一过采样连续时钟模数转换器。该过采样连续时钟模数转换器包含：一第一滤波器，用于对一过采样数字信号滤波并产生一滤波过的过采样数字信号，该第一滤波器包含一具有位于预定频率范围的阻带的传递函数，该预定频率范围包含一噪音信号的频率，该阻带位于一兴趣频带之外；一连续时钟数模转换器，用于将滤波过的过采样数字信号转换成一个第一模拟信号；以及一第二滤波器，用于对该第一模拟信号进行滤波并产生一模拟输出信号，该第二滤波器减少模拟输出信号中的具有兴趣频带之外的频率的分量。
该装置的实施例包含一个或多个下述特征。该装置包含一个时钟源，该时钟源产生一时钟信号。当产生或者传输该时钟信号时，一个相位噪音峰值被加入到该时钟信号中。其中，该滤波器的传递函数具有一个陷波，该陷波所在的频率与该噪音峰值的频率相匹配。该采样元件可包含一个增量和调制器。
在又一实施例中，一种装置包含一过采样连续时钟模数转换器。该过采样连续时钟模数转换器包含：一量化器，用于量化一第一中间信号以及产生一数字输出信号；以及一第一滤波器，用于对该数字输出信号滤波并产生一滤波过的第一数字信号，该第一滤波器包含一具有位于预定频率范围的阻带的传递函数，该预定频率范围包含噪音信号或者噪音信号的一个分量的频率；一第一回馈连续时钟数模转换器，用于将滤波过的第一数字信号转换成一个代表该第一数字信号的第一模拟信号；以及一第一电路，用于产生一第二中间信号，该第二中间信号表示一模拟输入信号与该第一模拟信号之间的差。
该装置的实施例包含一个或多个下述特征。该装置包含一个时钟源，该时钟源产生一时钟信号。当产生或者传输该时钟信号时，该时钟信号的噪音级中添加有一个相位噪音峰值，其中，该第一滤波器的传递函数包含一个陷波，该陷波具有一个与该相位噪音峰值相匹配的频率。该装置还可包含一第二滤波器，用于对该数字输出信号进行滤波并产生一滤波过的第二数字信号，该第二数字信号补偿该第一滤波器产生的回馈延迟量；以及一第二回馈连续时钟数模转换器，用于将滤波过的第二数字信号转换成一个被回馈到一第二回馈回路中的第三中间信号。该第一滤波器可包含一个矩形函数(sinc)滤波器，该第二滤波器可包含一个有限脉冲响应滤波器。
在又一实施例中，一种装置包含一过采样连续时钟转换器，以用于将输入信号转换为一不同于该输入信号的格式的输出信号。该过采样连续时钟转换器包含：一滤波器，用于对一过采样数字信号滤波并产生一滤波过的信号，该滤波器包含一具有位于预定频率范围的阻带的传递函数，该预定频率范围包含噪音信号的频率，该阻带位于一兴趣频带之外；以及一连续时钟数模转换器，用于将滤波后的信号转换成一个模拟信号。
该装置的实施例包含一个或多个下述特征。该过采样连续时钟转换器包含一个过采样连续时钟数模转换器，该输入信号包含一个数字信号，该输出信号包含该模拟信号或者过滤后的该模拟信号。该过采样连续时钟转换器可包含一个过采样连续时钟模数转换器，该过采样连续时钟模数转换器包含一个量化器，该量化器用于产生该过采样数字信号，且从该连续时钟数模转换器输出的该模拟信号被回馈到一回馈回路中。该滤波器的传递函数具有一个陷波，该陷波所在的频率与该噪音信号或者噪音信号的一个分量的频率相匹配。
在又一实施例中，提供一种用于将数字输入数据样本转换为一模拟输出信号的方法。该方法包含：传输具有一噪音信号的时钟信号；通过使用具有传递函数的滤波器过滤具有兴趣信号带之外的分量的过采样数字数据，以产生过滤后的采样信号，其中，该传递函数具有一阻带，该阻带所在的频率与噪音信号或者噪音信号的一个分量的频率相匹配，且该阻带处于兴趣信号带之外；以及使用一个连续时钟数模转换器将该过滤后的采样信号转换为一个模拟输出信号。
该方法的实施例包含一个或多个下述特征。当产生或者传输该时钟信号时，具有多个频率的噪音信号被加入到该时钟信号中。其中，该滤波步骤可包含使用一具有传递函数的滤波器，该传递函数具有多个陷波，该陷波所在的频率与噪音信号或者噪音信号的一个分量的频率相匹配。产生时钟信号的步骤可包含：使用一个锁相回路或一个延迟锁定回路产生该时钟信号，该锁相回路或延迟锁定回路具有运作在一参考时钟频率的参考时钟；以及该方法可包含将该滤波器的传递函数中的一个陷波设置在一个与所述参考时钟频率或该参考时钟频率的一个谐波相匹配的频率上。该滤波器的传递函数具有多个陷波，该陷波所在的频率与两个或者更多个参考时钟频率以及参考时钟频率的谐波相匹配。对该中间数据样本(intermediate data samples)的滤波步骤可以包含使用一矩阵函数滤波器来对中间数据样本滤波。对该中间数据样本的滤波步骤可使用可编程滤波器。该方法可包含选择该可编程滤波器的可编程系数，使得阻带与噪音频率或者噪音频率一个分量相匹配。将该过滤后的采样转换为一个输出模拟信号的过程可包含基于数字码选择加权电流源。
另一实施例中，提供一种用于将输入模拟信号转换为一数字输出信号的方法，其包含：产生一时钟信号；传输该时钟信号，并当产生或者传输该时钟信号时，一噪音信号被加入到该时钟信号中；量化一第一中间信号以及产生一数字输出信号；使用一滤波器对该数字输出信号滤波并产生一滤波过的数字信号，该滤波器包含一具有位于预定频率范围的阻带的传递函数，该预定频率范围包含噪音信号或者噪音信号的一个分量的频率；使用一回馈连续时钟数模转换器，以将该滤波过的数字信号转换成一个代表该滤波过的数字信号的模拟信号；以及产生一第二中间信号，该第二中间信号表示一模拟输入信号与该代表该滤波过的数字信号的模拟信号之间的差。
该方法的实施例包含一个或多个下述特征。当产生或者传输该时钟信号时，具有多个频率的噪音信号被加入到该时钟信号中。而且，该滤波步骤可包含使用具有传递函数的一第一滤波器，该传递函数具有多个陷波，该陷波所在的频率与噪音信号或者噪音信号的一个分量的频率相匹配。产生时钟信号的步骤可包含：使用一个具有操作在一个参考时钟频率的参考时钟的锁相回路产生该时钟信号，以及该方法可包含将该第一滤波器传递函数中的一个陷波设置在一个与所述参考时钟频率或该参考时钟频率的一个谐波相匹配的频率上。该第一滤波器传递函数具有多个陷波，该陷波所在的频率与两个或者更多个参考时钟频率以及参考时钟频率的谐波相匹配。对该数字输出信号(intermediate data samples)的滤波步骤可以包含使用一矩阵函数滤波器(sincfilter)来对该数字输出信号滤波。对该数字输出信号的滤波步骤可使用一个可编程滤波器来对该数字输出信号滤波。该方法可包含选择该可编程滤波器的可编程系数，使得阻带与噪音频率或者噪音频率一个分量相匹配。该滤波器传递函数具有一个陷波。该可编程系数的可编程系数可以选择以使得该陷波的频率与噪音频率或者噪音频率一个分量相匹配。将该过滤后的数字信号转换为一个代表该数字输出信号的模拟信号可包含基于数字码选择加权电流源的步骤。
另一实施例中，一种装置包含一过采样连续时钟转换器，用于将数字输入数据转换为模拟输出数据。该过采样连续时钟数模转换器包含：一滤波器，用于对一过采样数据进行滤波并产生一滤波过的数据，该滤波器包含一具有位于一兴趣频带之外的频率范围的阻带的传递函数，该频率范围包含时钟信号的噪音分量的频率；以及一连续时钟数模转换器，用于将滤波过的数据转换成一模拟输出信号，该连续时钟数模转换器使用该时钟信号或从该时钟信号衍生的另一信号。
该装置的实施例包含一个或多个下述特征。该滤波器的传递函数具有一个陷波，该陷波所在的频率与噪音信号或者噪音信号的一个分量的频率相匹配。该噪音信号的频率对应到该参考时钟信号的频率或该参考时钟信号的谐波频率。
另一实施例中，一种装置包含过采样连续时钟模数转换器，以将一模拟输入信号转换为一数字输出信号。该过采样连续时钟模数转换器包含：一量化器，用于量化一第一中间信号以及产生一数字输出信号；一滤波器，用于对该数字输出信号进行滤波并产生一滤波过的数字信号，该滤波器包含一具有阻带的传递函数，该阻带的频率位于一兴趣信号频带之外的频率范围内，该频率范围包含时钟信号的噪音分量的频率；一回馈连续时钟数模转换器，用于将滤波过的数字信号转换成一个代表该滤波过的数字信号的模拟信号，该连续时钟数模转换器使用该时钟信号或从该时钟信号衍生的另一信号；以及一电路，用于产生一第二中间信号，该第二中间信号表示一模拟输入信号与代表该滤波过的数字信号的该模拟信号之间的差。
该装置的实施例包含一个或多个下述特征。该滤波器的传递函数具有一个陷波，该陷波所在的频率与噪音信号或者噪音信号的一个分量的频率相匹配。该噪音信号的频率对应到该参考时钟信号的频率或该参考时钟信号的谐波频率。
在看完下列由各种数字和图示所表示的优选实施例的详细描述之后，本发明的发明目的无疑会成为本领域技术人员能够实现的普通技术。
附图说明
图1A是传统的DT DAC的示意图。
图1B是传统的CT DAC的示意图。
图2是具有内插在信号路径的数字滤波器的CT DAC的示意图。
图3是sinc(矩形函数)滤波器。
图4是图3的sinc滤波器的频率响应图。
图5是图2的连续时钟增量和(∑-Δ)DAC的频谱图。
图6是一实施例提供的相对干净的时钟的相位噪音谱线图。
图7是一实施例提供的噪音时钟的相位噪音谱线图。
图8是一连续时钟增量和DAC从N整数(integer-N)锁相回路(PLL)接收时钟信号的示意图。
图9-图12是连续时钟增量和DAC的实施例示意图。
图13是一实施例的连续时钟增量和DAC的线性模型图。
图14A是一实施例的带阻无限脉冲回应滤波器(bandstop IIR filter)的示意图。
图14B是图14A的滤波器的示意图频率响应图。
图15A是一实施例提供的带阻无限脉冲回应滤波器(bandstop IIR filter)的示意图。
图15B为有限冲击响应(FIR)系数值示意图。
图15C是图15A的滤波器的频谱图。
具体实施方式
众所周知，CT DAC(Continuous-time analog-to-digital converter)对时钟抖动敏感。当高频的相位噪音(如抖动)出现在一个用来驱动DAC的时钟信号上时，时钟频谱中的大毛刺(spurs)会将附近频率的DAC输出内容混合到基带信号范围内，从而会降低DAC的性能。这种情况同样会出现在CTADC中。在过采样CT DAC的一些实施例中，具有与该种存在于时钟信号中的噪音毛刺(noise spurs)相匹配的陷波(notch)频率的滤波器，被用于移除或减少处于或者接近于噪音毛刺的频率的CT DAC输入信号的带外信息。同样，在使用一个或多个连续时钟回馈DAC的一过取样CT ADC中，具有匹配于该种存在于时钟信号中的噪音毛刺的陷波频率的滤波器，是用来移除或减少处于或者接近于该噪音毛刺的频率段的每个CT DAC的输入信号的带外信息。通过这种方式，能够大大减少由时钟毛刺产生的带外信息被混合在基带信号范围内的情况，从而提高了过采样CT DAC和过采样CTADC的性能。
过采样CT DAC还可能在其输出端包含其他的滤波器(有时被称为重建滤波器(Reconstruction filter))，以减少带外噪音。过采样CT DAC和过采样CTADC的一些实施例包含连续时钟增量和(∑-Δ)DAC和连续时钟增量和ADC。可以理解，也可使用其他类型的过采样CT DAC和过采样CTADC。
在一个过采样CT DAC中，将一个滤波器放置在CT DAC前面以过滤CTDAC的输入信号，其好处是能够减少由于时钟毛刺而混合在基带信号范围内的信号内容。相比之下，在传统的过采样CT DAC中，滤波器仅设置在CT DAC之后以过滤CT DAC的输出信号，因此，由于时钟毛刺而混合到基带中的信号内容不能被衰减。在没有将滤波器设置在DAC之前以过滤带外信息的情况下，滤波器可能可以移除处于基带信号范围之外的噪音，但在没有移除所需信号的情况下，肯定不能移除或减少已经混合到基带信号范围内的带外信号信息。
同样，在一个过采样CT ADC中，于其中的几个或者全部连续时钟回馈DAC前面放置滤波器，以过滤连续时钟回馈DAC的输入信号，其好处也是能够大大减少由于时钟毛刺(clock spurs)而混合在基带信号范围内的信号内容。
改进后的连续时钟增量和DAC
请参阅图2，在某些实施例中，一系统90包含一个连续时钟增量和DAC100，该连续时钟增量和DAC 100将数字输入数据(Data_In)102转换成模拟输出信号104。该连续时钟增量和DAC 100包含一个增量和调制器106、一个数字滤波器108、以及一个CT DAC 110。该增量和调制器106控制该CT DAC110的开关(switching)，使得源于CT DAC 110的有限解决方案的大部分误差以及在CT DAC 110内的多个元件之间的不匹配可被放置在模拟输出信号104的基带以外的频率。这种方式降低了基带内的误差。
连续时钟增量和DAC 100可以与一个数字信号处理器串联，或者是一个混合信号处理链的一部分。该DAC 100还可以是包含模拟和数字电路的芯片系统的一部分。该系统90可以是使用一个DAC的任何电子设备，例如，一个音频译码器或视频译码器。该连续时钟增量和DAC 100在移动设备(如手机、笔记本计算机或平板计算机)中非常有用。
该CT DAC 110从一时钟源接收一个时钟信号112(例如，一个频率为fDAC的DAC时钟)。本实施例中，该时钟源为一时钟产生及分配电路(或时钟树)114，该时钟产生及分配电路114包含一个锁相回路(Phase-locked-loop，下称PLL)116和一个时钟分配网络118。该PLL 116接收一个参考时钟120并输出一个具有更高频率的时钟信号122。该时钟分配网络118包含一个缓冲区124系统，该缓冲区124将该PLL 116输出的时钟信号122本地(locally)放大，因此，该PLL 116输出的时钟信号122可以被发送到系统90的各个部分。该时钟分配网络118可包含分频器(图未示)，该分频器产生具有频率低于该PLL116输出的时钟信号122的时钟信号。
在一些实施例中，连续时钟增量和DAC 100以及时钟产生及分配电路114配置在一个集成电路中。该参考时钟120可以由晶体振荡器产生，或由一个片源(off-chip source)提供。该参考时钟120可产生相位噪音至将要被传递到CT DAC 110的该时钟信号112中。而噪音可以在时钟分配路径中被耦合在不同位置。例如，噪音可能会通过相位锁定回路116(如126a所示)，或者通过时钟分配网络118(如126b所示)中的缓冲区124，和/或通过用于将时钟信号从时钟产生及分配电路114传输到该CT DAC 110(如126c所示)的信号线而被耦合到时钟信号中。此外，噪音还可以通过如电源、地端、DAC集成电路制造基板、和/或参考电压耦合。由于能够通过缩小制造工艺尺寸而实现更高的集成度，使得集成电路上的元件能够更紧密地放置在一起，从而提升噪音耦合。
该数字滤波器108串联在增量和调制器106和CT DAC 110之间。该数字滤波器108用于从增量和调制器106接收输出信号128，并过滤该输出信号128的带外信息，该输出信号128的带外信息所在的频率与时钟信号112的噪音毛刺的频率匹配或者基本匹配。该数字滤波器108输出一个滤波后的信号130至该CT DAC 110，其间，处于或接近于时钟信号112的噪音毛刺的频率的输出信号128的幅度被衰减。如此，增量和调制器106的输出信号128中的由于时钟毛刺而被混合到基带信号范围内的带外信息大大减少。因此，该混频过程中产生的基带噪音可被大大衰减。
在一些实施例中，时钟信号中的主要噪音毛刺的频率是已知的。例如，噪音毛刺可能出现在频率等于参考时钟信号120的频率fREF的整数倍的频率段。噪音毛刺也可能产生在频率等于一个电荷泵(或一个开关模式电源)的频率的整数倍的频段，其中，该电荷泵位于该连续时钟增量和DAC 100或时钟产生及分配电路114的附近。
该数字滤波器108可使用各种类型的滤波器来实现。例如，请参阅图3，该数字滤波器108可以是一个N接头的sinc滤波器140，该滤波器140具有多个陷波，该陷波所在的频率与主要噪音毛刺的频率相匹配或接近匹配。在本实施例中，该sinc滤波器140由(N-1)个延迟器142和N个接头(taps)144来实现。延迟后的输入值根据接头144的数量被反向缩放(scaled inversely)。这种实现方式的净效应是产生输入信号的一个移动平均值至该滤波器。该数字滤波器108可以具有在特定频率范围内的一个或多个阻带，而不是具有在特定频段的一个或多个陷波。例如，如果主要噪音毛刺发生在1MHz和2MHz，则该数字滤波器108可具有频率范围为0.8～1.2MHz和1.8～2.2MHz的阻带。在一般情况下，一个带阻滤波器的阻带是指输入信号至少衰减3dB的频率范围。对于具有阻带以外的频率的输入信号，带阻滤波器所提供的衰减小于3dB。
图4是图3的sinc滤波器140的频率响应图152，其中，N等于8。在该频域内，sinc滤波器140的传输特性具有一个低通形状，以减少在较高频率的信号内容。此外，该sinc滤波器140在其传递函数中具有频率为fCLK/N的整数倍的陷波154，其中，N是滤波器中的接头数量，fCLK是sinc滤波器所使用的时钟频率。“陷波”一词是指一个狭窄的频率范围，在该频率范围内，滤波器的传递函数要么变为零，要么大大衰减。通过将陷波154放置在相同的频率以作为时钟信号112的相位噪音毛刺，通过噪音毛刺而混合在基带中的噪音可显著减弱。
在图2的系统90中，有可能会在输出时钟信号112中出现频率为参考时钟频率的整数倍(谐波)的毛刺。在这种情况下，适当选择N(接头数量)可将数字滤波器108的传递函数中的陷波设置在相同的频率，以作为部分或全部由PLL(和/或噪音耦合)产生的毛刺。
请参阅图5，图表160给出了图2的过采样CT DAC 100的一实施例的输出信号频谱162。该输出信号频谱162包含代表处于基带频率范围166内的信号的一个峰值164以及几个处于基带频率范围166之外的陷波168。在本实施例中，使用一个4接头sinc滤波器。该陷波168具有减少混合到基带166的噪音的效果。如果存在于时钟信号112中的大的毛刺设置在与陷波168相同的频率，可显著减少混合在基带166中的噪音。
下面介绍可能出现在图2的系统90中的时钟信号的频谱的实施例。请参阅图6，图表170给出了一相对干净的时钟信号的频谱172的实施例，由于耦合在锁相回路的前端路径，该相对干净的时钟信号具有相对小的且频率为参考时钟频率的整数倍的毛刺174(fREF)。在图表170中，横轴代表频率，纵轴代表相位噪音(dBc为单位，表示相对载波分贝)。
在一些实施例中，由于嘈杂(noisy)以及紧凑的电路，高层次(high levels)的噪音耦合可引发时钟信号的更大毛刺。请参阅图7，图表180显示了一个具有多组毛刺184、186、188的嘈杂的时钟信号的频谱182，该多组毛刺184、186、188具有多个不同的来源。从图180的左边起，有一对处于60kHz～80kHz之间的毛刺184来自于一个小数N(fractional-N)PLL的非线性特性。当频率提高至1.6MHz及其谐波时，则会产生一块毛刺186，该毛刺186来自于通过一个电源耦合的噪音，该电源来自于附近的一个工作在1.6MHz的电荷泵。最后，源自26MHz的参考时钟的大毛刺188及其谐波通过时钟树(时钟分配网络)的源头耦合。任何或所有这些大的相位噪音峰值均可以与CT DAC 110的输出相混合(相乘)，并将有效的噪音放置在基带频率范围内。
通过精确设计该数字滤波器108，使得该数字滤波器108包含多个陷波，该陷波所在的频率匹配于或接近于该相位噪音毛刺184、186、和/或188的频率，由此可以显著减少混合在基带内的噪音。
在一些实施例中，在图2中显示的一个单独模块的数字滤波器108可与CT DAC 110结合。该CT DAC 110的各个元件可进行缩放以与一个有限脉冲响应(Finite Impulse Response，FIR)滤波器的滤波器系数相匹配。然后，该CTDAC 110用于通过滤波器输入信号的适当延迟量而控制每个滤波器元件，从而直接执行滤波。这种结构被称为有限冲击响应DAC(Finite Impulse ResponseDAC，简称FIR DAC)，并作为“SD ADC with Finite Impulse Response FeedbackDAC”(B.Putter，IEEE国际固态电路会议，2004年2月)的概述。
图2的用于减少连续时钟增量和DAC 100中的噪音毛刺的混合信号内容的相同技术也适用于过采样ADC，具体请参阅下面描述。
改进后的连续时钟增量和ADC
请参阅图8，在某些实施方式中，一个系统190可包含一个过采样CT ADC192，该过采样CT ADC 192将模拟输入信号194转换成数字输出数据196。该CT ADC 192从时钟产生及分配电路200接收一个时钟信号198(例如，一个具有时钟频率fADC的ADC)，该时钟产生及分配电路200包含一个整数N PLL 202和一个时钟分配网络(或时钟树)204。在本实施例中，该过采样CT ADC 192是一个连续时钟增量和ADC。该整数N PLL 202接收一个输入参考时钟206(具有频率fREF为26MHz)，并产生一个频率为参考时钟频率的倍数的输出时钟208。例如，PLL 202可将时钟频率增大16倍，并产生一个频率为416MHz的输出时钟信号208。该416MHz的时钟信号208经由该时钟分配网络204传输，并被发送到该过采样CT ADC 192，或于发送到过采样CT ADC 192之前被分频至208MHz。
该过采样CTADC 192可以是，例如，与一个数字信号处理器串联，或属于一个混合信号处理链的一部分。该过采样CT ADC 192还可以是包含模拟和数字电路的芯片系统的一部分。该系统190可以是使用一个ADC的任何电子设备，例如，一个音频译码器或视频译码器。该过采样CT ADC 192在移动设备(如手机、笔记本计算机或平板计算机)中非常有用。
该过采样CT ADC 192可以有多种实现方法。请参阅图9，在另一实施方式中，过采样CT ADC 270包含一个环路滤波器212、一个量化器214，该过采样CT ADC 270将模拟输入信号U(t)转换成数字输出数据V(n)。该过采样CT ADC 270与一个回馈DAC 216、以及一个与该回馈DAC 216串联的数字滤波器218耦接。例如，该环路滤波器210可以是一个三阶环路滤波器，该可量化器214可以是三级量化器。该数字滤波器218可以是，例如，一个具有陷波的频率响应的sinc滤波器，该陷波所在的频率对应于该DAC 216所使用的时钟信号频率的噪音毛刺的频率。该滤波器的陷波可移除或减少在该输出数据V(n)中的带外信息(输入到回馈路径中的DAC 216)，否则该带外信息将会与时钟信号的噪音毛刺相混合而造成抖动。
请参阅图10，在又一实施方式中，过采样CT ADC 280具有混合前馈/回馈结构。该ADC 280包含加总模块282、284、286，积分器288、290、292，量化器294，外部回馈DAC 296，与该外部回馈DAC 296串联的数字滤波器298，内部回馈DAC 300，以及与该内部回馈DAC 300串联的数字滤波器302。在该过采样CT ADC 280中，可提供从输出V(n)到加总模块282(通过数字滤波器298和外部回馈DAC 296)、从输出V(n)到加总模块286的输入(通过数字滤波器302和内部回馈DAC 300)、以及从积分器292的输出到加总模块284的输入的回馈路径。该前馈路径则是从积分器288的输出到加总模块286的输入。
在一些实施例中，该数字滤波器298是一个4接头sinc滤波器，其能够最大限度地减少因噪音而产生的抖动。该数字滤波器302是一个四分量FIR滤波器，其连同该内部回馈DAC 300来补偿外部回馈延迟(由该数字滤波器298造成，该数字滤波器298可以是一个sinc滤波器)。
请参阅图11，在又一实施方式中，过采样CT ADC 310与该过采样CT ADC280大致相同，其区别在于：增加一个从该调制器输入(U(t))314到加总模块286的输入的前馈路径312。该前馈路径312抑制低频信号传递函数(STF)的峰值。在该前馈路径312中的一个低通滤波器316则抑制该调制器输入的高频成分。
图12为一个可用于实现图8的CTADC 192的一个增量和ADC 320的实施例。该增量和ADC 320包含一个环路滤波器212、一个量化器214、一个外部DAC回馈路径244、以及一个内部DAC回馈路径246。该环路滤波器212包含加总模块220、222、224，积分器226、228、230，增益级232、234、236，前馈路径238、240，以及回馈路径242。外部DAC回馈路径244包含一个外部回馈CT DAC 252，该DAC 252与数字滤波器254串联。该内部DAC回馈路径246包含一个与FIR(数字)滤波器250串联的内部回馈CT DAC(也称FBDAC)。本实施例中，该数字滤波器可以是一个4接头sinc滤波器254。该sinc滤波器254采用外部回馈延迟，该外部回馈延迟可以通过该FIR(数字)滤波器250进行补偿。该FIR(数字)滤波器250可以是，例如，一个五分量的FIR滤波器。
假设提供到该增量和ADC 320的时钟信号198的频率fADC为208MHz，且该时钟信号198具有位于26MHz、52MHz、78MHz和104MHz的噪音毛刺(例如，来自26MHz参考频率的该整数N PLL 202)。该4接头sinc滤波器254的系数经过选取，使得滤波器具有的频率响应包含频率分别为fCLK/2和fCLK/4，或者是104MHz和52MHz的陷波。该CT DAC(外部回馈DAC)252的输出频谱与图5相似，该输出频谱具有陷波168。通过将陷波放置在相同的频率以作为来自整数N PLL 202的部分毛刺，能够减少混合到基带的噪音。由于CT DAC 252的输出频谱中的陷波被放置在52MHz以及104MHz，从而能够大大降低由该两种噪音毛刺而混合到基带的噪音。该内部DAC回馈路径246中的FIR(数字)滤波器250的系数被选定来补偿由sinc滤波器254引起的回馈延迟。
图12的连续时钟增量和ADC 320的操作描述如下。
该ADC 320的输入信号U(t)被应用到该加总模块220中。从该外部回馈DAC 252输出的回馈信号VFB也应用于该加总模块220，且在该加总模块220中，该回馈信号VFB被输入信号U(t)减去，以形成一个信号Verr1。信号Verr1应用到积分器226的输入。积分器226的输出V1经过一个增益级(a21)232后，应用到该加总模块222中。该加总模块222从一个增益元件(a23)255接收一个负输入Va23，该增益元件(a23)255是从下一个积分级(如积分器230)的输出回馈出来。该加总模块222的输出流经积分器228，以形成一个信号V2。该信号V2由该增益元件(a32)234缩放，以形成一个作为该加总模块224的正输入的信号Va32来提供到该加总模块224。
加总模块224的额外正输入包含由模块(b31)256缩放该输入U(t)而得的信号Vb31以及由模块(a31)257缩放该积分器226的输出而得的信号Va31。加总模块224的负输入信号VIFB被正输入减去，以产生一个信号Verr3。该信号Verr3被应用到积分器230的输入，以产生一个输出信号V3。该输出信号V3由增益元件(C3)236缩放，从而产生应用到量化器214的输入的信号VC3。量化器214的输出V(n)是该连续时钟增量和ADC 320的数字输出。该输出V(n)也回馈到内部回馈DAC 248的输入以及该外部回馈DAC 252。
该连续时钟增量和ADC 320的该回馈分支、增益模块、以及积分器级之间的相互连接是用来为该连续时钟转换器提供一个精确的传递函数。由多个积分器所提供的较大的低频增益，迫使(forces)该信号VFB以及该外部回馈DAC 252的输出密切跟踪出现在输入U(t)的值。这种方式依次迫使电压V(n)以及该连续时钟增量和ADC 320的数字输出密切跟踪为正常运行所需的输入信号U(t)。
与转换器320相关的两个重要传输函数分别为噪音传递函数(NTF)和信号传递函数(STF)。该信号传递函数将ADC输入、U(t)、输出V(n)分别与频率之间的关系进行量化。在一些实施例中，需要在连续时钟增量和ADC 320的整个通带内保持一个相对平坦的信号传递函数。ADC 320的噪音传递函数代表注入在量化器214的量化噪音和ADC 320的输出V(n)之间的传递函数。为了获得最佳性能，应当对该噪音传递函数进行整形以使得量化误差大部分位于ADC 320的通带之外。而对于一个典型的低通ADC，这就意味着噪音传递函数的结果将具有一个高通的特点，正如上述情况。
由于量化器的有限解决方案(resolution)而导致的误差被称为量化噪音，或Q噪音。这个误差代表量化器的输入电压和输出值之间的差。虽然后者系数字方式，但它仍然代表一个特定的模拟电压，该模拟电压可以与量化器输入进行比较以确定所产生的误差结果。
在设计该过采样CT ADC 320过程中，该ADC 320的一个线性模型可被开发出来，且该ADC 320内的各种增益模块的系数可使用这种方式来决定，以获得一个目标噪音传递函数。
请参阅图13，CT ADC 320的线性模型260(没有滤波器254、250的ADC320除外)通过使用一个加法器262来取代量化器214而实现，该加法器262具有来自上一级的第一输入信号264以及量化噪音的第二输入信号266。由此，输出V(n)代表所需的信号加上量化误差。此外，该等回馈DAC(例如，图12的252和248)被理想的增益元件(d1)268、(d2)269所取代，该理想的增益元件268、269可对该等回馈DAC内的任何隐含增益进行缩放。一旦该线性模型260被开发，转换器内的各种增益模块的系数即以某种方式确定，使得该环路滤波器可获得一个目标噪音传递函数。
虽然图13的线性模型260不包含数字滤波器254和250(图12)，以上所述相同的流程也可用于设计图12所示的包含分别与回馈DAC 252、248串联的数字滤波器254、250的连续时钟增量和ADC 320。在这种情况下，该数字滤波器254、250的系数被作为所需脉冲响应的调谐(tuning)的一部分来调整，以获得目标性能。例如，该4接头sinc滤波器254可设计来使得陷波频率与噪音毛刺频率相匹配，然后选择FIR(数字)滤波器250的系数并结合在ADC中的系数，以调整该脉冲响应来获得目标噪音传递函数。
在一些实施例中，数字滤波器108(图2)、218(图9)、298、302(图10)、250、254(图12)可以是具有可编程系数的滤波器，该可编程系数可以被选择来调整陷波频率，以使得陷波频率能够与至少一部份噪音毛刺的频率相匹配。
上面已描述了多个实施例。然而，可以理解，可根据上述实施例进行各种修改。例如，一个或多个实施例中的多个元件可以被合并、删除、修改或补充以形成更多的实施例。作为另一个实施例，图中的逻辑流程不要求与所显示的特定顺序相符以达到理想的结果。此外，一些其他的步骤可能会被增加到上述流程或从上述流程移中删除，或者一些其他的元件可能被添加到上述系统中或者从上述系统中删除。
例如，耦合到ADC或DAC中的噪音可能来自不同于上述来源的其他来源。在时钟产生及分配电路(例如，114或200)中可使用延迟锁定环，而不是使用PLL(例如，116或202)。PLL(如116)可以是，例如，一个整数N PLL或一个小数N PLL。在整数N PLL中，PLL的输出时钟频率是输入时钟频率的整数倍。在一个小数N PLL中，PLL的输出时钟频率是输入时钟频率的非整数倍。例如，一个小数N PLL可接收1MHz的输入时钟信号，并产生一个25.7MHz的输出时钟信号。数字滤波器108(图2)、218(图9)、298、302(图10)、250、254(图12)中的每一个都可以是，例如，有限脉冲响应(FIR)滤波器、无限脉冲响应(IIR)滤波器、或FIR滤波器和IIR滤波器的组合。每个数字滤波器108(图2)、218(图9)、298、302(图10)、250、254(图12)的滤波传递函数的陷波可设置在与参考时钟(例如，图2的120或图8的206)频率或参考时钟频率的谐波相匹配的频率上。
该数字滤波器108可以是一个数字带阻滤波器。请参阅图14A，数字带阻滤波器330可以是一个IIR数字滤波器。在本实施例中，该带阻滤波器330是一个4阶切比雪夫(Chebychev)型无限脉冲(II)带阻滤波器。请参阅图14B，图表340显示了带阻滤波器330的频率响应342。该带阻滤波器330对频率在阻带344内的信号进行衰减。
请参阅图15A，数字带阻滤波器350可以是FIR滤波器。在本实施例中，该带阻滤波器350作为一个32阶带阻FIR滤波器执行，其包含33个系数B0-B32。请参阅图15B，图表360显示了该FIR系数B0-B32的值。请参阅图15C，图表370显示了该带阻滤波器350的频率响应372。该带阻滤波器350对频率处于阻带374内的信号进行衰减。该FIR滤波器350的频率响应372具有比该IIR滤波器330更加柔和的角(Corner)。
系统(例如，90或190)的基带是指覆盖该系统的兴趣信号的信号频带。例如，该信号频带可能会延长预定的频率范围，如0～44.1KHz，或1MHz～21MHz。本实施例中，如果系统90或190是手机，则基带或信号频带包含兴趣信号，如语音、数据和控制信号。在信号频带为从1MHz到2MHz的实施例中，过采样可以用于最小化(或减少)信号频带内的量化噪音，并且，放置在CT DAC或CT ADC之前的数字滤波器用于最小化(或减少)信号频带以外的噪音量，该噪音混合在噪音毛刺中并进入信号频带内。
该过采样CT ADC 192可以有不同于上述结构的配置。例如，ADC 192可以有不同于上述前馈和回馈路径的结构，且增益系数也可以不同。时钟源可以是，例如，定期重新校准的校准振荡器。被过采样CT ADC 192或320转换的该模拟信号可以是，例如，一个差分信号。对应的，其他类似的实施方式也在下述申请专利范围的保护范围内。
可以理解，本领域技术人员可对上述装置和方法进行标号修改以及替换，但仍将保留有本发明的教示。因此，上述披露应根据权利要求进行解释。

Claims (30)

1.一种装置包含：
一时钟源，用于产生一时钟信号，当产生或者传输该时钟信号时，一噪音信号被加入到该时钟信号中；以及
一过采样连续时钟数模转换器，其包含：
一增量和调制器，用于在数字输入数据样本上执行噪音整形并提供多个中间数据样本；
一滤波器，用于对该中间数据样本滤波并产生滤波后的样本，该滤波器包含一传递函数，该传递函数具有位于预定频率范围的阻带，该预定频率范围包含噪音信号或者噪音信号的一个分量的频率；以及
一连续时钟数模转换器，用于将滤波后的样本转换成一个模拟输出信号；
其中，该时钟信号或者从该时钟信号衍生的信号被该过采样连续时钟数模转换器的一个或者多个元件使用。
2.如权利要求1所述的装置，其特征在于，该滤波器的传递函数具有一个陷波，该陷波所在的频率与噪音信号或者噪音信号的一个分量的频率相匹配。
3.如权利要求2所述的装置，其特征在于，该时钟源包含一个锁相回路或一个延迟锁定回路，该锁相回路或延迟锁定回路具有运作在一参考时钟频率的参考时钟，且该滤波器的传递函数中的陷波被设置在一个与所述参考时钟频率或参考时钟频率的一个谐波相匹配的频率上。
4.如权利要求1所述的装置，其特征在于，该数字输入数据样本具有在一兴趣频带内的分量频率并与一模拟信号结合，该增量和调制器在该数字输入数据样本上执行噪音整形，以减少处于兴趣频带内的滤波后的样本的量化噪音，以及将部分量化噪音放置在兴趣频带之外，而该阻带处于兴趣频带之外。
5.一种装置，包含：
一时钟源，用于产生一时钟信号，当产生或者传输该时钟信号时，一噪音信号被加入到该时钟信号中；以及
一过采样连续时钟模数转换器，该过采样连续时钟模数转换器包含：
一量化器，用于量化一第一中间信号以及产生一数字输出信号；
一第一滤波器，用于对该数字输出信号滤波并产生一滤波过的第一数字信号，该滤波器包含一传递函数，该传递函数具有位于一预定频率范围的阻带，该预定频率范围包含噪音信号或者噪音信号的一个分量的频率；
一第一回馈连续时钟数模转换器，用于将滤波过的第一数字信号转换成一个代表该第一数字信号的第一模拟信号；以及
一第一电路，用于产生一第二中间信号，该第二中间信号表示一模拟输入信号与该第一模拟信号之间的差；
其中，该时钟信号或者该时钟信号的衍生信号被该过采样连续时钟模数转换器的一个或者多个元件使用。
6.如权利要求5所述的装置，其特征在于，该滤波器的传递函数具有一个陷波，该陷波所在的频率与噪音信号或者噪音信号的一个分量的频率相匹配。
7.如权利要求6所述的装置，其特征在于，该时钟源包含一个锁相回路或一个延迟锁定回路，该锁相回路或延迟锁定回路具有运作在一参考时钟频率的参考时钟，且该滤波器的传递函数中的陷波具有一个与该参考时钟频率或该参考时钟频率的一个谐波相匹配的频率。
8.如权利要求5所述的装置，其特征在于，该模拟输入信号具有位于一兴趣频带内的分量频率，该量化器、第一滤波器、第一回馈连续时钟模数转换器、以及该第一电路形成一个增量和调制器，该增量和调制器执行噪音整形以减少处于兴趣频带内的数字输出信号的量化噪音以及将部分量化噪音放置在兴趣频带之外，且该阻带处于兴趣频带之外。
9.如权利要求5所述的装置，进一步包含：
一第二滤波器，用于对该数字输出信号滤波并产生一滤波过的第二数字信号；
一第二回馈连续时钟数模转换器，用于将滤波过的第二数字信号转换成一个代表该第二数字信号的第二模拟信号；以及
一第二电路，用于产生一第三中间信号，该第三中间信号表示一处理过的第二中间信号与该第二模拟信号的差。
10.一种装置包含：
一过采样连续时钟转换器，其包含：
一第一滤波器，用于对一过采样数字信号滤波并产生一滤波过的过采样数字信号，该第一滤波器包含一具有位于预定频率范围的阻带的传递函数，该预定频率范围包含一噪音信号的频率，该阻带位于一兴趣频带之外；
一连续时钟数模转换器，用于将滤波过的过采样数字信号转换成一个第一模拟信号；以及
一第二滤波器，用于对该第一模拟信号进行滤波并产生一模拟输出信号，该第二滤波器减少模拟输出信号中的具有兴趣频带之外的频率的分量。
11.如权利要求10所述的装置，进一步包含：
一个用于产生一时钟信号的时钟源，当产生或者传输该时钟信号时，该时钟信号的噪音级中添加有一个相位噪音峰值，其中，该第一滤波器的传递函数包含一个陷波，该陷波的频率与该相位噪音峰值相匹配。
12.一种装置，包含：
一过采样连续时钟模数转换器，用于将一模拟输入信号转换为一数字输出信号，该过采样连续时钟模数转换器包含：
一量化器，用于量化一第一中间信号以及产生一数字输出信号；
一第一滤波器，用于对该数字输出信号滤波并产生一滤波过的第一数字信号，该第一滤波器包含一具有位于预定频率范围的阻带的传递函数，该预定频率范围包含噪音信号或者噪音信号的一个分量的频率；
一第一回馈连续时钟数模转换器，用于将滤波过的第一数字信号转换成一个代表该第一数字信号的第一模拟信号；以及
一第一电路，用于产生一第二中间信号，该第二中间信号表示一模拟输入信号与该第一模拟信号之间的差，该模拟输入信号被该连续时钟模数转换器转换为该数字输出信号。
13.如权利要求12所述的装置，进一步包含：
一时钟源，该时钟源用于产生一时钟信号，当产生或者传输该时钟信号时，该时钟信号的噪音级中添加有一个相位噪音峰值，其中，该第一滤波器的传递函数包含一个陷波，该陷波产生在与至少一个该相位噪音峰值相匹配的频率。
14.如权利要求12所述的装置，进一步包含：
一第二滤波器，用于对该数字输出信号进行滤波并产生一滤波过的第二数字信号，该第二数字信号补偿该第一滤波器产生的回馈延迟量；以及
一第二回馈连续时钟数模转换器，用于将滤波过的第二数字信号转换成一个被回馈到一第二回馈回路中的第三中间信号。
15.一种装置，包含：
一过采样连续时钟转换器，用于将一输入信号转换为一个与该输入信号格式不同的输出信号，该过采样连续时钟转换器包含：
一滤波器，用于对一过采样数字信号滤波并产生一滤波过的信号，该滤波器包含一具有位于预定频率范围的阻带的传递函数，该预定频率范围包含噪音信号的频率，该阻带位于一兴趣频带之外；以及
一连续时钟数模转换器，用于将滤波后的信号转换成一个模拟信号。
16.如权利要求15所述的装置，进一步包含一个过采样连续时钟数模转换器，该输入信号包含一个数字信号，该输出信号包含该模拟信号或者过滤后的该模拟信号。
17.如权利要求15所述的装置，进一步包含一个过采样连续时钟模数转换器，该过采样连续时钟模数转换器包含一个量化器，该量化器用于产生该过采样数字信号，且从该连续时钟数模转换器输出的该模拟信号被回馈到一回馈回路中。
18.如权利要求15所述的装置，其特征在于，该滤波器的传递函数具有一个陷波，该陷波所在的频率与该噪音信号或者噪音信号的一个分量的频率相匹配。
19.一种方法，用于将数字输入数据样本转换为一模拟输出信号，该方法包含：
传输具有一噪音信号的时钟信号；
通过使用具有传递函数的滤波器过滤具有兴趣信号带之外的分量的过采样数字数据，以产生过滤后的采样信号，其中，该传递函数具有一阻带，该阻带所在的频率与噪音信号或者噪音信号的一个分量的频率相匹配，且该阻带处于兴趣信号带之外；以及
使用一个连续时钟数模转换器将该过滤后的采样信号转换为一个模拟输出信号。
20.如权利要求19所述的方法，进一步包含：
使用一个锁相回路或一个延迟锁定回路产生该时钟信号，该锁相回路或延迟锁定回路具有运作在一参考时钟频率的参考时钟；以及
将该滤波器的传递函数中的一个陷波设置在一个与所述参考时钟频率或该参考时钟频率的一个谐波相匹配的频率上。
21.如权利要求19所述的方法，其特征在于，该滤波器的传递函数具有一个陷波，该陷波所在的频率与噪音信号或者噪音信号的一个分量的频率相匹配。
22.一种用于将模拟输入信号转换为一数字输出信号的方法，包含：
产生一时钟信号；
传输该时钟信号，并当产生或者传输该时钟信号时，一噪音信号被加入到该时钟信号中；
量化一第一中间信号以及产生一数字输出信号；
使用一滤波器对该数字输出信号滤波并产生一滤波过的数字信号，该滤波器包含一具有位于预定频率范围的阻带的传递函数，该预定频率范围包含噪音信号或者噪音信号的一个分量的频率；
使用一回馈连续时钟数模转换器，以将该滤波过的数字信号转换成一个代表该滤波过的数字信号的模拟信号；以及
产生一第二中间信号，该第二中间信号表示一模拟输入信号与该代表该滤波过的数字信号的模拟信号之间的差。
23.如权利要求22所述的方法，进一步包含：
使用一锁相回路或一延迟锁定回路产生该时钟信号，该锁相回路或延迟锁定回路具有运作在一参考时钟频率的参考时钟；以及
将该滤波器的传递函数中的一个陷波设置在一个与所述参考时钟频率或参考时钟频率的一个谐波相匹配的频率上。
24.如权利要求22所述的方法，其特征在于，该滤波器的传递函数具有一个陷波，该陷波所在的频率与噪音信号或者噪音信号的一个分量的频率相匹配。
25.一种装置包含：
一过采样连续时钟数模转换器，用于将数字输入数据转换为模拟输出数据，该过采样连续时钟数模转换器包含：
一滤波器，用于对一过采样数据进行滤波并产生一滤波过的数据，该滤波器包含一具有位于一兴趣频带之外的频率范围的阻带的传递函数，该频率范围包含时钟信号的噪音分量的频率；以及
一连续时钟数模转换器，用于将滤波过的数据转换成一模拟输出信号，该连续时钟数模转换器使用该时钟信号或从该时钟信号衍生的另一信号。
26.如权利要求25所述的装置，其特征在于，该滤波器的传递函数具有一个陷波，该陷波所在的频率与噪音信号或者噪音信号的一个分量的频率相匹配。
27.如权利要求26所述的装置，其中该噪音信号的频率对应于一个参考时钟信号或者该参考时钟信号的谐波的频率。
28.一种装置包含：
一过采样连续时钟模数转换器，用于将模拟输入信号转换为数字输出信号，该过采样连续时钟模数转换器包含：
一量化器，用于量化一第一中间信号以及产生一数字输出信号；
一滤波器，用于对该数字输出信号进行滤波并产生一滤波过的数字信号，该滤波器包含一具有阻带的传递函数，该阻带的频率位于一兴趣信号频带之外的频率范围内，该频率范围包含时钟信号的噪音分量的频率；
一回馈连续时钟数模转换器，用于将滤波过的数字信号转换成一个代表该滤波过的数字信号的模拟信号，该回馈连续时钟数模转换器使用该时钟信号或从该时钟信号衍生的另一信号；以及
一电路，用于产生一第二中间信号，该第二中间信号表示一模拟输入信号与代表该滤波过的数字信号的该模拟信号之间的差。
29.如权利要求28所述的装置，其特征在于，该滤波器的传递函数具有一个陷波，该陷波所在的频率与噪音信号或者噪音信号的一个分量的频率相匹配。
30.如权利要求29所述的装置，其特征在于，该噪音信号的频率对应于一个参考时钟信号或者该参考时钟信号的谐波的频率。
CN201280000230.7A 2011-01-20 2012-01-05 转换器系统、过采样连续时钟转换器及其转换方法 Expired - Fee Related CN102714503B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161434692P 2011-01-20 2011-01-20
US61/434,692 2011-01-20
US13/337,143 2011-12-25
US13/337,143 US8570200B2 (en) 2011-01-20 2011-12-25 Continuous-time oversampled converter having enhanced immunity to noise
PCT/US2012/020379 WO2012099723A1 (en) 2011-01-20 2012-01-05 Continuous-time oversampled converter having enhanced immunity to noise

Publications (2)

Publication Number Publication Date
CN102714503A true CN102714503A (zh) 2012-10-03
CN102714503B CN102714503B (zh) 2015-05-13

Family

ID=46516020

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280000230.7A Expired - Fee Related CN102714503B (zh) 2011-01-20 2012-01-05 转换器系统、过采样连续时钟转换器及其转换方法

Country Status (6)

Country Link
US (1) US8570200B2 (zh)
EP (1) EP2520024B1 (zh)
JP (1) JP5490925B2 (zh)
CN (1) CN102714503B (zh)
TW (1) TWI467927B (zh)
WO (1) WO2012099723A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103761158A (zh) * 2014-01-16 2014-04-30 刘宝成 基线pic单片机内部振荡器重新校准的一种方法
CN104426548A (zh) * 2013-09-05 2015-03-18 上海海尔集成电路有限公司 一种模数转换采样电路和计量芯片
CN104935342A (zh) * 2015-06-26 2015-09-23 海芯科技(厦门)有限公司 一种动态过采样模/数转换器及其设计方法
WO2018010572A1 (en) * 2016-07-15 2018-01-18 Huawei Technologies Co., Ltd. Digital to analog converter apparatus, system, and method with quantization noise that is independent of input signal
CN109428600A (zh) * 2017-08-25 2019-03-05 联发科技股份有限公司 用于提高有线互连的频谱效率的σ-δ调制器和系统
CN112088492A (zh) * 2018-05-09 2020-12-15 微芯片技术股份有限公司 具有输入前馈的δ-σ回路滤波器
CN112511161A (zh) * 2020-11-26 2021-03-16 重庆智能机器人研究院 一种用于Σ-△ADC芯片的sinc滤波器仿真测试系统及方法
CN114172519A (zh) * 2021-12-07 2022-03-11 浙江大学 一种低功耗高分辨率的连续时间的Sigma-Delta调制器

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101792261B1 (ko) * 2011-09-30 2017-11-02 삼성전기주식회사 전력 측정 장치
CN103532412A (zh) * 2012-07-05 2014-01-22 台达电子工业股份有限公司 一种功率变换器的反馈控制电路及功率变换器系统
US9373245B2 (en) * 2013-02-22 2016-06-21 Cooper Technologies Company Smart notification appliances
US9973079B2 (en) 2013-02-26 2018-05-15 Linear Technology Corporation Synchronized charge pump-driven input buffer and method
US8896475B2 (en) 2013-03-15 2014-11-25 Analog Devices Technology Continuous-time oversampling pipeline analog-to-digital converter
CN105308530B (zh) * 2013-05-17 2018-01-19 英特尔公司 使用动态电路基准的片上电源发生器
EP2882106A1 (en) 2013-12-06 2015-06-10 Nxp B.V. Sigma-delta modulator
US9312840B2 (en) 2014-02-28 2016-04-12 Analog Devices Global LC lattice delay line for high-speed ADC applications
EP2919388A1 (en) 2014-03-14 2015-09-16 Nxp B.V. Modulator with high signal to noise ratio
EP2922207B1 (en) * 2014-03-21 2020-04-29 Linear Technology Corporation Synchronized charge pump-driven input buffer and method
CN104539262B (zh) * 2014-12-08 2017-07-28 北京遥测技术研究所 一种连续可变速率的数字成型滤波处理方法
US9853654B2 (en) 2015-02-25 2017-12-26 Qualcomm Incorporated Error-feedback digital-to-analog converter (DAC)
EP3076552B1 (en) 2015-03-30 2019-01-30 Nxp B.V. Digital synchronizer
US10347352B2 (en) 2015-04-29 2019-07-09 Hewlett Packard Enterprise Development Lp Discrete-time analog filtering
US9762221B2 (en) 2015-06-16 2017-09-12 Analog Devices Global RC lattice delay
WO2017030994A1 (en) * 2015-08-14 2017-02-23 Cirrus Logic International Semiconductor Ltd. Phase shorting switch
US9509490B1 (en) * 2015-09-21 2016-11-29 Apple Inc. Reference clock sharing
US10234891B2 (en) * 2016-03-16 2019-03-19 Ricoh Company, Ltd. Semiconductor integrated circuit, and method for supplying clock signals in semiconductor integrated circuit
US9692442B1 (en) 2016-09-30 2017-06-27 Cypress Semiconductor Corporation Digital-to-analog converter with a sample and hold circuit and a continuous-time programmable block
US10218369B2 (en) * 2016-11-17 2019-02-26 The Trustees Of Columbia University In The City Of New York Systems and methods for delay-based continuous time processing
US10171102B1 (en) 2018-01-09 2019-01-01 Analog Devices Global Unlimited Company Oversampled continuous-time pipeline ADC with voltage-mode summation
KR102650109B1 (ko) 2018-06-05 2024-03-22 삼성전자주식회사 디지털 도메인에서 노이즈 쉐이핑을 수행하도록 구성되는 모듈레이터를 구현하기 위한 전자 회로
KR101982209B1 (ko) * 2018-06-14 2019-05-24 고려대학교 산학협력단 연속 시간 델타-시그마 변조기
US11133814B1 (en) 2020-12-03 2021-09-28 Analog Devices International Unlimited Company Continuous-time residue generation analog-to-digital converter arrangements with programmable analog delay
US11265000B1 (en) 2021-01-29 2022-03-01 Seagate Technology Llc Magnetoresistive asymmetry compensation
US11900970B2 (en) * 2021-01-29 2024-02-13 Seagate Technology Llc Magnetoresistive asymmetry compensation
US11750205B1 (en) * 2022-04-11 2023-09-05 Nxp B.V. Current digital-to-analog converter with distributed reconstruction filtering
CN117375615B (zh) * 2023-10-09 2024-04-30 山海芯半导体科技(上海)有限公司 一种模数转换器（adc）验证装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450083A (en) * 1994-03-09 1995-09-12 Analog Devices, Inc. Two-stage decimation filter
US20040140922A1 (en) * 2003-01-21 2004-07-22 Melanson John L. Signal processing system with baseband noise modulation and noise filtering
CN1972153A (zh) * 2005-09-06 2007-05-30 德科链路无线有限公司 排除通信信道的窄带噪声的系统和方法
US20080272946A1 (en) * 2007-05-02 2008-11-06 Melanson John L Signal processing system using delta-sigma modulation having an internal stabilizer path with direct output-to-integrator connection
US7479912B1 (en) * 2007-09-13 2009-01-20 Texas Instruments Incorporated Low-power high-performance audio DAC system including internal oscillator, FIFO memory, and ASRC
CN101828333A (zh) * 2007-08-03 2010-09-08 沃福森微电子股份有限公司 放大器电路以及在放大器电路中将信号放大的方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07118652B2 (ja) * 1990-10-12 1995-12-18 ヤマハ株式会社 Ｄａ変換装置
US5313205A (en) 1993-04-06 1994-05-17 Analog Devices, Inc. Method for varying the interpolation ratio of a digital oversampling digital-to-analog converter system and apparatus therefor
US5786778A (en) 1995-10-05 1998-07-28 Analog Devices, Inc. Variable sample-rate DAC/ADC/converter system
KR100298455B1 (ko) * 1998-03-13 2001-08-07 김영환 오버샘플링(oversampling)디지탈/아날로그컨버터
US6614374B1 (en) 1999-06-15 2003-09-02 Globespanvirata, Inc. High performance switched-capacitor filter for oversampling Sigma-Delta digital to analog converters
US6278394B1 (en) * 1999-09-21 2001-08-21 Motorola, Inc. Signal processing circuit and method of operation
DE60215298T2 (de) * 2002-03-20 2007-02-08 Freescale Semiconductor, Inc., Austin Analog-Digital Sigma-Delta Modulator mit FIR-Filter
US6963297B2 (en) * 2003-11-12 2005-11-08 Northrop Grumman Corporation Delta-sigma digital-to-analog converter assembly
US6894632B1 (en) 2004-01-14 2005-05-17 Northrop Grumman Corporation Programmable analog-to-digital converter
US7023371B2 (en) * 2004-04-12 2006-04-04 Broadcom Corporation Method and apparatus for an image canceling digital-to-analog converter (DAC)
EP1863185A4 (en) * 2005-03-25 2011-03-09 Pioneer Corp RADIO RECEPTION APPARATUS
TWI281322B (en) * 2005-11-29 2007-05-11 Alpha Imaging Technology Corp Digital analog converter apparatus and digital analog converter thereof
US7423567B2 (en) * 2006-09-12 2008-09-09 Cirrus Logic, Inc. Analog-to-digital converter (ADC) having a reduced number of quantizer output levels
US7720160B1 (en) 2006-12-14 2010-05-18 Maxim Integrated Products, Inc. Phase noise shaping using sigma delta modulation in a timing recovery unit
FI20075299A0 (fi) * 2007-04-30 2007-04-30 Nokia Corp A/D-muuntimen ja vastaanottimen suorituskyvyn parantaminen
TWI369873B (en) * 2007-08-22 2012-08-01 Realtek Semiconductor Corp Transmitter and transmission method thereof
US7825844B2 (en) * 2008-02-06 2010-11-02 Qualcomm Incorporated Adaptive high-order digital-to-analog conversion
EP2346167A1 (en) * 2008-09-30 2011-07-20 Panasonic Corporation Resonator and oversampling a/d converter
US7852249B2 (en) 2009-02-27 2010-12-14 Freescale Semiconductor, Inc. Sigma-delta modulator with digitally filtered delay compensation
US8436757B2 (en) * 2009-03-04 2013-05-07 National University Corporation Gunma University Complex bandpass ΔΣAD modulator and digital radio receiver
US8044836B2 (en) * 2009-10-30 2011-10-25 Stmicroelectronics Design & Application Gmbh Continuous time sigma-delta A/D converter and electrical system comprising the A/D converter
US8901996B2 (en) * 2010-11-30 2014-12-02 Infineon Technologies Ag Configurable system for cancellation of the mean value of a modulated signal

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450083A (en) * 1994-03-09 1995-09-12 Analog Devices, Inc. Two-stage decimation filter
US20040140922A1 (en) * 2003-01-21 2004-07-22 Melanson John L. Signal processing system with baseband noise modulation and noise filtering
CN1972153A (zh) * 2005-09-06 2007-05-30 德科链路无线有限公司 排除通信信道的窄带噪声的系统和方法
US20080272946A1 (en) * 2007-05-02 2008-11-06 Melanson John L Signal processing system using delta-sigma modulation having an internal stabilizer path with direct output-to-integrator connection
CN101828333A (zh) * 2007-08-03 2010-09-08 沃福森微电子股份有限公司 放大器电路以及在放大器电路中将信号放大的方法
US7479912B1 (en) * 2007-09-13 2009-01-20 Texas Instruments Incorporated Low-power high-performance audio DAC system including internal oscillator, FIFO memory, and ASRC

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104426548B (zh) * 2013-09-05 2017-07-28 上海东软载波微电子有限公司 一种模数转换采样电路和计量芯片
CN104426548A (zh) * 2013-09-05 2015-03-18 上海海尔集成电路有限公司 一种模数转换采样电路和计量芯片
CN103761158A (zh) * 2014-01-16 2014-04-30 刘宝成 基线pic单片机内部振荡器重新校准的一种方法
CN104935342B (zh) * 2015-06-26 2018-08-24 海芯科技(厦门)有限公司 一种动态过采样模/数转换器及其设计方法
CN104935342A (zh) * 2015-06-26 2015-09-23 海芯科技(厦门)有限公司 一种动态过采样模/数转换器及其设计方法
WO2018010572A1 (en) * 2016-07-15 2018-01-18 Huawei Technologies Co., Ltd. Digital to analog converter apparatus, system, and method with quantization noise that is independent of input signal
US9979445B2 (en) 2016-07-15 2018-05-22 Futurewei Technologies, Inc. Digital to analog converter apparatus, system, and method with quantization noise that is independent of an input signal
CN109428600A (zh) * 2017-08-25 2019-03-05 联发科技股份有限公司 用于提高有线互连的频谱效率的σ-δ调制器和系统
CN112088492A (zh) * 2018-05-09 2020-12-15 微芯片技术股份有限公司 具有输入前馈的δ-σ回路滤波器
CN112511161A (zh) * 2020-11-26 2021-03-16 重庆智能机器人研究院 一种用于Σ-△ADC芯片的sinc滤波器仿真测试系统及方法
CN112511161B (zh) * 2020-11-26 2023-09-08 重庆智能机器人研究院 一种用于Σ-△ADC芯片的sinc滤波器仿真测试系统及方法
CN114172519A (zh) * 2021-12-07 2022-03-11 浙江大学 一种低功耗高分辨率的连续时间的Sigma-Delta调制器
CN114172519B (zh) * 2021-12-07 2024-06-11 浙江大学 一种低功耗高分辨率的连续时间的Sigma-Delta调制器

Also Published As

Publication number Publication date
EP2520024A4 (en) 2016-01-27
TW201301776A (zh) 2013-01-01
JP5490925B2 (ja) 2014-05-14
TWI467927B (zh) 2015-01-01
CN102714503B (zh) 2015-05-13
WO2012099723A1 (en) 2012-07-26
US8570200B2 (en) 2013-10-29
EP2520024A1 (en) 2012-11-07
EP2520024B1 (en) 2017-05-03
US20120188107A1 (en) 2012-07-26
JP2013511241A (ja) 2013-03-28

Similar Documents

Publication Publication Date Title
CN102714503B (zh) 转换器系统、过采样连续时钟转换器及其转换方法
US8570201B2 (en) Direct feedback for continuous-time oversampled converters
KR100797663B1 (ko) 다이렉트 ＲＦ 샘플링을 위한 혼합 기술ＭＥＭＳ/ＢｉＣＭＯＳ ＬＣ 대역통과 시그마-델타
US6956514B1 (en) Delta-sigma modulators with improved noise performance
US6111531A (en) Parallel architecture for a bandpass sigma-delta modulator
US5124705A (en) Analog-to-digital signal converter comprising a multiple sigma-delta modulator
JPH05505287A (ja) シグマデルタ変調器
JP4331188B2 (ja) デジタル／アナログ変換器および信号のデジタル／アナログ変換方法
JP2004289793A (ja) 離散時間サンプルストリーム供給回路及びそれを含むシグマデルタミクサ
WO2005071845A1 (en) Programmable analog-to-digital converter
Laddomada Comb-Based Decimation Filters for $\Sigma\Delta $ A/D Converters: Novel Schemes and Comparisons
US4876543A (en) Multi-rate cascaded noise shaping modulator
WO2011150732A1 (zh) 一种调制器及其设计方法
EP2245742A1 (en) Adaptive high-order digital-to-analog conversion
US5838270A (en) Second order and cascaded 2-1 oversampled modulators with improved dynamic range
US7026970B2 (en) Method and system for a multi-rate analog finite impulse response filter
KR100878250B1 (ko) 시그마-델타 펄스 폭 변조기 및 시그마-델타 변조기
Presti et al. Efficient antialiasing decimation filter for/spl Delta//spl Sigma/converters
CN113659939B (zh) 一种基于闭环负反馈的upwm失真校正方法及该方法构建的数字upwm调制器
Finck High performance stereo bit-stream DAC with digital filter
Birru Reduced‐sample‐rate sigma–delta modulation using recursive deconvolution
Chiang et al. A novel wideband low-distortion cascaded sigma-delta ADC
Hauser Overview of oversampling A/D conversion
Birru Noise shaping with reduced clock frequency
Yu Synthesis of L-A modulators with elliptic noise-shaping functions.

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150513

Termination date: 20190105