KR100797663B1 - 다이렉트 ＲＦ 샘플링을 위한 혼합 기술ＭＥＭＳ/ＢｉＣＭＯＳ ＬＣ 대역통과 시그마-델타 - Google Patents

다이렉트 ＲＦ 샘플링을 위한 혼합 기술ＭＥＭＳ/ＢｉＣＭＯＳ ＬＣ 대역통과 시그마-델타 Download PDF

Info

Publication number
KR100797663B1
KR100797663B1 KR1020057017443A KR20057017443A KR100797663B1 KR 100797663 B1 KR100797663 B1 KR 100797663B1 KR 1020057017443 A KR1020057017443 A KR 1020057017443A KR 20057017443 A KR20057017443 A KR 20057017443A KR 100797663 B1 KR100797663 B1 KR 100797663B1
Authority
KR
South Korea
Prior art keywords
sigma
network
delta modulator
modulator
delta
Prior art date
Application number
KR1020057017443A
Other languages
English (en)
Other versions
KR20050108408A (ko
Inventor
로이드 에프. 린더
Original Assignee
레이티언 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레이티언 캄파니 filed Critical 레이티언 캄파니
Publication of KR20050108408A publication Critical patent/KR20050108408A/ko
Application granted granted Critical
Publication of KR100797663B1 publication Critical patent/KR100797663B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/402—Arrangements specific to bandpass modulators
    • H03M3/404—Arrangements specific to bandpass modulators characterised by the type of bandpass filters used
    • H03M3/408—Arrangements specific to bandpass modulators characterised by the type of bandpass filters used by the use of an LC circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/02—Delta modulation, i.e. one-bit differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/392—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation
    • H03M3/396—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation among different frequency bands
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Abstract

본 발명은 개선된 시그마-델타 변조기를 기술한다. 시그마-델타 변조기(100)는 온-칩(on-chip) LC 네트워크(110, 108)와 결합된 마이크로 전기기계 시스템(MEMS) 기술을 이용한다. MEMS 스위치들은 네트워크의 내외부에서 캐패시터들 및 인덕터들을 스위칭하는데 이용하기 위해 시그마-델타 변조기(100)의 중심 주파수 및 동조 범위를 수정한다. 더구나, MEMS 스위치의 사용은 이전의 온-칩 시그마-델타 변조기 설계에 관한 각각의 LC 네트워크의 Q를 개선한다. 각 LC 네트워크(110, 118)의 증가된 Q는 액티브 Q-개선 회로에 대한 필요성을 줄이거나 없애고, 시그마-델타 변조기(100)의 루프 내에 고유의 필터 모양을 개선한다. 또한, 시그마-델타 변조기(100)의 루프(146, 146', 148, 148')를 갖는 액티브 성분들의 왜곡 또한 개선된다. 그 칩에 데시메이터(252)를 추가하면, 완전한 단일 칩 LC 시그마-델타 아날로그-디지털 변환기(250)를 얻을 수 있다.
시그마-델타 변조기, 온-칩 LC 네트워크, MEMS 스위치, 캐패시터, 인덕터, 데시메이터

Description

다이렉트 ＲＦ 샘플링을 위한 혼합 기술 ＭＥＭＳ/ＢｉＣＭＯＳ ＬＣ 대역통과 시그마-델타{MIXED TECHNOLOGY MEMS/BICMOS LC BANDPASS SIGMA-DELTA FOR DIRECT RF SAMPLING}
본 발명은 시그마-델타 변조기(sigma-delta modulator)에 관한 것이며, 보다 구체적으로는 마이크로 전기기계 시스템(MEMS) 기술 및 BiCMOS 기술을 이용하여 유연한(flexible) 저전력의 변조기를 제공하는 단일 칩 시그마-델타 변조기에 관한 것이다.
아날로그-디지털 변환을 수행하기 위한 두가지 기본 기술이 있다. 나이키스트 속도(Nyquist rate) 기술로 알려져 있는 제1 기술을 이용한 아날로그-디지털 변환기(ADC)는 아날로그 입력 신호에 응답하여 디지털 신호를 직접적으로 생성한다. 나이키스트 속도 ADC는 입력 신호의 가장 높은 예상 주파수 성분의 두 배의 주파수(나이키스트 주파수로 공지되어 있음)로 아날로그 입력 신호를 샘플링한다. 나이키스트 속도 ADC는 입력 신호를 디지털화하기 위해 일련의 정밀하게 매칭된 구성요소를 사용한다. 나이키스트 속도 ADC의 분해능 및 정확성은 이 구성요소들의 매칭에 따른다. 그러나, 매우 정밀한 구성요소들은 종래의 집적 회로 처리로는 달성하기가 어렵다.
시그마-델타 기술로 알려져 있는 제2 기술을 이용한 ADC는 펄스 밀도가 ADC 입력에서 전압에 의해 정해지는 디지털 샘플의 스트림을 생성함으로써 아날로그 입력 신호를 표시한다. 시그마-델타 ADC는 시그마-델타 변조기 및 데시메이터(decimator)를 포함한다. 변조기는 아날로그 입력 신호와 피드백 신호 간의 필터링 차에 응답하여 디지털 출력 신호를 생성하는 양자화기(quantizer)를 포함한다. 피드백 신호는 디지털-아날로그 변환기(DAC)에서 아날로그 신호로 재변환된 디지털 출력 신호이다. 변조기는 오버샘플링되며(oversampled), 이는 샘플링 속도는 나이키스트 속도보다 높다는 의미이다. 데시메이터는 변조기의 출력을 재샘플링하고, 나이키스트 속도로 N비트 데이터 워드를 제공한다. 시그마-델타 기술은 나이키스트 속도 ADC에 필요한 정밀하게 매칭된 구성요소들(저항 및 캐패시터) 대신에 정확한 타이밍에 의해 고분해능을 달성한다.
간단한 시그마-델타 ADC는 필터 기능을 수행하는 단일의 적분기, 1비트 양자화기 및 1비트 DAC를 갖는 1차 변조기를 사용한다. 양자화기가 두 레벨 중 하나로만 변조기의 출력을 제공할 수 있기 때문에, 그 동작은 반드시 선형이어야 한다. 1차 시그마-델타 변조기는 샘플링 주파수에서 높은 양자화 잡음을 갖는다. 변조기에서의 필터 동작은 양자화 잡음이 보다 높은 주파수에서 보다 높게 형성한다. 그러므로, 이 변환기는 잡음-세이핑(noise-shaping) ADC로서 언급된다. 데시메이터는 또한 나이키스트 주파수에서 차단 주파수를 갖는 저역통과 특성을 갖는 필터를 포함한다. 샘플링 주파수는 나이키스트 주파수보다 훨씬 높기 때문에, 이 필터는 보통 이러한 대역외 양자화 잡음(out-of-band quantization noise)을 충분히 감쇠시킬 수 있다.
변조기 루프 내에 두 개의 필터를 갖는 2차 ADC는 1차 ADC보다 높은 대역외 양자화 잡음을 갖지만 더 낮은 대역내 잡음을 갖는다. 그러므로, 대역외 잡음이 충분히 필터링될 수 있으면, 2차 시그마-델타 변조기는 더 나은 성능을 가진다. 데시메이션 필터가 변조기의 차수보다 한 차수 더 크면 필요한 감쇠는 달성될 수 있다. 또한 보다 높은 차수의 변조기들이 안정화하기 더 어려운 경향이 있다해도, 보다 높은 차수의 변조기들을 사용하여 성능 증가를 달성할 수 있다.
통상적으로, 시그마-델타 변조기들은 적분기를 이산 시간 도메인(예를 들어, 스위치드-캐패시터 필터(switched-capacitor filter)를 사용하여) 또는 연속 시간 도메인(예를 들어, RC, 트랜스컨덕터-C 및 LC 필터를 사용하여) 중 하나에서 설계함으로써 구현된다. 이산 시간 변조기의 단점은 일반적으로 연속 시간 변조기보다 더 느리다는 것이다. 한편, 연속 시간 변조기는 통상적으로 온-칩 인덕터를 사용하는 설계가 시도되었지만 오프-칩 인덕터로 구현된다. 그러나, 온-칩 인덕터 설계는 기판(silicon)에서의 온-칩 인덕터에 이용가능한 Q에 제약이 있으며, 액티브 Q-개선 회로를 필요로 하며, 이는 잡음 및 왜곡을 도입한다. 온-칩 인덕터는 또한 주어진 인덕턴스값에 대해 임의의 유효(significant) Q 값이 존재하는 주파수 범위가 제한된다. 또한, 중심 주파수 동조가 액티브 회로를 이용하여 달성되며, 이는 결과적으로 중심 주파수가 조절됨에 따라 변조기의 전체적인 열잡음(thermal noise) 플로어를 저하시킨다. 더구나, 그러한 설계는 무선 주파수에서 유연성(예를 들어, 변조기의 특성을 동적으로 조절하는 능력)이 부족하므로, 광대역 주파수 호핑(hopping) 능력도 없다.
따라서, 그 특성을 동적으로 조절할 수 있는 무선 주파수(RF) 대역에 주파수 호핑 기능을 제공하기 위해 단일 칩 시그마-델타 변조기에 대한 기술이 요망된다. 부가적으로, 감소된 수의 액티브 Q-개선 회로를 갖는 시그마-델타 변조기를 제공하고, 광대역폭에 걸쳐 높은 Q를 가질 수 있는 인덕턴스 값을 갖는 것이 유리할 것이다.
발명의 개요
앞서 말한 관점에서, 본 발명은, 기판; 상기 기판 상의 적어도 하나의 트랜스컨덕턴스 증폭기; 상기 기판 상의 적어도 하나의 디지털-아날로그 변환기(DAC); 상기 기판 상의 복수의 마이크로 전기기계 시스템(MEMS) 스위치; 및 상기 기판 상의 적어도 하나의 LC 네트워크를 포함하되, 상기 변조기의 중심 주파수는 복수의 MEMS 스위치 중 적어도 하나를 이용하여 변경되는 시그마-델타 변조기에 관한 것이다.
본 발명의 또 다른 양상은, 기판; 상기 기판 상의 적어도 하나의 트랜스컨덕턴스 증폭기; 상기 기판 상의 적어도 하나의 디지털-아날로그 변환기(DAC); 상기 기판 상의 적어도 하나의 LC 네트워크; 및 상기 기판 상의 적어도 하나의 MEMS 가변 캐패시터를 포함하되, 상기 시그마-델타 변조기의 중심 주파수는 적어도 하나의 MEMS 가변 캐패시터의 캐패시턴스를 가변함으로써 변경되는 시그마-델타 변조기에 관한 것이다.
상술한 관련 목적들을 달성하기 위해, 본 발명은 이하 상세하게 설명되고 특 히 청구항에 기술된 특징들을 포함한다. 다음의 설명 및 첨부된 도면들은 본 발명의 소정의 실례가 되는 실시예들을 상세하게 설명한다. 그러나, 이러한 실시예들은 본 발명의 원리들이 이용될 수 있는 여러가지 방법들 중 극히 일부만을 나타내고 있다. 본 발명의 다른 목적, 장점 및 신규한 특징들은 도면을 참조하여 고려하면 이하의 본 발명의 상세한 설명으로부터 명백해 질 것이다.
도 1은 본 발명의 일실시예에 따른 시그마-델타 변조기의 블록도.
도 2a는 본 발명의 일실시예에 따른 시그마-델타 변조기에 사용되는 공진 LC 네트워크의 개략도.
도 2b는 본 발명의 또 다른 실시예에 따른 시그마-델타 변조기에 사용되는 공진 LC 네트워크의 개략도.
도 3은 본 발명의 일실시예에 따른 시그마-델타 아날로그-디지털 변환기의 블록도.
발명의 상세한 설명
다음은 첨부 도면을 참조한 본 발명의 상세한 설명이며, 전체적으로 동일한 참조 번호는 동일한 요소들을 지칭한다.
도 1을 참조하면, 본 발명의 일실시예에 따른 4차 시그마-델타 변조기(100)를 도시한다. 4차 변조기(100)는 단지 예시적인 것이며, 본 발명의 범위를 벗어나지 않고 보다 높거나 보다 낮은 차수의 변조기가 구현될 수도 있다. 또한, 편의 상, 여러 구성요소들 및 회로(예를 들어, 클럭 신호 및 전원 연결)를 변조기(100)에 도시하지 않았다. 그러나, 그러한 구성요소 및 회로의 구현은 본 공개 명세서가 기반으로 하는 분야의 숙련자들에게는 명백할 것이다.
시그마-델타 변조기(100)는, 예를 들어, 실리콘-게르마늄(SiGe) 기판과 같은 반도체 기판(102) 상에 구현된다. 입력 단자(104)는 시그마-델타 변조기(100)에 의해 디지털 형태로 변환할 아날로그 신호를 수신한다. 예를 들어, 입력 단자(104)에 복합 무선 신호를 수신하기 위한 안테나 또는 안테나 어레이(도시되지 않음)가 접속될 수 있다. 입력 단자(104)는 기판 상의 저잡음 증폭기(LNA)에 전기적으로 접속된다. LNA(106)는 트랜스컨덕턴스 증폭기이며, 입력 단자(104)에서의 전압을 전류로 변환하여 제1 가산 접속부(108)에 제공한다.
제1 가산 접속부(108)는 또한 제1 공진 LC 네트워크 및 제1 노드(112)에 전기적으로 접속된다. 이하, 제1 공진 LC 네트워크(110)에 대해 보다 상세하게 논의할 것이다. 제1 가산 접속부(108)의 출력은 트랜스컨덕턴스 증폭기(114)의 입력에 전기적으로 접속된다. 트랜스컨덕턴스 증폭기는 공진 LC 네트워크에서 생성된 전압을 전류로 변환하여 제2 가산 접속부(116)에 제공한다.
제2 가산 접속부(116)은 제2 공진 LC 네트워크(118) 및 제2 노드에 전기적으로 접속된다. 제2 가산 접속부(116)의 출력은 구동 증폭기(122)의 입력에 전기적으로 접속된다. 구동 증폭기(122)의 출력은 비교기(124)의 입력에 전기적으로 접속되고, 비교기(124)의 출력은 제3 노드(126)에 전기적으로 접속된다. 비교기(124)는 구동 증폭기(122)의 출력을 프리셋 전압과 비교하고, 1비트 데이터 스트림을 생성하여 제3 노드(126)를 통해 출력 단자(128)에 제공한다. 제3 노드(126)는 제1 래치(latch)(130)의 입력에 전기적으로 접속된다. 제1 래치(130)의 출력은 제4 노드(132)에 전기적으로 접속된다.
제4 노드(132)는 제1 디지털-아날로그 변환기(DAC)(134)의 입력, 제2 DAC(136)의 입력, 및 제2 래치(138)의 입력에 전기적으로 접속된다. 제1 DAC의 출력은 제2 노드(120)에 전기적으로 접속되고, 제2 DAC(136)의 출력은 제1 노드(112)에 전기적으로 접속된다.
제2 래치(138)의 출력은 제5 노드(140)에 전기적으로 접속된다. 제5 노드(140)는 제3 DAC(142)의 입력 및 제4 DAC(144)의 입력에 전기적으로 접속된다. 제3 DAC(142)의 출력은 제2 노드(120)에 전기적으로 접속되고, 제4 DAC(144)의 출력은 제1 노드(112)에 전기적으로 접속된다. 제1 래치(130) 및 제1 DAC(134)에 의해 제1 피드백 루프(146)가 형성된다. 제1 래치(130) 및 제2 DAC(136)에 의해 제2 피드백 루프(148)가 형성된다. 제1 래치(130), 제2 래치(138) 및 제3 DAC(142)에 의해 제3 피드백 루프(146')가 형성된다. 제1 래치(130), 제2 래치(138) 및 제4 DAC(144)에 의해 제4 피드백 루프(148')가 형성된다.
시그마-델타 변조기(100)는 바람직하게는 마이크로 전기기계 시스템(MEMS) 기술 및 예를 들어 단일의 기판(102) 상에서의 BiCMOS 기술을 포함하는 혼합 기술을 채용한다. 특히, 공진 LC 네트워크(110, 118)는 MEMS 기술을 이용하여 구현되며, LNA(106), 트랜스컨덕턴스 증폭기(114), 구동 증폭기(122), 비교기(124), 래치(130, 138) 및 DAC(134, 136, 142, 144)는 예를 들어 SiGe BiCMOS 기술을 이용하여 구현될 수 있다. 혼합 기술 접근법의 이점은 시그마-델타 변조기(100)의 크기, 전력 소모량, 잡음 및 왜곡의 감소를 포함한다. 크기 축소는 단일 칩 상에 많은 다른 기능들을 통합시킨 결과이다. 전력 절감은 전력 효율성 SiGe BiCMOS 처리, 액티브 Q-개선 회로의 감소 및/또는 제거 및 MEMS 기술을 사용하게 한다. 이것은 공진 MEMS LC 네트워크의 Q가 온-칩 LC 네트워크로 달성가능한 것보다 훨씬 더 높을 것이라는 사실의 결과이다.
지금부터, 시그마-델타 변조기(100)의 동작을 간략히 논의할 것이다. 계속해서 도 1을 참조하면, 예를 들어, 무선 주파수(RF) 신호와 같은 아날로그 신호가 시그마-델타 변조기(100)의 입력 단자(104)로 들어간다. RF 신호는 LNA(106)에 의해 조절되며, 그에 응답하여 이득 조절된 아날로그 신호를 출력으로 제공한다. 상술된 바와 같이, LNA(106)는 트랜스컨덕턴스 증폭기이고, LNA(106)의 입력에 인가된 전압 신호(Vin)를 전류 신호(I1)로 변환하여, LNA의 출력에 제공한다. 일실시예에서, LNA는 단일 종단 차동 변환(single ended to differential conversion)을 수행하므로, 변조기가 완전히 차동적이 되도록 하므로, 양호한 전력 공급 제거(rejection), 공통 모드 제거 및 2차 생성물의 상쇄(cancellation)를 제공한다. LNA(106)의 출력은 제1 가산 접속부(108)의 포지티브 입력에 제공된다. 제1 가산 접속부(108)의 네거티브 입력에는 제2 DAC(136) 및 제4 DAC(144)로부터의 전류 신호(I2)가 제공된다. 이하에 제2 DAC(136) 및 제4 DAC(144)에 대해서 보다 상세하게 논의할 것이다. 제1 가산 접속부(108)는 두개의 신호(하나의 양 및 하나의 음)를 합산하여 그 결과의 신호를 제1 공진 LC 네트워크(110)에 제공한다.
이하 보다 상세하게 기술되는 바와 같이, 제1 공진 LC 네트워크(110)는 가변 용량성 및 유도성 성분을 포함하므로, 변조기(100)의 중심 주파수 및 동조 범위를 조절할 수 있다. 제1 공진 LC 네트워크(110)는 제1 가산 접속부(108)에서 합산된 전류 신호를 전압 신호(V1)로 변환하여, 트랜스컨덕턴스 증폭기(114)에 제공한다. 트랜스컨덕턴스 증폭기(114)는 그 전압 신호를 다시 전류 신호(I3)로 변환한다(전달 함수는 I=GM*V, 여기서 "I"는 출력 전류이고, "GM"은 증폭기(114)의 이득이며, "V"는 증폭기(114)의 입력에서의 전압임). 트랜스컨덕턴스 증폭기(114)로부터의 전류 신호는 제2 가산 접속부(116)의 포지티브 입력에 제공된다. 제2 가산 접속부(116)의 네거티브 입력에는 제1 DAC(134) 및 제3 DAC(142)로부터의 전류 신호(I4)가 제공된다. 이하에 제1 DAC(134) 및 제3 DAC(142)에 대해서 보다 상세하게 논의할 것이다. 제2 가산 접속부은 두개의 신호들(하나의 양, 하나의 음)을 합산하여, 그 결과의 신호를 제2 공진 LC 네트워크(118)에 제공한다.
제1 공진 LC 네트워크(110)와 유사하게, 제2 공진 LC 네트워크(118)는 또한 가변 용량성 및 유도성 성분을 포함한다. 제2 공진 LC 네트워크(118)는 제2 가산 접속부(116)에서 합산된 전류 신호를 전압 신호(V2)로 변환하여, 구동 증폭기(122)의 입력에 제공한다. 구동 증폭기(122)는 실제로 소정의 이득 "A"를 갖는 버퍼 증폭기이며, 비교기(124)에 제공되는 전압 신호의 스케일링(scaling)을 용이하게 한다. 비교기(124)는 구동 증폭기(122)로부터의 필터링되고 이득 조절된 아날로그 신호(V3)의 전압 레벨을 소정의 시간 간격으로 소정의 기준 전압(Vref)과 비교한다. 소정의 시간 간격은 비교기(124)가 클록되는 속도(rate)로 결정된다. 비교기(124)는 1비트 디지털 신호(Vout)(예를 들어, 1비트 양자화기)를 변조기(100)의 출력 단자(128)에 출력한다. 1비트 디지털 스트림은 소정의 시간 간격으로 아날로그 신호(Vin)에 대응하는 기준 임계치를 나타낸다. 비교기(124)의 전압 출력은 또한 제1 래치(130)의 입력에 제공된다.
제1 래치(130)의 출력은 제1 DAC(134), 제2 DAC(136) 및 제2 래치(138)에 제공되는 전압 신호(V4)이다. 제1 래치(130)는 제1 및 제2 피드백 DAC(134, 136)용 데이터를 적절하게 셋업하기 위해 1 사이클의 지연을 도입한다. 제1 DAC(134)는 제1 래치(130)로부터의 전압 신호를 "스위칭된" 전류 신호(I4')로 변환하여, 제2 노드(120)에 제공한다. 유사하게, 제2 DAC(136)는 제1 래치(130)로부터의 전압 신호를 "스위칭된" 전류 신호(I2')로 변환하여, 제1 노드(112)에 제공한다.
제2 래치(138)는 래칭된 전압(V5)을 제3 및 제4 DAC(142, 144)가 구동되기 전에 제공하기 위해, 비교기(124)의 전압 출력을 다시 래칭하고, 그 제3 및 제4 DAC(142, 144)에 의해 보상된 비교기 피드백 경로에서 추가의 1/2 사이클의 지연(총 1.5 사이클)을 도입한다. 제2 래치(138)의 효과는 신호에 의존하는 지터 지연을 제거한다는 것이다. 제1 및 제2 래치(130, 138)에 관한 부가적인 상세 및 그들 의 시그마-델타 변조기에서의 사용예는, 미국 특허공보 6,414,615호에 나타나 있으며, 그 공개 전체가 본 명세서에 참조로 포함되어 있다.
제3 DAC(142)는 제2 래치(138)로부터의 전압 신호를 스위칭된 전류 신호(I4")로 변환하여, 제2 노드(120)에 제공한다. 유사하게, 제4 DAC(144)는 제2 래치(138)로부터의 전압 신호를 스위칭된 전류 신호(I2")로 변환하여, 제1 노드(112)에 제공한다. DAC 스위칭 전류를 동조시킴으로써 각각의 DAC(134, 136, 142, 144)에 대한 피드백 펄스 세이핑 이득을 조절하여, 양호한 잡음 세이핑 동작을 달성하고, 시간 도메인에서의 비이상적인 것에 대한 부분 보상을 제공한다.
제1 DAC(134)의 전류 출력(I4') 및 제3 DAC(142)의 전류 출력(I4")은 피드백 전류(I4)를 생성하기 위해 제2 노드(120)에서 가산되어, 제2 가산 접속부(116)의 네거티브 입력에 제공된다. 유사하게, 제2 DAC(136)의 전류 출력(I2') 및 제4 DAC(144)의 전류 출력(I2")은 피드백 전류(I2)를 생성하기 위해 제1 노드(112)에서 가산되어, 제1 가산 접속부(108)의 네거티브 입력에 제공된다.
지금부터 도 2a를 참조하면, 제1 공진 LC 네트워크(110)가 도시된다. 편의상, 제1 공진 LC 네트워크(110)만이 본 명세서에 기술될 것이다. 하지만, 제2 공진 LC 네트워크(118)도 제1 공진 LC 네트워크(110)과 유사하다. 제2 공진 LC 네트워크는 제1 공진 LC 네트워크(110)와는 다른 성분값, 예를 들어, 각 성분의 캐패시턴스 및 인덕턴스를 가질 수 있으며, 또는 제1 공진 LC 네트워크(110)와 동일한 성 분값을 가질 수도 있다.
공진 LC 네트워크(110)는 네트워크(110)의 L 및 C 특성을 선별하기 위한 MEMS 스위치를 포함한다. MEMS 스위치, 인덕터 및 캐패시터는 기판(102) 상에 형성된다. MEMS 스위치는 반도체 스위치(예를 들어, 반도체 트랜지스터, 핀 다이오드)를 통해 몇가지 이점들을 제공한다. 특히, MEMS 스위치는 매우 낮은 삽입 손실율(예를 들어, 45GHz에서 0.2dB 이하)을 가지며, 개방시에는 높은 절연율(예를 들어, 30dB보다 높음)을 갖는다. 또한, 스위치는 반도체 트랜지스터 및 핀 다이오드와 견줄만한 큰 주파수 응답 및 큰 대역폭을 갖는다. 이러한 이점들은 동조가능한 필터 설계시 사용될 경우, 개선된 성능 및 제어를 제공한다. MEMS 스위치에 관한 부가적인 상세는, 미국 특허공보 6,046,659호에 나타나 있으며, 그 공개 전체가 본 명세서에 참조로 포함되어 있다.
공진 LC 네트워크(110)의 캐패시턴스는 회로로부터 캐패시턴스를 추가 및/또는 제거함으로써 계속적으로 조절될 수 있다. 또한, LC 네트워크(110)의 인덕턴스는 그 LC 네트워크로부터 인덕턴스를 추가 및/또는 제거함으로써 변경될 수 있다. 캐패시턴스 및 인덕턴스는 상술된 MEMS 스위치의 사용을 통해 추가 및/또는 제거된다. 일실시예에서, LC 네트워크(110)는 그 LC 네트워크의 인덕턴스 및 캐패시턴스 모두를 동조시키기 위한 MEMS 스위치를 구비한다. 또 다른 실시예에서, LC 네트워크(110)는 그 네트워크의 캐패시턴스만을 동조시키기 위한 MEMS 스위치를 구비한다.
공진 LC 네트워크(110)는 제1 단자(200) 및 제2 단자(202)를 포함한다. 제1 MEMS 스위치(204)의 한쪽 단은 제1 단자(200)에 접속되고, 다른 쪽 단은 제1 캐패시터(206)의 한쪽 단에 접속된다. 제1 캐패시터의 다른 단은 제2 단자(202)에 접속된다. 제2 MEMS 스위치(208)의 한쪽 단은 제1 단자(200)에 접속되고, 다른 쪽 단은 제2 캐패시터(210)의 한쪽 단에 접속된다. 제2 캐패시터의 다른 단은 제2 단자(202)에 접속된다. 제3 MEMS 스위치(212)의 한쪽 단은 제1 단자(200)에 접속되고, 다른 쪽 단은 제3 캐패시터(214)의 한쪽 단에 접속된다. 제3 캐패시터의 다른 단은 제2 단자(202)에 접속된다.
제4 MEMS 스위치(220)의 한쪽 단은 제1 단자(200)에 접속되고, 다른 쪽 단은 제1 인덕터(222)의 한쪽 단에 접속된다. 제1 인덕터의 다른 단은 제2 단자(202)에 접속된다. 제5 MEMS 스위치(224)의 한쪽 단은 제1 단자(200)에 접속되고, 다른 단은 제2 인덕터(226)의 한쪽 단에 접속된다. 제2 인덕터의 다른 단은 제2 단자(202)에 접속된다. 제6 MEMS 스위치(228)의 한쪽 단은 제1 단자(200)에 접속되고, 다른 쪽 단은 제3 인덕터230)의 한쪽 단에 접속된다. 제3 인덕터의 다른 단은 제2 단자(202)에 접속된다.
3개의 MEMS 캐패시터 및 3개의 MEMS 인덕터가 도시되었지만, 본 발명의 범위를 벗어나지 않고 그 이상의 캐패시터들 및/또는 인덕터들이 구현될 수 있다. 더구나, 각 MEMS 스위치에 "개방" 및 "폐쇄"의 명령을 내리는 제어 라인은 도면에 도시하지 않았다. 그러나, 이들 제어 라인은 본 기술분야의 숙련자에게 명백한 것이다.
각 MEMS 스위치의 개방 및 폐쇄 동작은 그 MEMS 스위치의 하나 이상의 제어 단자에 바이어스 전압을 인가함으로써 달성된다. 예를 들어, 단극 MEMS 스위치는 4개의 단자, 즉 절연된 스위치 접촉을 위한 2개의 단자와, 예를 들어, 스위치에 개방 및 폐쇄의 명령을 내리는 "제어" 접속을 위한 2개의 단자를 가질 수 있다. 전압이 MEMS 스위치의 제어 단자에 인가되면, 정전기력이 그 기판을 향해 전기자(armature)를 끌어 당긴다. 스위치가 평시 개방(N.O.: normally open) 구성이면, 절연된 스위치 접촉이 전압의 인가를 차단할 것이다. 반대로, 스위치가 평시 폐쇄(N.C.: normally closed) 스위치이면, 절연된 스위치 접촉은 전압의 인가시 개방될 것이다.
지금부터 도 2a에 도시된 공진 LC 네트워크(110)의 동작을 간략히 기술할 것이다. 먼저, 제1 MEMS 스위치(204) 및 제4 MEMS 스위치(220)가 폐쇄되고, 나머지 모든 MEMS 스위치들이 개방된다고 가정한다. 이 상태에서, 네트워크(110)의 총 캐패시턴스는 제1 캐패시터(206)의 캐패시턴스에 의해 결정되고, 네트워크(110)의 총 인덕턴스는 제1 인덕터(222)의 인덕턴스에 의해 결정된다. 추가의 캐패시턴스는 개방된 MEMS 스위치들(208, 212) 중 하나를 폐쇄시킴으로써 추가될 수 있다. 예를 들어, 제2 MEMS 스위치(208)가 폐쇄되면, 공진 LC 네트워크(110)의 총 캐패시턴스는 제1 캐패시터(206)의 캐패시턴스와 제2 캐패시터(210)의 캐패시턴스를 더함으로써 결정된다. 유사하게, 제2 및 제3 MEMS 스위치(208, 212)가 폐쇄되면, 그 회로의 총 캐패시턴스는 제1 캐패시터(206)와 제2 캐패시터(210)와 제3 캐패시터(214)의 캐패시턴스를 더함으로써 결정된다. 캐패시턴스는 처음 3개의 MEMS 스위치(204, 208, 212) 중 임의의 것을 개방시킴으로써 제거될 수 있다.
유사한 형태로, 공진 LC 네트워크(110)의 인덕턴스는 변경될 수 있다. 인덕턴스는 개방된 MEMS 스위치들(224, 228) 중 하나를 폐쇄시킴으로써 감소될 수 있다. 예를 들어, 제5 MEMS 스위치(224)가 폐쇄되면, 공진 LC 네트워크(110)의 총 인덕턴스는 제1 인덕터(222)와 제2 인덕터(226)의 병렬 결합에 의해 결정된다. 유사하게, 제5 및 제6 MEMS 스위치(224, 228)가 폐쇄되면, 그 회로의 총 인덕턴스는 제1 인덕터(222), 제2 인덕터(226) 및 제3 인덕터(230)의 병렬 결합에 의해 결정된다.
지금부터, 도 2b를 참조하면, LC 네트워크(110')의 대안의 실시예가 도시된다. 대안의 실시예는 상술된 제1 및 제2 LC 네트워크(110, 118) 대신에 사용될 수 있다. LC 네트워크(110')는 MEMS 스위치를 통해 네트워크의 내외부로 스위칭되는 인덕터의 뱅크(bank)를 포함한다는 점에서 LC 네트워크(110)과 유사하다. 그러나, 캐패시터의 뱅크는 존재하지 않는다. 대신에 MEMS 가변 캐패시터가 네트워크(110')에 가변 캐패시턴스를 제공하는데 사용된다. MEMS 가변 캐패시터의 캐패시턴스 범위는 주어진 캐패시턴스의 최소값과 최대값 사이에서 연속적으로 제공될 수 있다.
LC 네트워크(110')에 단지 하나의 MEMS 가변 캐패시터(232)가 도시되어 있지만, 본 발명의 범위를 벗어나지 않고 다수의 MEMS 가변 캐패시터가 구현될 수 있다.
MEMS 가변 캐패시터(232)의 첫째 단이 제1 단자(200)에 접속된다. MEMS 가변 캐패시터의 나머지 단은 제2 단자(202)에 접속된다. MEMS 가변 캐패시터(232)의 캐패시턴스는 인가된 아날로그 전압(도시되지 않음)을 조절함으로써 연속적으로 변경될 수 있다. 그러므로, MEMS 가변 캐패시터(232)는 LC 네트워크(110')의 공진 주파수가 비이산(non-discrete) 방식으로 연속적으로 변경되도록 허용하며, 이는 비이산 단계에서 주파수 호핑의 유연성(flexibility)을 허용한다.
본 기술분야에 공지된 바와 같이, LC 회로의 L 및 C의 모든 결합에 대해, L 성분의 리액턴스(XL)가 C 성분의 리액턴스(XC)와 정확히 동일하도록 하는 단지 하나의 주파수가 (직렬 회로 및 병렬 회로 둘 모두에) 존재한다. 이 주파수는 공진 주파수로서 공지되어 있다. 공진 주파수가 직렬 또는 병렬 LC 회로에 공급될 경우, XL은 XC와 동일하게 되고, 회로는 그 주파수에서 공진한다고 말한다. LC 네트워크에서, 공진 주파수는 공식
Figure 112005051987133-pct00001
에 의해 결정되며, 여기서 f는 헤르쯔(Hertz) 단위의 공진 주파수이고, L은 헨리(Henries) 단위의 총 인덕턴스이고, C는 패럿(Farads) 단위의 그 회로의 총 캐패시턴스이다.
각 LC 회로는 공진 주파수에서 임의의 다른 주파수와 다르게 응답한다. 이 때문에, LC 회로는 주파수를 분리하는 기능을 갖는다. 그러므로, 동조가능 LC 네트워크는 모든 다른 주파수를 거부하면서 특정 주파수가 통과하도록 동조될 수 있다. L 또는 C 중 하나 또는 L 및 C 둘 모두의 값의 증가는 주어진 회로의 공진 주파수를 저하시킬 것이다. L 또는 C 중 하나 또는 L 및 C 둘 모두의 값의 감소는 주어진 회로의 공진 주파수를 증가시킬 것이다.
상기 논의에서, 본 기술분야의 숙련자라면, 변조기(100)의 중심 주파수가 예 를 들어 공진 LC 네트워크(110, 118)의 캐패시턴스를 동조시킴으로써 변경될 수 있음을 이해할 것이다. 유사하게, 변조기의 동조 범위는 예를 들어, 공진 LC 네트워크(110, 118)의 인덕턴스를 동조시킴으로써 변경될 수 있다. 공진 LC 네트워크를 동조시키는 기능은, 변조기(100)가 주파수 호핑 수신기 어플리케이션, 예를 들어, 몇개의 주파수 중 하나로부터 변경 또는 "호핑"하는 주파수를 통해 정보를 송수신하는 어플리케이션에 사용되도록 허용한다. 더구나, 고주파수 실리콘 기술의 사용, 예를 들어, SiGe는 RF에서 직접 샘플링을 허용할 것이다. 변조기(100)가 들어오는 RF 주파수에서 신호를 직접적으로 샘플링함으로써 다운-변환(down-conversion) 단계와 디지털화 단계를 하나의 기능으로 결합하기 때문에, 하나의 다운-변환 단계가 RF 수신기 어플리케이션에서 제거된다.
본 발명의 또 다른 이점은 MEMS 스위치를 사용하면 공진 LC 네트워크(110, 118)의 외부 LC 성분에 대해 반도체 스위치보다 높은 Q 값(1~2GHz의 주파수에서 20과 50 사이의 Q)을 생성한다는 것이다. 보다 높은 Q 값은 액티브 Q-개선 회로에 대한 요구사항을 완화 또는 제거하므로, 공진 LC 네트워크의 비용, 크기 및 전력 요구사항을 줄인다. 게다가, 액티브 Q-개선 회로의 제거는 액티브 Q-개선 회로의 본래의 성분인 왜곡 및 잡음을 감소시키게 된다.
공진 LC 네트워크의 보다 높은 Q 값은 또한 시그마-델타 변조기(100)의 피드백 루프(146, 146', 148, 148') 내의 고유의 필터 모양을 개선시킨다. 이는 그 피드백 루프 내의 액티브 성분의 왜곡을 감소시키는 효과를 갖는다. 더구나, 온-칩(예를 들어, CMOS에서) 디지털 적응 제어(150)는 시그마-델타 변조기(100)가 안정성을 유지하기 위해 루프 파라미터를 조정하면서 중심 주파수를 변화시키도록 구현될 수 있다. 또한, 시그마-델타 변조기(100)는 빠른 주파수 호핑 수신기로서 수행하는 디지털 개선의 이점을 취할 수 있다. 이러한 향상은, 변조기(100)가 주파수 호핑 수신기로서 동작하도록, 예를 들어 디지털 적응 제어(150)를 통해 LC 네트워크의 공진 주파수를 변경하는 것을 포함한다. LC 네트워크의 공진 주파수는 디지털로 조절될 수 있어서, 일부 규정된 주파수 호핑 속도로 이러한 호핑 주파수의 수신을 수용하기 위해, LC 네트워크의 공진 주파수를 변화시킴으로써, 변조기가 주파수 호핑하거나 초과 시간동안 주파수를 변경하는 RF 신호를 수신하도록 허용한다. 이것은 반드시 변조기가 들어오는 신호를 초과 시간동안 주파수 시프트하도록 한다.
도 3을 참조하면, 시그마-델타 ADC(250)가 도시된다. 단일 칩 상에 완전한 시그마-델타 ADC(250)를 형성하기 위해, 데시메이터(252)가 시그마-델타 변조기(100)에 결합된다. 예를 들어, SiGe BiCMOS 기술을 이용하여, 시그마-델타 변조기(100)의 1비트 출력 스트림이 디지털 데시메이터(252)의 입력에 전기적으로 접속되며, 이는 동일한 기판(102) 상에 변조기(100)로서 형성된다. 데시메이터(252)의 출력은 시그마-델타 ADC(250)의 출력 단자(254)에 전기적으로 접속된다. 데시메이터(252)는 시그마-델타 변조기(100)로부터 오버샘플링된 신호를 나이키스트 주파수에서의 출력 신호로 변환한다. 데시메이터는 본 기술분야에 잘 공지되어 있으므로 본 명세서에서 논하지는 않을 것이다.
시그마-델타 변조기(100)와 데시메이터(252)의 통합은 요구되는 칩-대-칩(chip-to-chip) 상호접속 수를 최소화할 뿐 아니라, 칩-대-칩 상호접속과 연관된 전력 손실도 감소시킬 것이다. 시그마-델타 변조기(100)로부터 데시메이터(252)로의 디지털 데이터 전달은 낮은 전력 소모로도 최대 클럭 속도, 예를 들어 100%의 클록 속도를 달성할 수 있다.
본 발명의 특정 실시예들을 상세히 기술하였지만, 본 발명은 그 대응 범위에 제한되는 것이 아니라, 본 발명의 첨부 청구범위의 항들 및 개념을 벗어나지 않는 모든 변경, 수정 및 등가물들을 포함할 수 있다.

Claims (12)

  1. 시그마-델타 변조기(100)로서,
    기판(102);
    상기 기판 상의 적어도 하나의 트랜스컨덕턴스 증폭기(114);
    상기 기판 상의 적어도 하나의 디지털-아날로그 변환기(DAC)(134, 136, 142, 144);
    상기 기판 상의 복수의 마이크로 전기기계 시스템(MEMS) 스위치(204, 208, 212, 220, 224, 228); 및
    상기 기판 상의 적어도 하나의 LC 네트워크(110, 118)
    를 구비하고,
    상기 시그마-델타 변조기의 중심 주파수는 상기 복수의 MEMS 스위치들 중 적어도 하나를 사용하여 변경되며, 상기 시그마-델타 변조기는 차동 구조(differential architecture)를 이용하여 구현되고, 상기 기판 상에 데시메이터(decimator)(252)를 더 구비하며, 상기 데시메이터는 상기 시그마 델타 변조기의 출력(128)에 동작적으로 결합된 시그마-델타 변조기.
  2. 제1항에 있어서,
    상기 적어도 하나의 LC 네트워크는 복수의 캐패시터들(206, 210, 214)을 포함하고,
    상기 변조기의 중심 주파수는 상기 복수의 MEMS 스위치들 중 적어도 하나를 이용하여 상기 LC 네트워크로부터 상기 복수의 캐패시터들 중 적어도 하나를 추가 및 제거함으로써 변경되는 시그마-델타 변조기.
  3. 제1항에 있어서,
    상기 적어도 하나의 LC 네트워크는 복수의 인덕터들(222, 226, 230)을 포함하고,
    상기 변조기의 동조 범위는 상기 복수의 MEMS 스위치들 중 적어도 하나를 이용하여 상기 LC 네트워크로부터 상기 복수의 인덕터들 중 적어도 하나를 추가 및 제거함으로써 변경되는 시그마-델타 변조기.
  4. 제1항에 있어서,
    상기 적어도 하나의 트랜스컨덕턴스 증폭기 및 상기 적어도 하나의 DAC는 BiCMOS 기술을 이용하여 구현되는 시그마-델타 변조기.
  5. 제1항에 있어서,
    디지털 적응 제어 시스템(digital adaptive control system)(150)을 더 구비하는 시그마-델타 변조기.
  6. 제5항에 있어서,
    상기 디지털 적응 제어 시스템은 상기 시그마-델타 변조기의 안정성을 유지하기 위해 적어도 하나의 루프 파라미터를 조정하는 시그마-델타 변조기.
  7. 제5항에 있어서,
    상기 디지털 적응 제어 시스템은 상기 변조기의 중심 주파수를 조절하는 시그마-델타 변조기.
  8. 제7항에 있어서,
    상기 중심 주파수는 복수의 주파수들 중 하나로부터 호핑(hop)하도록 조절되는 시그마-델타 변조기.
  9. 제1항에 있어서,
    상기 시그마-델타 변조기는 무선 주파수에서 직접적인 샘플링을 수행하는 시그마-델타 변조기.
  10. 제1항에 있어서,
    저잡음 증폭기(LNA)(106), 구동 증폭기(122), 비교기(124) 및 적어도 하나의 래치(latch)(130, 138)를 더 구비하는 시그마-델타 변조기.
  11. 삭제
  12. 삭제
KR1020057017443A 2003-03-19 2004-02-12 다이렉트 ＲＦ 샘플링을 위한 혼합 기술ＭＥＭＳ/ＢｉＣＭＯＳ ＬＣ 대역통과 시그마-델타 KR100797663B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/391,991 US6693573B1 (en) 2003-03-19 2003-03-19 Mixed technology MEMS/BiCMOS LC bandpass sigma-delta for direct RF sampling
US10/391,991 2003-03-19

Publications (2)

Publication Number Publication Date
KR20050108408A KR20050108408A (ko) 2005-11-16
KR100797663B1 true KR100797663B1 (ko) 2008-01-23

Family

ID=31188340

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057017443A KR100797663B1 (ko) 2003-03-19 2004-02-12 다이렉트 ＲＦ 샘플링을 위한 혼합 기술ＭＥＭＳ/ＢｉＣＭＯＳ ＬＣ 대역통과 시그마-델타

Country Status (11)

Country Link
US (1) US6693573B1 (ko)
EP (1) EP1604458B1 (ko)
JP (1) JP4468358B2 (ko)
KR (1) KR100797663B1 (ko)
AT (1) ATE536664T1 (ko)
AU (1) AU2004231771B2 (ko)
CA (1) CA2502451C (ko)
DK (1) DK1604458T3 (ko)
ES (1) ES2378821T3 (ko)
NO (1) NO337093B1 (ko)
WO (1) WO2004095710A1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6963297B2 (en) * 2003-11-12 2005-11-08 Northrop Grumman Corporation Delta-sigma digital-to-analog converter assembly
US6894632B1 (en) * 2004-01-14 2005-05-17 Northrop Grumman Corporation Programmable analog-to-digital converter
US7126516B2 (en) * 2004-02-28 2006-10-24 Lucent Technologies Inc. Bandpass delta-sigma analog-to-digital converters
US7019886B2 (en) * 2004-05-27 2006-03-28 Hewlett-Packard Development Company, L.P. Light modulator
US7256920B2 (en) * 2004-10-30 2007-08-14 Bookham Technology Plc Electro-optic modulator
JP2006140600A (ja) * 2004-11-10 2006-06-01 Fujitsu Ltd シグマデルタａ／ｄ変換器
US7057541B1 (en) * 2004-11-29 2006-06-06 Hrl Laboratories, Llc Delta-sigma modulator using LC resonators
US7463397B2 (en) * 2005-12-20 2008-12-09 Bookham Technology Plc Electro-optic modulator
JP2008009608A (ja) * 2006-06-28 2008-01-17 Matsushita Electric Ind Co Ltd シリアルインターフェース装置及び双方向シリアルインターフェースシステム並びにシリアル通信方法
US7885629B2 (en) * 2006-08-03 2011-02-08 Broadcom Corporation Circuit with Q-enhancement cell having programmable bias current slope
US7545301B2 (en) * 2006-12-05 2009-06-09 Electronics And Telecommunications Research Institute Multi-bit delta-sigma modulator
KR101379100B1 (ko) * 2007-01-18 2014-03-28 퀄컴 테크놀로지스, 인크. 스위치가능한 캐패시터 어레이
TWI341656B (en) * 2007-07-30 2011-05-01 Mstar Semiconductor Inc Sigma-delta modulator and related method thereof
US8130020B2 (en) 2008-05-13 2012-03-06 Qualcomm Incorporated Switched-capacitor decimator
US7782237B2 (en) * 2008-06-13 2010-08-24 The Board Of Trustees Of The Leland Stanford Junior University Semiconductor sensor circuit arrangement
GB2461510A (en) * 2008-06-30 2010-01-06 Ubidyne Inc Reconfigurable Bandpass Delta-Sigma Modulator
KR101697364B1 (ko) * 2010-02-17 2017-01-17 삼성전자주식회사 공진 주파수 안정화 회로를 구비한 무선 전력 송수신 장치
JP5661509B2 (ja) * 2010-03-02 2015-01-28 住友金属鉱山株式会社 積層体およびその製造方法、並びにそれを用いた機能素子
US9793802B2 (en) 2011-05-18 2017-10-17 Robert Bosch Gmbh MEMS capacitive sensor biasing circuit including an integrated inductor
JP5788292B2 (ja) * 2011-10-28 2015-09-30 ルネサスエレクトロニクス株式会社 デルタシグマ変調器および半導体装置
FR2996387B1 (fr) 2012-09-28 2015-08-07 Univ Pierre Et Marie Curie Paris 6 Modulateur rf sigma delta a couplage capacitif, convertisseur analogique-numerique et appareil comprenant un tel modulateur
CN106416081B (zh) * 2014-06-20 2018-05-15 Hrl实验室有限责任公司 交织调制器
US9595974B1 (en) 2014-09-08 2017-03-14 Lockheed Martin Corporation Reconfigurable wideband sub-ranging analog-to-digital converter
US9219490B1 (en) 2014-09-08 2015-12-22 Lockheed Martin Corporation Front end sample and hold circuit for a reconfigurable analog-to-digital converter
US9088292B1 (en) 2014-09-08 2015-07-21 Lockheed Martin Corporation Clocking scheme for reconfigurable wideband analog-to-digital converter
US9143146B1 (en) 2014-09-08 2015-09-22 Lockheed Martin Corporation Reconfigurable wideband sub-ranging analog-to-digital converter
RU2734129C2 (ru) 2015-12-10 2020-10-13 Конинклейке Филипс Н.В. Зонд системы ультразвуковой визуализации, и система, и способ визуализации
EP3261258A1 (en) 2016-06-23 2017-12-27 Université Pierre et Marie Curie Tunable bandpass sigma-delta modulator
CN107504964B (zh) * 2017-09-22 2020-12-18 中国科学院上海微系统与信息技术研究所 自时钟数字式微机械陀螺σδm闭环检测电路系统
US10181862B1 (en) * 2018-01-24 2019-01-15 Raytheon Company Parameterizable bandpass delta-sigma modulator
US11092616B2 (en) 2018-11-06 2021-08-17 Invensense, Inc. Method and device for band-pass sensor data acquisition

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000003538A1 (en) 1998-07-09 2000-01-20 Sarnoff Corporation Television tuner employing micro-electro-mechanically-switched tuning matrix
GB2378831A (en) * 2001-08-17 2003-02-19 Stephen Anthony Gerar Chandler High accuracy radio frequency analogue to digital converter

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729230A (en) 1996-01-17 1998-03-17 Hughes Aircraft Company Delta-Sigma Δ-Σ modulator having a dynamically tunable continuous time Gm-C architecture
US6538588B1 (en) * 2000-09-18 2003-03-25 Qualcomm, Incorporated Multi-sampling Σ-Δ analog-to-digital converter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000003538A1 (en) 1998-07-09 2000-01-20 Sarnoff Corporation Television tuner employing micro-electro-mechanically-switched tuning matrix
GB2378831A (en) * 2001-08-17 2003-02-19 Stephen Anthony Gerar Chandler High accuracy radio frequency analogue to digital converter

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
미국특허 제5729230호
미국특허 제6414615호
미국특허 제6538588호

Also Published As

Publication number Publication date
JP2006521766A (ja) 2006-09-21
CA2502451A1 (en) 2004-11-04
ES2378821T3 (es) 2012-04-18
CA2502451C (en) 2012-01-17
KR20050108408A (ko) 2005-11-16
ATE536664T1 (de) 2011-12-15
WO2004095710A1 (en) 2004-11-04
DK1604458T3 (da) 2012-02-06
EP1604458B1 (en) 2011-12-07
AU2004231771B2 (en) 2006-10-05
JP4468358B2 (ja) 2010-05-26
AU2004231771A1 (en) 2004-11-04
US6693573B1 (en) 2004-02-17
NO337093B1 (no) 2016-01-18
NO20054583D0 (no) 2005-10-05
EP1604458A1 (en) 2005-12-14
NO20054583L (no) 2005-10-05

Similar Documents

Publication Publication Date Title
KR100797663B1 (ko) 다이렉트 ＲＦ 샘플링을 위한 혼합 기술ＭＥＭＳ/ＢｉＣＭＯＳ ＬＣ 대역통과 시그마-델타
US5917440A (en) Implementing transmission zeroes in narrowband sigma-delta A/D converters
Van Veldhoven A triple-mode continuous-time ΣΔ modulator with switched-capacitor feedback DAC for a GSM-EDGE/CDMA2000/UMTS receiver
US6121910A (en) Frequency translating sigma-delta modulator
US6157329A (en) Bandpass sigma-delta modulator employing high-Q resonator for narrowband noise suppression
EP1116332B1 (en) Variable order sigma - delta modulator
EP2119005B1 (en) Apparatus comprising frequency selective circuit and method
EP2143208B1 (en) Improving performance of a/d converter and receiver
van Veldhoven A tri-mode continuous-time/spl Sigma//spl Delta/modulator with switched-capacitor feedback DAC for a GSM-EDGE/CDMA2000/UMTS receiver
US9438268B2 (en) Current type D/A converter, delta sigma modulator, and communications device
US10530385B2 (en) Sigma-delta modulator
US9641192B1 (en) Methods and apparatus for a delta sigma ADC with parallel-connected integrators
US7474241B2 (en) Delta-sigma modulator provided with a charge sharing integrator
US7576670B2 (en) Sigma-delta analog-digital converter for an xDSL multistandard input stage
TWI727409B (zh) 處理rf信號的方法和rf接收器
US7057541B1 (en) Delta-sigma modulator using LC resonators
US11133820B1 (en) Overload recovery method in sigma delta modulators
US7253757B2 (en) Sigma-delta modulator having a clocked delay line
Yu et al. Electromechanical-Filter-Based Bandpass Sigma–Delta Modulator
Breems et al. Continuous-time sigma-delta modulators for highly digitised receivers
Cathcart et al. A Δ∑ modulator based frequency hopping approach

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 13