CN107504964B - 自时钟数字式微机械陀螺σδm闭环检测电路系统 - Google Patents

Abstract

本发明提供一种自时钟数字式微机械陀螺∑△M闭环检测电路系统，包括：微机械陀螺仪、前置接口放大电路、多位模数转换器组件、FPGA、多位数模转换器、反馈开关及自时钟模块。本发明的自时钟数字式微机械陀螺∑△M闭环检测电路系统具有较高的自适应性、通用性和一致性。

Description

自时钟数字式微机械陀螺ΣΔM闭环检测电路系统

技术领域

本发明设计一种微机械轮式角振动陀螺仪的闭环力反馈检测电路，特别涉及一种自时钟数字式微机械陀螺ΣΔM(Sigma-Delta Modulator)闭环检测电路系统。

背景技术

微机械轮式角振动陀螺仪是一种用来测量物体相对于惯性空间转角或角速度的装置，通过驱动模态和敏感模态之间的科氏力(Coriolis force)耦合作用实现角速率信号检测，而科氏力大小与陀螺惯性转动惯量(质量)、驱动模态振动速率

成正比。因此，微机械陀螺接口电路系统中的信号处理精度与陀螺结构参数、微机械陀螺驱动模态振动速率

之间有着非常强的相关性。

参考“Electromechanical Sigma-Delta Modulators(ΣΔM)Force FeedbackInterfaces for Capacitive MEMS Inertial Sensors:A Review”文中所述，基于ΣΔM调制器原理的微机械陀螺闭环检测电路系统，不仅具有科氏力反馈闭环控制的诸多优点，而且还能直接完成模数转换，输出数字式信号。微机械陀螺Sigma-delta Modulator(ΣΔM闭环检测电路系统的实现方式有两种，即模拟连续域(CT)实现方式和数字离散域(DT)实现方式。模拟连续域ΣΔM(CT-ΣΔM)闭环检测电路采用模拟器件实现，则不可避免存在由于模拟器件参数误差导致的系统性能下降等问题；数字离散域ΣΔM(DT-ΣΔM)闭环检测电路采用数字逻辑实现方式可集成于数字IC或者FPGA中，尽管在灵活性、稳定性和误差特性等方面有较大提高，但是随着微机械陀螺结构的日益复杂以及性能要求的进一步提高，传统的高精度微机械陀螺仍然需要其他额外的信号处理技术来辅助提高陀螺精度，例如陀螺校准技术、温度补偿技术和陀螺热启动等，因此降低了陀螺接口检测电路的自适应性、通用性和一致性，是制约高精度微机械陀螺仪产业化的一个重要因素。

发明内容

本发明针对现有技术存在的上述不足，提出了一种简单容易实现、稳定性好、可移植性强的自时钟数字式微机械陀螺ΣΔM闭环检测电路系统，用于解决现有技术中硅微机械陀螺数字式电路系统在稳定性、自适应性和通用性等方面的问题。

为实现上述目的及其他相关目的，本发明提供一种自时钟数字式微机械陀螺ΣΔM闭环检测电路系统，所述自时钟数字式微机械陀螺ΣΔM闭环检测电路系统包括：

微机械陀螺仪，用于于驱动模态产生驱动电容信号及于敏感模态产生敏感电容信号；

前置接口放大电路，与所述微机械陀螺仪相连接，用于将所述驱动电容信号转换成驱动电压信号，并将所述敏感电容信号转换成敏感电压信号；

多位模数转换器组件，与所述前置接口放大电路相连接，用于将所述驱动电压信号转换成驱动数字量化信号，并将所述敏感电压信号转换成敏感数字量化信号；

FPGA信号处理单元，所述FPGA信号处理单元包括数字自动增益控制模块、数字锁相环模块、数字补偿模块、ΣΔM调制器、1位数字量化模块、数字调解模块及降采样数字滤波模块；其中，所述数字自动增益控制模块与所述多位模数转换器组件相连接，用于对所述驱动数字量化信号进行稳定幅度控制；所述数字锁相环模块与所述多位模数转换器组件相连接，用于对所述驱动数字量化信号进行稳定相位控制；所述数字补偿模块、所述ΣΔM调制器及所述1位数字量化模块依次串联，用于对所述敏感数字量化信号的机械噪声、电噪声及量化噪声进行高阶整形抑制，以得到第一数字信号，其中，所述数字补偿模块与所述多位模数转换器组件相连接；所述数字调解模块与所述数字锁相环模块所述1位数字量化模块相连接，用于将所述数字锁相环模块输出的信号作为敏感模态的角速度解调参考信号，与所述第一数字信号进行解调得到第二数字信号；所述降采样数字滤波模块与所述数字调解模块相连接，用于将所述第二数字信号中的高频部分的整形噪声滤除，并降低采样率以得到最终的角速度数字信号；

多位数模转换器，与所述数字自动增益控制模块、所述数字锁相环模块及所述微机械陀螺仪相连接，用于将所述数字自动增益控制模块与所述数字锁相环模块处理后的信号转换成反馈信号反馈至所述微机械陀螺仪；

反馈开关，包括第一输入端、第二输入端、第三输入端及输出端，所述反馈开关的第一输入端与所述1位数字量化模块相连接，第二输入端与一反馈电压源相连接，第三输入端接地，所述输出端与所述微机械陀螺仪相连接，用于在所述第一数字信号的控制下将反馈电压或接地电压反馈至所述微机械陀螺仪；

自时钟模块，一端与所述前置接口放大电路相连接，另一端与所述FPGA相连接，用于依据所述驱动电压信号产生自时钟信号作为所述FPGA的主时钟。

作为本发明的自时钟数字式微机械陀螺ΣΔM闭环检测电路系统的一种优选方案，所述微机械陀螺仪包括：

中心锚点；

环形转子组件，位于所述中心锚点外围，且与所述中心锚点具有间距；所述环形转子组件与所述中心锚点电连接，用于作为惯性转动单元并输入载波；

电容梳齿，与所述环形转子组件相连接，用于驱动模态振荡的电容变化检测及加载反馈电压；

下电容极板组件，位于所述环形转子组件的下方，且与所述环形转子组件具有间距；所述下电容极板组件用于敏感模态的平面外电容变化检测及加载反馈电压。

作为本发明的自时钟数字式微机械陀螺ΣΔM闭环检测电路系统的一种优选方案，所述环形转子组件包括：

环形内框转子，位于所述中心锚点外围，且与所述中心锚点具有间距；所述环形内框转子与所述中心锚点电连接；

环形外框转子，位于所述环形内框转子外围，且与所述环形内框转子具有间距；所述环形外框转子与所述环形内框转子电连接；所述电容梳齿位于所述环形外框转子的外围。

作为本发明的自时钟数字式微机械陀螺ΣΔM闭环检测电路系统的一种优选方案，所述下电容极板组件包括：

下电容极板，位于所述环形内框转子的下方；

电容，位于所述下电容极板与所述环形内框转子之间，一侧与所述下电容极板相连接，另一侧与所述环形内框转子相连接。

作为本发明的自时钟数字式微机械陀螺ΣΔM闭环检测电路系统的一种优选方案，所述前置接口放大电路包括：

第一C/V前置接口放大电路，与所述微机械陀螺仪相连接，用于将所述驱动电容信号转换成驱动电压信号；

第二C/V前置接口放大电路，与所述微机械陀螺仪相连接，用于将所述驱动电容信号转换成敏感电压信号。

作为本发明的自时钟数字式微机械陀螺ΣΔM闭环检测电路系统的一种优选方案，所述多位模数转换器组件包括：

第一多位模数转换器，所述第一多位模数转换器的输入端与所述第一C/V前置接口放大电路相连接，所述第一多位模数转换器的输出端与所述数字自动增益控制模块及所述数字锁相环模块相连接；所述第一多位模数转换器用于将所述驱动电压信号转换成驱动数字量化信号；

第二多位模数转换器，所述第二多位模数转换器的输入端与所述第二C/V前置接口放大电路相连接，所述第二多位模数转换器的输出端与所述数字补偿模块相连接；所述第二多位模数转换器用于将所述敏感电压信号转换成敏感数字量化信号。

作为本发明的自时钟数字式微机械陀螺ΣΔM闭环检测电路系统的一种优选方案，所述数字自动增益控制模块包括：

幅值检测单元，与所述多位模数转换器组件相连接，用于依据驱动数字量化信号得到驱动幅值；

幅值比较单元，与所述幅值检测单元及控制信号源相连接，用于将所述驱动幅值与控制信号进行比对，以得到误差信号；

第一比例积分控制单元，与所述幅值比较单元相连接，用于依据所述误差信号得到幅值控制信号。

作为本发明的自时钟数字式微机械陀螺ΣΔM闭环检测电路系统的一种优选方案，所述幅值检测单元包括：

第一乘法器，与所述多位模数转换器组件相连接；

第一FIR低通滤波器，所述第一FIR低通滤波器的输入端与所述第一乘法器相连接，所述第一FIR低通滤波器的输出端与所述幅值比较单元相连接。

作为本发明的自时钟数字式微机械陀螺ΣΔM闭环检测电路系统的一种优选方案，所述数字锁相环模块包括：

相位比较单元，与所述多位模数转换器组件相连接，用于得到所述驱动数字量化信号与所述数字锁相环模块初始输出信号的相位差信号；

第二比例积分控制单元，与所述相位比较单元相连接，用于依据所述相位差信号得到相位差控制信号；

数控振荡单元，所述数控振荡单元的输入端与所述第二比例积分控制单元相连接，所述数控振荡单元的输出端与所述相位比较单元相连接，用于依据所述相位差控制信号得到驱动激励数字信号。

作为本发明的自时钟数字式微机械陀螺ΣΔM闭环检测电路系统的一种优选方案，所述相位比较单元包括：

第二乘法器，与所述多位模数转换器组件及所述数控振荡单元相连接；

第二FIR低通滤波器，所述第二FIR低通滤波器的输入端与所述第二乘法器相连接，所述第二FIR低通滤波器的输出端与所述第二比例积分控制单元相连接。

作为本发明的自时钟数字式微机械陀螺ΣΔM闭环检测电路系统的一种优选方案，所述ΣΔM调制器包括：

第一数字积分器，所述第一数字积分器的输入端与所述数字补偿模块的输出端相连接；

第二数字积分器，所述第二数字积分器的输入端与所述第一数字积分器的输出端相连接，所述第二数字积分器的输出端与所述1位数字量化模块的输入端相连接；

第一电反馈通道，所述第一电反馈通道的输入端与所述1位数字量化模块的输出端相连接；所述第一电反馈通道的输出端与所述第一数字积分器的输入端相连接；

第二电反馈通道，所述第二电反馈通道的输入端与所述1位数字量化模块的输出端相连接；所述第二电反馈通道的输出端与所述第二数字积分器的输入端相连接。

作为本发明的自时钟数字式微机械陀螺ΣΔM闭环检测电路系统的一种优选方案，所述降采样数字滤波模块为基于级联积分梳状滤波器结构。

作为本发明的自时钟数字式微机械陀螺ΣΔM闭环检测电路系统的一种优选方案，所述自时钟模块包括：

比较器，与所述前置接口放大电路相连接，用于依据驱动电路信号生成标准驱动方波信号；

锁相倍频器，与所述比较器的输出端相连接，适于依据所述标准驱动方波信号生成所述FPGA的主时钟。

本发明的一种自时钟数字式微机械陀螺ΣΔM闭环检测电路系统具有以下有益效果：

1.本发明提供了一种自时钟数字式微机械陀螺ΣΔM闭环检测电路，由陀螺驱动模态谐振频率产生检测电路系统基频，使得检测电路系统中数字信号处理模块能自适应调整或补偿陀螺温度、陀螺结构参数误差等不确定性因素对电路系统带来的影响，提高陀螺信号处理的精度；相比传统的误差抑制“硬”方法，比如校准、全温补偿等技术，该电路系统提供了一种“软”方法，具有较高的自适应性、通用性和一致性。

2.本发明中的微机械陀螺数字检测电路中包括数字驱动闭环回路与数字敏感闭环回路，其中驱动和敏感的前置接口放大电路(C/V)完全对称，在实现陀螺驱动模态闭环时通过数字AGC和数字PLL有效抑制回路的稳态误差和相位误差，达到极高的幅值稳定性和频率稳定性；在实现敏感模态ΣΔM力反馈闭环时将惯性转子控制在中心位置，同时获得较高的信噪比、动态范围和线性度。

附图说明

图1显示为本发明的自时钟数字式微机械陀螺ΣΔM闭环检测电路系统的结构示意图。

图2及图3显示为本发明的自时钟数字式微机械陀螺ΣΔM闭环检测电路系统中的微机械陀螺仪的结构示意图。

图4显示为本发明的自时钟数字式微机械陀螺ΣΔM闭环检测电路系统中的数字自动增益控制模块的结构示意图。

图5显示为本发明的自时钟数字式微机械陀螺ΣΔM闭环检测电路系统中的数字锁相环模块的结构示意图。

图6显示为本发明的自时钟数字式微机械陀螺ΣΔM闭环检测电路系统中的微陀螺仪敏感模态ΣΔM闭环回路的结构示意图。

图7显示为本发明的自时钟数字式微机械陀螺ΣΔM闭环检测电路系统中的微陀螺仪敏感模态ΣΔM闭环回路输出噪声功率谱密度仿真和测试结果图，其中，①为测试结构曲线，②为仿真结果曲线。

图8显示为本发明的自时钟数字式微机械陀螺ΣΔM闭环检测电路系统中的降采样滤波模块的结构示意图。

图9显示为本发明的自时钟数字式微机械陀螺ΣΔM闭环检测电路系统中的降采样滤波模块的幅频特性曲线图。

图10显示为本发明的自时钟数字式微机械陀螺ΣΔM闭环检测电路系统中的自时钟模块的结构示意图。

元件标号说明

1 微机械陀螺仪

11 中心锚点

12 环形内框转子

13 环形外框转子

14 电容梳齿

15 下电容极板

2 前置接口放大电路

21 第一C/V前置接口放大电路

22 第二C/V前置接口放大电路

31 第一多位模数转换器

32 第二多位模数转换器

4 FPGA

41 数字自动增益控制模块

411 幅值检测单元

4111 第一乘法器

4112 第一FIR低通滤波器

412 幅值比较单元

413 第一比较积分控制单元

42 数字锁相环模块

421 相位比较单元

4211 第二乘法器

4212 第二FIR低通滤波器

422 第二比较积分控制单元

423 数控振荡单元

43 数字补偿器

44 ΣΔM调制器

45 1位数字量化模块

46 数字调解模块

47 降采样滤波模块

5 多位数模转换器

6 反馈开关

7 自时钟模块

71 比较器

72 锁相倍频器

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

请参阅图1，本发明提供一种自时钟数字式微机械陀螺ΣΔM闭环检测电路系统，所述自时钟数字式微机械陀螺ΣΔM闭环检测电路系统包括：微机械陀螺仪1，所述微机械陀螺仪1具有驱动模态及敏感模态，用于于驱动模态产生驱动电容信号及于敏感模态产生敏感电容信号；前置接口放大电路2，所述前置接口放大电路2与所述微机械陀螺仪1相连接，用于将所述驱动电容信号转换成驱动电压信号，并将所述敏感电容信号转换成敏感电压信号；多位模数转换器组件，所述多位模数转换器组件与所述前置接口放大电路2相连接，用于将所述驱动电压信号转换成驱动数字量化信号，并将所述敏感电压信号转换成敏感数字量化信号；FPGA(现场可编程门阵列)4，所述FPGA4包括数字自动增益控制模块41、数字锁相环模块42、数字补偿模块43、ΣΔM调制器44、1位数字量化模块45、数字调解模块46及降采样数字滤波模块47；其中，所述数字自动增益控制模块41与所述多位模数转换器组件相连接，用于对所述驱动数字量化信号进行稳定幅度控制；所述数字锁相环模块42与所述多位模数转换器组件相连接，用于对所述驱动数字量化信号进行稳定相位控制；所述数字补偿模块43、所述ΣΔM调制器44及所述1位数字量化模块45依次串联，用于对所述敏感数字量化信号的机械噪声、电噪声及量化噪声进行高阶整形抑制，以得到第一数字信号，其中，所述数字补偿模块43与所述多位模数转换器组件相连接；所述数字调解模块46与所述数字锁相环模块42所述1位数字量化模块45相连接，用于将所述数字锁相环模块42输出的信号作为敏感模态的角速度解调参考信号，与所述第一数字信号进行解调得到第二数字信号；所述降采样数字滤波模块47与所述数字调解模块46相连接，用于将所述第二数字信号中的高频部分的整形噪声滤除，并降低采样率以得到最终的角速度数字信号；多位数模转换器5，所述多位数模转换器5与所述数字自动增益控制模块41、所述数字锁相环模块42及所述微机械陀螺仪1相连接，用于将所述数字自动增益控制模块41与所述数字锁相环模块42处理后的信号转换成反馈信号反馈至所述微机械陀螺仪1；反馈开关6，所述反馈开关6包括第一输入端、第二输入端、第三输入端及输出端，所述反馈开关6的第一输入端与所述1位数字量化模块45相连接，第二输入端与一反馈电压源相连接，第三输入端接地，所述输出端与所述微机械陀螺仪1相连接，用于在所述第一数字信号的控制下将反馈电压或接地电压反馈至所述微机械陀螺仪1；自时钟模块7，所述自时钟模块7一端与所述前置接口放大电路2相连接，另一端与所述FPGA4相连接，用于依据所述驱动电压信号产生自时钟信号作为所述FPGA4的主时钟。

作为示例，请参阅图2，所述微机械陀螺仪1为轮式角振动结构，所述微机械陀螺仪1包括：中心锚点11；环形转子组件，所述环形转子组件位于所述中心锚点11外围，且与所述中心锚点11具有间距；所述环形转子组件与所述中心锚点11电连接，用于作为惯性转动单元并输入载波；所述环形转子组件包括：环形内框转子12，所述环形内框转子12位于所述中心锚点11外围，且与所述中心锚点11具有间距；所述环形内框转子12与所述中心锚点11电连接；环形外框转子13，所述环形外框转子13位于所述环形内框转子12外围，且与所述环形内框转子12具有间距；所述环形外框转子13与所述环形内框转子12电连接；电容梳齿14，所述电容梳齿14位于所述环形外框转子13的外围，用于驱动模态振荡的电容变化检测及加载反馈电压；下电容极板组件，所述下电容极板组件位于所述环形转子组件的下方，且与所述环形转子组件具有间距；所述下电容极板组件用于敏感模态的平面外电容变化检测及加载反馈电压。

作为示例，请参阅图3，所述下电容极板组件包括：下电容极板15，所述下电容极板15位于所述环形内框转子12的下方；电容C11、C12、C21、C22，所述电容位于所述下电容极板15与所述环形内框转子12之间，一侧与所述下电容极板15相连接，另一侧与所述环形内框转子12相连接。

作为示例，所述微机械陀螺仪1在驱动电极的激励下，所述环形内框转子12及所述环形外框转子13沿着Z轴平面内转动，当有角速度沿着X轴平面内输入时，科氏力导致所述环形内框转子12及所述环形外框转子13沿着Y轴进行平面外转动。所述微机械陀螺仪1驱动模态和敏感模态中心转动惯量(μg×μm²)分别为I_d＝1.11×10⁷、I_s＝1.11×10⁷；品质因素分别为：Q_d＝2.2×10⁵、Q_s＝10×10⁴；谐振频率(Hz)分别为f_d＝4660、f_s＝4760。

作为示例，请继续参阅图1，所述前置接口放大电路2包括：第一C/V前置接口放大电路21，所述第一C/V前置接口放大电路21与所述微机械陀螺仪1相连接，用于将所述驱动电容信号转换成驱动电压信号；第二C/V前置接口放大电路22，所述第二C/V前置接口放大电路22与所述微机械陀螺仪1相连接，用于将所述驱动电容信号转换成敏感电压信号。

作为示例，所述多位模数转换器组件包括：第一多位模数转换器31，所述第一多位模数转换器31的输入端与所述第一C/V前置接口放大电路21相连接，所述第一多位模数转换器31的输出端与所述数字自动增益控制模块41及所述数字锁相环模块42相连接；所述第一多位模数转换器31用于将所述驱动电压信号转换成驱动数字量化信号；第二多位模数转换器32，所述第二多位模数转换器32的输入端与所述第二C/V前置接口放大电路22相连接，所述第二多位模数转换器32的输出端与所述数字补偿模块43相连接；所述第二多位模数转换器32用于将所述敏感电压信号转换成敏感数字量化信号。

作为示例，请参阅图4，所述数字自动增益控制模块41包括：幅值检测单元411，所述幅值检测单元411与所述多位模数转换器组件相连接，用于依据驱动数字量化信号得到驱动幅值；具体的，所述幅值检测单元411与所述第一多位模数转换器31相连接；幅值比较单元412，所述幅值比较单元412与所述幅值检测单元411及控制信号源相连接，用于将所述驱动幅值与控制信号进行比对，以得到误差信号；第一比例积分控制单元413，所述第一比例积分控制单元413与所述幅值比较单元412相连接，用于依据所述误差信号得到幅值控制信号。

作为示例，所述幅值检测单元411包括：第一乘法器4111，所述第一乘法器4111的输入端与所述多位模数转换器组件相连接；第一FIR低通滤波器4112，所述第一FIR低通滤波器4112的输入端与所述第一乘法器4111相连接，所述第一FIR低通滤波器4112的输出端与所述幅值比较单元412相连接。

作为示例，请参阅图5，所述数字锁相环模块42包括：相位比较单元421，所述相位比较单元421与所述多位模数转换器组件相连接，用于得到所述驱动数字量化信号与所述数字锁相环模块初始输出信号的相位差信号；具体的，所述相位比较单元421与所述第一多位模数转换器31相连接；第二比例积分控制单元422，所述第二比例积分控制单元422与所述相位比较单元421相连接，用于依据所述相位差信号得到相位差控制信号；数控振荡单元423，所述数控振荡单元423的输入端与所述第二比例积分控制单元422相连接，所述数控振荡单元423的输出端与所述相位比较单元421相连接，用于依据所述相位差控制信号得到驱动激励数字信号。

作为示例，所述相位比较单元421包括：第二乘法器4211，所述第二乘法器4211与所述多位模数转换器组件及所述数控振荡单元423相连接；第二FIR低通滤波器4212，所述第二FIR低通滤波器4212的输入端与所述第二乘法器4211相连接，所述第二FIR低通滤波器4212的输出端与所述第二比例积分控制单元422相连接。

作为示例，所述ΣΔM调制器44可以是可选的多种ΣΔM调制器，比如，分布式多反馈结构、无约束结构结构或多反馈谐振式结构，优选地，本实施例中，请参阅图6，所述ΣΔM调制器44包括：第一数字积分器

所述第一数字积分器

的输入端与所述数字补偿模块43的输出端相连接；第二数字积分器

所述第二数字积分器

的输入端与所述第一数字积分器

的输出端相连接，所述第二数字积分器

的输出端与所述1位数字量化模块45的输入端相连接；第一电反馈通道B，所述第一电反馈通道B的输入端与所述1位数字量化模块45的输出端相连接；所述第一电反馈通道B的输出端与所述第一数字积分器

的输入端相连接；第二电反馈通道C，所述第二电反馈通道C的输入端与所述1位数字量化模块45的输出端相连接；所述第二电反馈通道C的输出端与所述第二数字积分器

的输入端相连接。

如图6所示，所述ΣΔM调制器44与所述微机械陀螺仪1的陀螺敏感模态、所述第二C/V前置接口放大电路22、所述第二多位模数转换器32、所述数字补偿模块43、所述1位数字量化模块45及所述反馈开关6共同构成四阶微机电混合ΣΔM闭环回路(即敏感控制回路)，对回路内的机械噪声、电噪声及量化噪声进行高阶整形抑制，输出过采样处理后的1位数字流信号B₁。

作为示例，所述数字补偿模块44的表达式为：

式中A＝1，α＝0.95；四阶ΣΔM回路要处理的信号包括科氏力信号F_{Coriolis force}、电噪声信号E_noise和量化噪声信号Q_noise，敏感控制回路输出数字信号B₁表达式为：

B₁＝STF×(F_{Coriolisforce})+ENTF×E_noise+Q₁NTF×Q_{noise_1}+Q₂NTF×Q_{noise_2}

式中包括科氏力传递函数(STF)，电噪声传递函数(ENTF)和量化噪声传递函数(QNTF)，表达式分别为：

式中M(z)为陀螺敏感模态传递函数表达式，K_po为C/V前置接口电路增益系数，K_fb为反馈增益系数，其中T(z)和L(z)的表达式分别为：

式中K_q1和K_q2分别为多位ADC和1位量化器的量化增益。通过以上计算可以得到敏感模态闭环回路系统噪声频域特性曲线如图7所示，由于科氏力信号F_{Coriolisforce}是调制在驱动谐振信号f_d＝4660Hz上，在以4660Hz为中心频率的100Hz带宽内噪声基底为-120dbV/√Hz。

作为示例，所述降采样数字滤波模块47为基于级联积分梳状滤波器(CIC)结构；优选地，如图8所示，本实施例汇总，采用六阶级联积分梳状CIC结构，其表达式为：

其中N＝6是滤波器阶数，R＝2500是降采样系数，D＝1是延时系数，波特特性曲线如图9所示，低通截止频率为100Hz，高频部分-180dB衰减，最终输出500Hz采样率的角速度信号B₃。

作为示例，请参阅图10，所述自时钟模块7包括：比较器71，所述比较器71与所述前置接口放大电路2相连接，具体的，所述比较器71与所述第一C/V前置接口放大电路21相连接，用于依据驱动电路信号生成标准驱动方波信号；锁相倍频器72，所述锁相倍频器72与所述比较器71的输出端相连接，适于依据所述标准驱动方波信号生成所述FPGA4的主时钟。

本发明的自时钟数字式微机械陀螺ΣΔM闭环检测电路系统的工作原理为：

本发明中，所述微机械陀螺仪1驱动模态和敏感模态产生的电容信号经过所述前置接口放大电路检出得到电压信号，接着由所述多位模数转换器组件转换成数字量化信号，数字量化信号经由所述FPGA处理后再经由数模转换器转换成相应的驱动模态反馈信号和敏感模态反馈信号。驱动控制回路数字信号(即上述的驱动数字量化信号)经过所述数字自动增益控制模块41及所述数字锁相环模块42，并通过所述多位数模转换器5转换成反馈信号作用于所述微机械陀螺仪1中的驱动反馈电极，形成驱动控制回路；敏感控制回路数字信号(即上述的敏感数字量化信号)经过所述数字补偿模块43、ΣΔM调制器44及1位数字量化模块45，并通过所述反馈开关6将反馈电压V_fb或GND作用于敏感反馈电极，形成敏感控制回路；驱动回路检测信号(即上述的驱动电压信号)经过所述自时钟模块7，产生的自时钟信号V_clk用做所述FPGA4数字单元的主时钟(CLK)。

具体的，所述微机械陀螺仪1的驱动模态和敏感模态的差分电容变化信号经过1.25MHz载波V_c调制后经过所述第一C/V前置接口放大电路21及所述第二C/V前置接口放大电路22，和所述第一多位模数转换器31及所述第二多位模数转换器32分别转换成采样频率为f_s＝1.25MHz的数字量化信号V_d1(即驱动数字量化信号)和V_s1(即敏感数字量化信号)，并进入所述FPGA4处理，其中采样频率f_s为n倍的驱动谐振频率(4660Hz)。其中，

在驱动控制回路中，所述数字量化信号

分别进入所述数字自动增益控制模块41及所述数字锁相环模块42进行幅值控制和相位控制；请参阅图4，驱动控制回路的幅值控制是V_d1经过所述幅值检测单元411得到驱动幅值A_d1，所述幅值比较单元412将幅值A_d1与控制信号V_ref＝2.5V相比较得到误差信号V_error，V_error经过所述第一比较积分控制单元413得到幅值控制信号V’_error；请参阅图5，驱动控制回路的相位控制是V_d1首先经过所述相位比较单元421，并得到与所述上个数字锁相环模块42初始输出信号V_d2的相位差信号

相位差信号

经过所述第二比较积分控制单元422得到相位差控制信号

经过所述数控振荡单元423产生驱动激励数字信号

确保驱动激励信号和驱动检测信号的相位差

时，使得所述环形内框转子12及所述环形外框转子13基于所述中心锚点11在平面内自激谐振，同时经过所述多为数模转换器5驱动谐振信号进入所述自时钟模块7进行处理产生所述FPGA4的时钟f_clk。

在敏感控制回路中，所述数字量化信号

经过所述数字补偿模块43、所述ΣΔM调制器44及所述1位数字量化模块45得到过采样的1位数字信号B₁；B₁分别控制所述反馈开关6将反馈电压V_fb＝5V或接地0V分别加载到所述微机械陀螺仪1的敏感模态反馈电容极板，成数字力平衡回路；B₁再基于驱动参考信号V″_d1经由所述数字调节模块46进行LMSD解调，得到角速度数字信号B₂，B₂经过所述降采样滤波模块47得到采样频率为f_s/32的24位数字信号B₃，B₃作为最终系统输出信号。

此外，在所述自时钟模块7中，数字量化信号

进入所述比较器71产生标准驱动方波信号

其中ω_d＝2πf_d＝2π·4660、

A_d1＝2.5V、A_sq＝3.3V；驱动方波信号V_sq经过所述锁相倍频器72输出FPGA4的主时钟信号

其中n＝6437是倍频的倍数，FPGA4的主时钟f_clk＝6437·4660Hz≈30MHz，采样频率f_s＝30MHz/24＝1.25MHz。

综上所述，本发明提供一种自时钟数字式微机械陀螺ΣΔM闭环检测电路系统，所述自时钟数字式微机械陀螺ΣΔM闭环检测电路系统包括：微机械陀螺仪，用于于驱动模态产生驱动电容信号及于敏感模态产生敏感电容信号；前置接口放大电路，与所述微机械陀螺仪相连接，用于将所述驱动电容信号转换成驱动电压信号，并将所述敏感电容信号转换成敏感电压信号；多位模数转换器组件，与所述前置接口放大电路相连接，用于将所述驱动电压信号转换成驱动数字量化信号，并将所述敏感电压信号转换成敏感数字量化信号；FPGA，所述FPGA包括数字自动增益控制模块、数字锁相环模块、数字补偿模块、ΣΔM调制器、1位数字量化模块、数字调解模块及降采样数字滤波模块；其中，所述数字自动增益控制模块与所述多位模数转换器组件相连接，用于对所述驱动数字量化信号进行稳定幅度控制；所述数字锁相环模块与所述多位模数转换器组件相连接，用于对所述驱动数字量化信号进行稳定相位控制；所述数字补偿模块、所述ΣΔM调制器及所述1位数字量化模块依次串联，用于对所述敏感数字量化信号的机械噪声、电噪声及量化噪声进行高阶整形抑制，以得到第一数字信号，其中，所述数字补偿模块与所述多位模数转换器组件相连接；所述数字调解模块与所述数字锁相环模块所述1位数字量化模块相连接，用于将所述数字锁相环模块输出的信号作为敏感模态的角速度解调参考信号，与所述第一数字信号进行解调得到第二数字信号；所述降采样数字滤波模块与所述数字调解模块相连接，用于将所述第二数字信号中的高频部分的整形噪声滤除，并降低采样率以得到最终的角速度数字信号；多位数模转换器，与所述数字自动增益控制模块、所述数字锁相环模块及所述微机械陀螺仪相连接，用于将所述数字自动增益控制模块与所述数字锁相环模块处理后的信号转换成反馈信号反馈至所述微机械陀螺仪；反馈开关，包括第一输入端、第二输入端、第三输入端及输出端，所述反馈开关的第一输入端与所述1位数字量化模块相连接，第二输入端与一反馈电压源相连接，第三输入端接地，所述输出端与所述微机械陀螺仪相连接，用于在所述第一数字信号的控制下将反馈电压或接地电压反馈至所述微机械陀螺仪；自时钟模块，一端与所述前置接口放大电路相连接，另一端与所述FPGA相连接，用于依据所述驱动电压信号产生自时钟信号作为所述FPGA的主时钟。本发明提供了一种自时钟数字式微机械陀螺ΣΔM闭环检测电路，由陀螺驱动模态谐振频率产生检测电路系统基频，使得检测电路系统中数字信号处理模块能自适应调整或补偿陀螺温度、陀螺结构参数误差等不确定性因素对电路系统带来的影响，提高陀螺信号处理的精度；相比传统的误差抑制“硬”方法，比如校准、全温补偿等技术，该电路系统提供了一种“软”方法，具有较高的自适应性、通用性和一致性。本发明中的微机械陀螺数字检测电路中包括数字驱动闭环回路与数字敏感闭环回路，其中驱动和敏感的前置接口放大电路(C/V)完全对称，在实现陀螺驱动模态闭环时通过数字AGC和数字PLL有效抑制回路的稳态误差和相位误差，达到极高的幅值稳定性和频率稳定性；在实现敏感模态ΣΔM力反馈闭环时将惯性转子控制在中心位置，同时获得较高的信噪比、动态范围和线性度。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (13)

1.一种自时钟数字式微机械陀螺ΣΔΜ闭环检测电路系统，其特征在于，包括：

微机械陀螺仪，用于驱动模态产生驱动电容信号及用于敏感模态产生敏感电容信号；前置接口放大电路，与所述微机械陀螺仪相连接，用于将所述驱动电容信号转换成驱动电压信号，并将所述敏感电容信号转换成敏感电压信号；

多位模数转换器组件，与所述前置接口放大电路相连接，用于将所述驱动电压信号转换成驱动数字量化信号，并将所述敏感电压信号转换成敏感数字量化信号；

FPGA，所述FPGA包括数字自动增益控制模块、数字锁相环模块、数字补偿模块、ΣΔΜ调制器、1位数字量化模块、数字调解模块及降采样数字滤波模块；其中，所述数字自动增益控制模块与所述多位模数转换器组件相连接，用于对所述驱动数字量化信号进行稳定幅度控制；所述数字锁相环模块与所述多位模数转换器组件相连接，用于对所述驱动数字量化信号进行稳定相位控制；所述数字补偿模块、所述ΣΔΜ调制器及所述1位数字量化模块依次串联，用于对所述敏感数字量化信号的机械噪声、电噪声及量化噪声进行高阶整形抑制，以得到第一数字信号，其中，所述数字补偿模块与所述多位模数转换器组件相连接；所述数字调解模块与所述数字锁相环模块和所述1位数字量化模块相连接，用于将所述数字锁相环模块输出的信号作为敏感模态的角速度解调参考信号，与所述第一数字信号进行解调得到第二数字信号；所述降采样数字滤波模块与所述数字调解模块相连接，用于将所述第二数字信号中的高频部分的整形噪声滤除，并降低采样率以得到最终的角速度数字信号；

多位数模转换器，与所述数字自动增益控制模块、所述数字锁相环模块及所述微机械陀螺仪相连接，用于将所述数字自动增益控制模块与所述数字锁相环模块处理后的信号转换成反馈信号反馈至所述微机械陀螺仪；

反馈开关，包括第一输入端、第二输入端、第三输入端及输出端，所述反馈开关的第一输入端与所述1位数字量化模块相连接，第二输入端与一反馈电压源相连接，第三输入端接地，所述输出端与所述微机械陀螺仪相连接，用于在所述第一数字信号的控制下将反馈电压或接地电压反馈至所述微机械陀螺仪；

自时钟模块，一端与所述前置接口放大电路相连接，另一端与所述FPGA相连接，用于依据所述驱动电压信号产生自时钟信号作为所述FPGA的主时钟。

2.根据权利要求1所述的自时钟数字式微机械陀螺ΣΔΜ闭环检测电路系统，其特征在于：所述微机械陀螺仪包括：

中心锚点；

环形转子组件，位于所述中心锚点外围，且与所述中心锚点具有间距；所述环形转子组件与所述中心锚点电连接，用于作为惯性转动单元并输入载波；

电容梳齿，与所述环形转子组件相连接，用于驱动模态振荡的电容变化检测及加载反馈电压；

下电容极板组件，位于所述环形转子组件的下方，且与所述环形转子组件具有间距；所述下电容极板组件用于敏感模态的平面外电容变化检测及加载反馈电压。

3.根据权利要求2所述的自时钟数字式微机械陀螺ΣΔΜ闭环检测电路系统，其特征在于：所述环形转子组件包括：

环形内框转子，位于所述中心锚点外围，且与所述中心锚点具有间距；所述环形内框转子与所述中心锚点电连接；

环形外框转子，位于所述环形内框转子外围，且与所述环形内框转子具有间距；所述环形外框转子与所述环形内框转子电连接；所述电容梳齿位于所述环形外框转子的外围。

4.根据权利要求3所述的自时钟数字式微机械陀螺ΣΔΜ闭环检测电路系统，其特征在于：所述下电容极板组件包括：

下电容极板，位于所述环形内框转子的下方；

电容，位于所述下电容极板与所述环形内框转子之间，一侧与所述下电容极板相连接，另一侧与所述环形内框转子相连接。

5.根据权利要求1所述的自时钟数字式微机械陀螺ΣΔΜ闭环检测电路系统，其特征在于：所述前置接口放大电路包括：

第一C/V前置接口放大电路，与所述微机械陀螺仪相连接，用于将所述驱动电容信号转换成驱动电压信号；

第二C/V前置接口放大电路，与所述微机械陀螺仪相连接，用于将所述驱动电容信号转换成敏感电压信号。

6.根据权利要求5所述的自时钟数字式微机械陀螺ΣΔΜ闭环检测电路系统，其特征在于：所述多位模数转换器组件包括：

第一多位模数转换器，所述第一多位模数转换器的输入端与所述第一C/V前置接口放大电路相连接，所述第一多位模数转换器的输出端与所述数字自动增益控制模块及所述数字锁相环模块相连接；所述第一多位模数转换器用于将所述驱动电压信号转换成驱动数字量化信号；

第二多位模数转换器，所述第二多位模数转换器的输入端与所述第二C/V前置接口放大电路相连接，所述第二多位模数转换器的输出端与所述数字补偿模块相连接；所述第二多位模数转换器用于将所述敏感电压信号转换成敏感数字量化信号。

7.根据权利要求1所述的自时钟数字式微机械陀螺ΣΔΜ闭环检测电路系统，其特征在于：所述数字自动增益控制模块包括：

幅值检测单元，与所述多位模数转换器组件相连接，用于依据驱动数字量化信号得到驱动幅值；

幅值比较单元，与所述幅值检测单元及控制信号源相连接，用于将所述驱动幅值与控制信号进行比对，以得到误差信号；

第一比例积分控制单元，与所述幅值比较单元相连接，用于依据所述误差信号得到幅值控制信号。

8.根据权利要求7所述的自时钟数字式微机械陀螺ΣΔΜ闭环检测电路系统，其特征在于：所述幅值检测单元包括：

第一乘法器，与所述多位模数转换器组件相连接；

第一FIR低通滤波器，所述第一FIR低通滤波器的输入端与所述第一乘法器相连接，所述第一FIR低通滤波器的输出端与所述幅值比较单元相连接。

9.根据权利要求1所述的自时钟数字式微机械陀螺ΣΔΜ闭环检测电路系统，其特征在于：所述数字锁相环模块包括：

相位比较单元，与所述多位模数转换器组件相连接，用于得到所述驱动数字量化信号与所述数字锁相环模块初始输出信号的相位差信号；

第二比例积分控制单元，与所述相位比较单元相连接，用于依据所述相位差信号得到相位差控制信号；

数控振荡单元，所述数控振荡单元的输入端与所述第二比例积分控制单元相连接，所述数控振荡单元的输出端与所述相位比较单元相连接，用于依据所述相位差控制信号得到驱动激励数字信号。

10.根据权利要求9所述的自时钟数字式微机械陀螺ΣΔΜ闭环检测电路系统，其特征在于：所述相位比较单元包括：

第二乘法器，与所述多位模数转换器组件及所述数控振荡单元相连接；

第二FIR低通滤波器，所述第二FIR低通滤波器的输入端与所述第二乘法器相连接，所述第二FIR低通滤波器的输出端与所述第二比例积分控制单元相连接。

11.根据权利要求1所述的自时钟数字式微机械陀螺ΣΔΜ闭环检测电路系统，其特征在于：所述调制器包括：

第一数字积分器，所述第一数字积分器的输入端与所述数字补偿模块的输出端相连接；

第二数字积分器，所述第二数字积分器的输入端与所述第一数字积分器的输出端相连接，所述第二数字积分器的输出端与所述1位数字量化模块的输入端相连接；

第一电反馈通道，所述第一电反馈通道的输入端与所述1位数字量化模块的输出端相连接；所述第一电反馈通道的输出端与所述第一数字积分器的输入端相连接；

第二电反馈通道，所述第二电反馈通道的输入端与所述1位数字量化模块的输出端相连接；所述第二电反馈通道的输出端与所述第二数字积分器的输入端相连接。

12.根据权利要求1所述的自时钟数字式微机械陀螺ΣΔΜ闭环检测电路系统，其特征在于：所述降采样数字滤波模块为基于级联积分梳状滤波器结构。

13.根据权利要求1所述的自时钟数字式微机械陀螺ΣΔΜ闭环检测电路系统，其特征在于：所述自时钟模块包括：

比较器，与所述前置接口放大电路相连接，用于依据驱动电路信号生成标准驱动方波信号；

锁相倍频器，与所述比较器的输出端相连接，适于依据所述标准驱动方波信号生成所述FPGA的主时钟。

Images