JPH03154518A - 雑音除去装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタルオーディオ情報記録再生システムに
係り、特に当該システム内において行われる信号処理に
際して発生する量子化雑音を除去する雑音除去装置に関
する。

〔従来の技術〕

ディジタルオーディオ情報記録再生システムは、アナロ
グの原信号■　　をＡ／Ｄ変換し、そのデＲＧ イジタル信号を記録媒体（ＣＤ、ＤＡＴ等）３に記録す
る記録系と、記録媒体３から再生したディジタル入力信
号Ｄ　をＤ／Ａ変換することによりアナログ出力信号Ａ
　　を出力する再生系とに大ｕｔ 別される。

再生系において、ディジタル入力信号Ｄ　をアナログ出
力信号へ　　に変換するために、Ｄ／ＡＯＬ＋１ 変換器が用いられる。良質な音楽情報を再生するために
はＳ／Ｎ比が問題となる。この雑音に関しＤ／Ａ変換器
で問題となるのは量子化雑音であり、またＤ／Ａ変換器
での変換誤差による高次高調波成分である。量子化雑音
は量子化数を増すことにより小さくすることができるが
、完全には消去できない雑音である。この量子化雑音は
、−様に分布するいわゆる白色雑音ではなく、特に小信
号時に耳ざわりな音となって聴感上に現われる。

さて、以上のような量子化雑音は、再生音の波形歪の原
因となり、音質の劣化要因となるため、除去ないしは低
減する必要がある。

そこで、量子化雑音を低減させる目的で用いられる雑音
除去回路としてディザ回路が知られている。ディザ回路
は、適当な振幅（例えば、量子化ステップ幅と同等の一
様振幅分布）をもつ白色雑音をディジタル入力信号り、
に重畳（加算）してｎ 量子化雑音等を白色化する回路である。このディザ回路
を用いた従来のＤ／Ａ変換器の例を第５図に示す。

第５図において、Ｄ／Ａ変換器の前段には加算器７が設
けられている。ディジタル入力信号Ｄ１゜が入力される
と、ディザ信号発生回路５から発生したディジタルディ
ザ信号Ｖ　　が加算器７におりＴＨ いて重畳される。この重畳信号はＤ／Ａ変換器４に入力
され、Ｄ／Ａ変換器４はディジタルディザ信号■　　成
分を含むディジタル入力信号り、をＤＴＨ＋　ｎ アナログ信号に変換する。この変換過程において、ディ
ジタルディザ信号Ｖ　　の作用により量子化ＴＨ 雑音等は白色化される。このＤ／Ａ変換出力信号にはデ
ィジタルディザ信号Ｖ　　が含まれているＴＩＩ ので抜き去る必要がある。そこで、ディザ信号発生回路
５からのディジタルディザ信号Ｖ　　をＤＴＨ Ｄ／Ａ変換器６によりアナログ信号に変換してディザ信
号発生回路５の出力信号と信号形式を一致させた上で、
加算器８によりディジタルディザ信号Ｖ　　成分を減算
して除去し、アナログ出力信ＤＴＩ（ ９八　　を得る。

ｕｔ 〔発明が解決しようとする課題〕 上述のように、ディザ回路は、ディザ信号を入力信号に
加え、Ｄ／Ａ変換後にその成分を抜き去る回路であり、
量子化雑音の低減に有効な手段である。

しかし、ディザ回路は簡単にいうとＤ／Ａ変換すべきデ
ィジタル入力信号り、の信号パターンを１】 振動させるものである。これに対してＤ／Ａ変換器４は
各ビットデータのそれぞれをスイッチング動作によりＤ
／Ａ変換するものである。したがって、Ｄ／Ａ変換器４
ではディジタルディザ信号■　　を加えない場合に比べ
てより多くのスイッＴＨ チング動作を行うことになる。この影響は、特に、ディ
ジタル入力信号り、がゼロレベルをクロスすｎ るとき顕著に現われる。というのは、ディジタル入力信
号り、がゼロレベル付近にあるときにはディジタルディ
ザ信号Ｖ　　の振動分だけゼロクロＤＴＩ（ スする回数が増大し、ＭＳＢ反転の繰返しによるいわゆ
るゼロクロス歪と称する高次高調波成分を含む雑音がよ
り多く発生することとなるからである。また、Ｄ／Ａ変
換に際しては所定の変換時間（セットリングタイム）を
要するが、このセットリングタイム中に上位ビット側の
スイッチのＯＮとなる時刻が他の下位ビット側のスイッ
チのＯＦＦとなる時刻よりも遅れた場合、そのずれた時
間だけ信号データが“１”となる。この現象を、アナロ
グ波形で観察すると、ヒゲパルス状の雑音となって現わ
れる。この雑音をグリッチというが、グリッチもディザ
の加算によって増大する。

結局、量子化雑音を低減するためのディザ回路であるに
も拘らず、二次的な雑音を誘発し、音質向上という本来
の目的を損うおそれがあった。

そこで、本発明はスイッチング動作を伴う雑音を発生さ
せることなくディザ回路の機能を有効に発揮させつる雑
音除去装置を提供することを目的とする。

〔課題を解決するための手段〕

上記課題を解決するために、本発明は、第１図に示すよ
うに、基準電圧発生回路１０１により生成される基準信
号Ｖ　　に基づいてディジタル人ｉＥＦ 力信号り、の信号変換を行う信号変換回路１００ｎ の量子化雑音を除去する雑音除去装置であって、正弦波
ディザ信号■３を発生するディザ信号発生回路１０３と
、正弦波ディザ信号Ｖ、により基準信号Ｖ　　を変調し
、その変調ディザ信号ｖＭＯＤＥＦ を信号変換回路１００に与える変調回路１０２と、を備
えて構成される。ディザ信号除去回路１０４は信号変換
回路１００の出力に含まれる正弦波ディザ信号Ｖ、を抜
き去るための回路である。

〔作用〕

本発明によれば、第１図において、ディザ信号発生回路
１０３から出力された正弦波ディザ信号Ｖ、は変調回路
１０２に与えられ、さらにこの変調回路１０２には基準
電圧発生回路１０１からの基準信号■　　が与えられる
。変調回路１０２はＥＦ 基準信号Ｖ　　を正弦波ディザ信号■、により変ＥＦ 調する。この変調方式は基準信号Ｖ　　の信号形ＥＦ 式により異なり、振幅変調（ＡＭ）　、周波数変調（Ｆ
Ｍ）が考えられる。変調された変調ディザ信号Ｖ　　は
信号処理回路１００に与えられる。信ＯＤ 号処理回路１００はこの変調ディザ信号ｖＭｏＤによっ
て信号変換を行う。

〔実施例〕

次に、本発明の実施例を図面に基づいて説明する。

基本構成例 第２図に本発明の実施例を示す。この実施例は、信号処
理回路１００としてのＤ／Ａ変換回路１０に本発明を適
用したものである。

第２図において、雑音除去装置は基準電圧発生回路１１
と、変調回路１２と、正弦波ディザ信号発生回路１３と
、ローパスフィルタ１４とから構成される。

Ｄ／Ａ変換回路１０としては、Ｒ−２Ｒラダ一抵抗形Ｄ
／Ａ変換回路、積分型Ｄ／Ａ変換回路、重み抵抗形Ｄ／
Ａ変換回路等の種々の方式のものについて本発明の適用
が可能である。

基準電圧発生回路１１はＤ／Ａ変換回路１０内に内蔵さ
れた回路を用いることができ、基準信号■　　を出力す
る場合と、Ｄ／Ａ変換回路１０のＥＦ 構成によってクロック信号を出力する場合とがあり、以
下基準信号■　　を出力するものとして説ＥＦ 明する。基準電圧発生回路１１の具体例については第４
図において後述する。

変調回路１２は基準信号Ｖ　　を正弦波ディザＥＦ 信号発生回路１３からの正弦波ディザ信号Ｖ、により振
幅変調し、変調ディザ信号Ｖ　　を出力す猛ＱＤ るものである。回路構成の具体例は同じく第４図におい
て後述する。

正弦波ディザ信号発生回路１３は、従来のようなディジ
タルディザ信号Ｖ　　ではなく、アナ口ＴＨ グディザ信号、すなわち正弦波のディザ信号ｖＳを生成
する。あるいは、三角波ディザでもよく、時間の関数と
して表わされる信号を用いることができる。

ローパスフィルタ１４はＤ／Ａ変換回路１０において変
換出力されるＰＭＡ波信号Ａ　　に含まＭＡ れている正弦波ディザ信号除去回路を除去するためのフ
ィルタである。正弦波ディザ信号■、の周波数を可聴周
波数より高くとることにより、なだらかな減衰特性のも
のを使用することができ、通常のアナログフィルタを用
いることが可能である。

次に動作を説明する。

所定ビット数のディジタル入力信号Ｄ　がＤ／Ａ変換回
路１０の入力端に入力されると、Ｄ／Ａ変換回路１０は
ディジタル入力信号Ｄ１□に対応するアナログ信号を出
力する。

このＤ／Ａ変換動作において、従来では、Ｄ／Ａ変換回
路１０は、基準電圧発生回路１１からの基準信号Ｖ　　
に基づいて、ＬＳＢからＭＳＢにＥＦ 向かって順次１．２．４．８．１６．３２、・・・１２
８．２５６、・・・２１５というように重み付けされた
電流を作り、これらの各重み付は電流をディジタル入力
信号Ｄ　のデータに応じてスイッチング加算してＰＭＡ
波信号Ａ　　を生成するものでＭＡ あった。そして、ディザ処理に際しては、第５図に示す
ように、Ｄ／Ａ変換回路１０の前段においてディジタル
入力信号Ｄ、にディジタルディザ信号Ｖ　　を加算し、
変換出力からアナログディザＴＨ 信号ｖＡＤを減算するものであった。したがって、従来
の場合、ディジタル入力信号り、と加算器７Ｉｎ の出力データの出カバターンとは異なるパターンとなる
。具体的には、例えばディジタル入力信号り、が ＭＳＢ　　　２ＳＢ　　　３ＳＢ　　　　　ＬＳＢｌ　
　　　　　０　　　　　０　　　・・・　　　１であっ
たとすると、 加算器７の出力データは ＭＳＢ　　２ＳＢ　　３ＳＢ　　　ＬＳＢｌ　　　　　
　０　　　　　１　　　・・・　　　０というようにデ
ータ内容が異なってくる。このことは、Ｄ／Ａ変換回路
１０内のスイッチング動作がディジタルディザ信号Ｖ　
　を加算しない場合ＴＩＩ と加算した場合とで異なることを意味する。

これに対して、本実施例では、基準信号ｖＲＥＦを正弦
波ディザ信号Ｖｓにより変調回路１２において振幅変調
し、その変調ディザ信号■　　をＯＤ Ｄ／Ａ変換回路１０における基準信号としてＤ／Ａ変換
するものであり、Ｄ／Ａ変換回路１０に入力されるディ
ジタル入力信号Ｄ　自体は何らｎ 変らない。しかし、変調ディザ信号■　　によりＯＤ Ｄ／Ａ変換するのであるから、Ｄ／Ａ変換回路１０の出
力信号であるＰＭΔ波信号Ａ　　は正弦ＭＡ 波ディザ信号Ｖ、により変調しない場合と変調した場合
とで異なってくる。その結果、Ｄ／Ａ変換回路１０から
出力されるＰＭＡ波信号Ａ　　の波ＭＡ 形は第３図に示すパターンとなる。

第３図（ａ）に示すように、太線で示す原信号Ｖ　　に
対応する信号波形に対して細線で示ＲＧ す正弦波ディザ信号ｖ５成分が帯状に付帯して現われる
。Ｅ　は正弦波ディザ信号■、成分を含むＰＭＡ波信号
Ａ　　　のエンベロープである。第３ＭＡ 図（ａ）の信号のあるタイミングでのサンプル値を拡大
して示すと、同図（ｂ）のようになる。

このように、ディジタル入力信号Ｄ　にディジｎ タルディザ信号Ｖ　　を加算するのではなく、基ＴＨ 単信号Ｖ　　を正弦波ディザ信号■８により振幅ＥＦ 変調して得た変調ディザ信号ｖＭＯＤを基準としてＤ／
Ａ変換することによりディザ信号を加えるものであるた
め、Ｄ／Ａ変換回路１０内におけるディジタル入力信号
り、に対応するスイッチング動ＩＩ 作を正弦波ディザ信号Ｖ、を加えない場合と加える場合
とで異ならせることがないため、正弦波ディザ信号■ｓ
によるグ□リッチは生じない。これに対して、ディジタ
ルディザ信号Ｖ　　を加算するＤＴＩ！ 従来装置によれば、ディジタルディザ信号”　ＤＴＨ自
体に起因するグリッチの発生のおそれがあったことは先
に述べた通りである。

具体例 次に、本発明の具体例を第・４図に示す。

この具体例は、Ｒ−２Ｒラダ一抵抗形Ｄ／Ａ変換回路に
本発明を適用したものである。すなわち、基準電圧発生
回路１１から発生した基準信号Ｖ　　は基準電圧アンプ
１６の正側入力に与えらＥＦ れ、基準電圧アンプ゛１６の負側入力には正弦波ディザ
信号発生回路１３からの正弦波ディザ信号ｖ３をバッフ
ァアンプ１５を介して与えられるようになっている。基
準電圧アンプ１６は、通常、Ｄ／Ａ変換回路内の基準電
圧供給源として内蔵されているものであり、この基準電
圧アンプ１６を利用して変調回路１２を構成したもので
ある。

Ｄ／Ａ変換回路１０の内容は一般的なＲ−２Ｒラダ一抵
抗形Ｄ／Ａ変換回路と同様である。

次に動作を説明する。

ディジタル入力信号り、は図示しない入力デー目 夕処理回路を介してスイッチ回路１９−１〜１９１のス
イッチング信号として働く。スイッチ回路１９−１〜１
９−５はディジタル入力信号Ｄｉ１１のビットが“１”
のときｔ／Ｖ変換器２０の負側入力端に接続（ＯＮ）さ
れ、“０”のときＧＮＤ側に接続（ＯＦＦ）される。

一方、基準電圧発生回路１１は電源■。０から基準信号
■　　を生成し、その基準信号Ｖ　　を基ＲＥＦ　　　
　　　　　　　　　　ＲＥＦ準電圧アンプ１６の正側入
力端に与える。正弦波ディザ信号発生回路１３は正弦波
ディザ信号ｖ３を発生し、バッファアンプ１５にて増幅
したのち基準電圧アンプ１６の負側入力端に与える。変
調回路１２は比較演算器として作用し、両人力信号の差
分を変調ディザ信号Ｖ　　として出力する。

ＯＤ その出力波形は振幅変調波形となる。変調ディザ信号■
　　は各定電流源１７−１〜１７□の制御式ＭＯＤ 力（具体的には、例えば、定電流源ＭＯＳ）ランジスタ
のゲート）にそれぞれ与えられる。その結果、基本とな
る重み付は電流値はＲ−２Ｒラダー抵抗網１８によって
決定されるが、その値は変調ディザ信号Ｖ　　に追従し
て振動する。つまり、１．１００ 各ビット位置の重み付は電流自体が正弦波ディザ信号■
３の振動に伴なって変化することとなる。

この変化する重み付は電流の合成電流がＩ／Ｖ変換器２
０によって電圧値に変換され、ＰＭＡ波信号Ａ　　とし
て出力される。

Ｐ＆ｔＡ このように、スイッチ回路１９−１〜１９−０のスイッ
チング動作はディジタル入力信号り、に対応し、正弦波
ディザ信号ｖ８によっては何ら変化せず、重み付は電流
のみが変化する状態（つまり、正弦波ディザ信号ｖ３が
加えられた状態）でＤ／Ａ変換が行われることとなる。

以上の実施例によれば、基準信号Ｖ　　を振幅ＥＶ 変調するという手法により正弦波ディザ信号■３を加え
るものであるため、ディザ回路による量子化雑音の低減
をディジタル演算処理によって行うことがなく、ディザ
回路の構成を簡素化することができる。

また同上の理由により、ディジタル入力信号Ｄ　にディ
ザ信号を加算してその信号パターンをｎ 変えるものではないため、ディザ信号によるグリッチの
発生はなく、出力信号のＳ／Ｎ比の悪化を招くことがな
く、ディザ回路本来の機能を有効に発揮しつる。

さらに、基準信号Ｖ　　を正弦波ディザ信号ＥＦ ｖ８で振幅変調してディザ信号を加える手法をとったの
で、従来のごとくディジタルディザ信号Ｖ　　の加算処
理に生じる演算系の周波数の限界ＴＨ による制限を受けることがないので、正弦波ディザ信号
ｖ３の周波数の選択の自由度が向上する。

さらにまた、加えるディザ信号はアナログディザ信号で
あるため、ディジタルフィルタを用いたオーバサンプリ
ング形り／Ａ変換回路の場合にサンプリング周波数ｆ　
の倍数（２ｆ　　、４ｆ　　１Ｓ　　　　　　　　　　
　　　　　　　　Ｓ　　　　　　　　　　Ｓ８ｆ　　）
とは全く無関係にアナログディザ信号＄ ｖＡＤの周波数を設定でき、高い周波数のアナログディ
ザ信号ＶＡＤを自由に使うことが可能となる。

変形例 本発明は、上記実施例に限定されることなく、種々の変
形ないしは転用が可能である。

すなわち、上記実施例では、Ｄ／Ａ変換回路１０として
Ｒ−２Ｒラダ一抵抗形Ｄ／Ａ変換回路を例にしたが、そ
の他、積分型Ｄ／Ａ変換回路、電流加算形Ｄ／Ａ変換回
路、Ｄ　Ｅ　Ｍ　（ＤｙｎａｍｉｃＥｌｅｍｅｎｔ　Ｍ
ａｔｅｂｉｎｇ）方式Ｄ／Ａ変換回路等の種々の形式の
Ｄ／Ａ変換回路に適用が可能である。

これらは、いずれも、内蔵する基準電圧発生回路により
基準信号■　　を作り、これを基準としてＥＦ Ｄ／Ａ変換を行うものであるから、この基準信号ＶＲＥ
Ｆを変調する本発明の適用が可能であることが明らかで
ある。

また、以上の説明では１６ビツト、１８ビツト等のマル
チビット形のＤ／Ａ変換回路を前提としたが、１ビット
Ｄ／Ａ変換回路にも本発明の適用が可能である。１ビッ
トＤ／Ａ変換回路とは、原理的にはディジタル入力信号
Ｄ　の各１ビツトについてＤ／Ａ変換を行うものである
が、極めて高いサンプリング周波数での処理が要求され
るため、ノイズシェービングを用いたオーバサンプリン
グ型１ビツトＤ／Ａ変換回路が実用化されている。

ノイズシェービングとは、量子化誤差を前段にフィード
バックしてノイズの形を整形することである。現在のと
ころ１ビットＤ／Ａ変換回路は、ＭＡ　Ｓ　Ｈ（Ｍｕｌ
ｔｉ−３ｌａｇｅ　Ｎｏ１ｓｅ　５ｈａｐｉＢ　）方式
とビット・ストリーム方式とに大別される。いずれにし
ても、１ビットＤ／Ａ変換回路においては１ビツト量子
化器を他の構成要素と同期的に動作させるために、水晶
発振器等からの基準クロック信号を用いて処理を行う。

そこで、この基準クロック信号を正弦波ディザ信号■８
により変調して変調ディザ信号Ｖ　　を作り、この変調
ディザ信号ＯＤ ■ＭＯＤを基準クロックとしてＤ／Ａ変換するように構
成する。この場合の変調方式は周波数変調（ＦＭ）方式
である。このように、基準クロック信号を正弦波ディザ
信号ｖ３により周波数変調して得た基準クロック〜によ
りＤ／Ａ変換処理する構成とすることにより、ディジタ
ル入力信号Ｄｉ、の信号パターンを変更することなく、
ディザ法を１ビットＤ／Ａ変換回路に適用することが可
能となる。

さらに、本発明はＤ／Ａ変換回路のみならず、Ａ／Ｄ変
換器にも適用が可能である。但し、Ａ／Ｄ変換器の場合
はアナログ入力信号Ａｉ、に直接正弦波ディザ信号Ｖ、
を加えることが可能であるので、本発明の適用を特に必
要とするものではない。しかし、例えば、ディザ回路と
してディジタルディザ信号Ｖ　　を発生するものを用い
ＴＨ たような場合に、ディジタルディザ信号ｖＤＴＨをＤ／
Ａ変換する必要があるので、このＤ／Ａ変換回路に本発
明の適用が考えられる。

さらにまた、以上の説明はＤ／Ａ変換回路やＡ／Ｄ変換
回路における量子化雑音の低減を前提としたが、量子化
雑音の問題はディジタルオーディオ情報記録再生システ
ム内の信号処理系において必ず発生するものである。し
たがって、当該信号処理系において、Ｄ／Ａ変換回路や
Ａ　、／　Ｄ変換器以外の所定の基準信号に基づいて信
号処理を行う要素に本発明の適用の余地があることはも
ちろんである。

〔発明の効果〕

以上の通り、本発明によれば、基準信号をディザ信号に
より変調し、その変調した基準信号を用いて信号処理を
行うようにしたので、ディジタル演算処理を施すことな
く簡単な構成でディザによる量子化雑音の低減が可能と
なる。そして、信号処理回路への入力信号にディザ信号
を加えず、基準信号を変調する構成としたので、ディザ
信号によるスイッチング動作で２次的な雑音を発生させ
ることなくディザ回路の機能を有効に発揮させることが
できる。

【図面の簡単な説明】

第１図は本発明の雑音除去装置の原理説明図、第２図は
本発明のＤ／Ａ変換回路の雑音除去装置の実施例を示す
ブロック図、 第３図は本発明のＤ／Ａ変換回路の雑音除去装置の出力
波形の説明図、 第４ｖＡは本発明のＤ／Ａ変換回路の雑音除去装置の具
体例を示すブロック図、 第５図は従来のディザ回路の例を示すブロック図である
。 ４・・・Ｄ／Ａ変換器 ５・・・ディザ信号発生回路 ６・・・Ｄ／Ａ変換器 ７・・・加算器 ８・・・加算器 ９・・・Ａ／Ｄ変換器 １０・・・Ｄ／Ａ変換回路 １１・・・基準電圧発生回路 １２・・・変調回路 １３・・・正弦波ディザ信号発生回路 １４・・・ローノメスフィルタ １５・・・バッファアンプ １６・・・基準電圧アンプ １７−１〜１７、・・・定電流源 １８・・・Ｒ−２Ｒラダー抵抗網 １９−１〜１９−０・・・スイッチ回路２０・・・Ｉ／
Ｖ変換器 １００・・・信号処理回路 １０１・・・基準電圧発生回路 １０２・・・変調回路 １０３・・・ディザ信号発生回路 １０４・・・ディザ信号除去回路 ■　　・・・原信号 ＲＧ Ａ、・・・アナログ入力信号 Ａ　　・・・アナログ出力信号 ａｔ Ｄ、・・・ディジタル人力信号 ｎ Ｄ　　・・・ディジタル出力信号 ｎ ■　　・・・ディジタルディザ信号 口Ｔｌ１ ｖＡＤ・・・アナログディザ信号 Ｖｓ・・・正弦波ディザ信号 Ｖ　　・・・基準信号 ＥＦ ■　　・・・変調ディザ信号 輩ＯＤ Ａ　　・・・ＰＭＡ波信号 ＰＩＪ＾ Ｅ　　・・・エンベロープ ＤＴ）Ｉ ト売朗ｎ雑彦体去呆ｉ １ 図 ＰＭＡ信号 Ｄ〆子゛イシタ７りＬ入７７信号 本発明のＤ／Ａ変美咎の芽生台ア１艮帳ｉの実ちｊマ・
ｊ値 づフ 回 従来Ｏテ′イザ回路し＋ダ１１ 第 づ 回

Claims (1)

1. 【特許請求の範囲】 １、所定の基準信号に基づいてスイッチング動作を伴な
   う信号処理を行う信号処理回路の量子化雑音を除去する
   雑音除去装置であって、 ディザ信号を発生するディザ信号発生回路と、前記ディ
   ザ信号により前記基準信号を変調して前記信号処理回路
   に出力する変調回路と、 を備えたことを特徴とする雑音除去装置。 ２、請求項１記載の雑音除去装置において、信号処理回
   路はＤ／Ａ変換器であることを特徴とする雑音除去装置
   。 ３、請求項１または２記載の雑音除去装置において、変
   調回路は前記基準信号の振幅を前記ディザ信号によって
   変調する振幅変調回路であることを特徴とする雑音除去
   装置。