JPH0779253B2 - 量子化器 - Google Patents

量子化器

Info

Publication number
JPH0779253B2
JPH0779253B2 JP9086890A JP9086890A JPH0779253B2 JP H0779253 B2 JPH0779253 B2 JP H0779253B2 JP 9086890 A JP9086890 A JP 9086890A JP 9086890 A JP9086890 A JP 9086890A JP H0779253 B2 JPH0779253 B2 JP H0779253B2
Authority
JP
Japan
Prior art keywords
quantizer
output
local quantizer
local
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9086890A
Other languages
English (en)
Other versions
JPH03289709A (ja
Inventor
哲彦 金秋
強之 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9086890A priority Critical patent/JPH0779253B2/ja
Priority to US07/680,668 priority patent/US5124703A/en
Priority to EP91303041A priority patent/EP0450984B1/en
Priority to DE69127491T priority patent/DE69127491T2/de
Publication of JPH03289709A publication Critical patent/JPH03289709A/ja
Publication of JPH0779253B2 publication Critical patent/JPH0779253B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は語長の長いデジタル信号を高速サンプリングさ
れた語長の短いデジタル信号に変換する量子化器に関す
る。
従来の技術 近年、デジタル信号処理技術の向上により従来アナログ
処理されていた信号がデジタル処理化されてきている。
これに伴い、デジタルアナログ変換器の高性能化,ロー
コスト化がさらに重要となってきている。これら目的の
ために、ノイズシェーピング型の量子化器がよく用いら
れている。ノイズシェーピングを用いた量子化器として
は、例えば、特開昭63−209334号公報に多段ノイズシェ
ーピング型による量子化器が示されている。この量子化
器を用いると、発振等を起こすことのない安定な高次の
ノイズシェーピングを行うことができる。しかし、一方
で量子化器出力の階調が増えるという課題もあった。そ
こで、この量子化器に改良を施し、量子化器出力の階調
増加を抑える手法が提案されている。第3図にそのブロ
ック図を示し、その説明を行う(例えば、ジャーナル
オブ ソリッド ステート サーキット(Jour−nal o
f solid state ci−rcuit,Aug.1989,Vol.24,No.
4)。
遅延回路127,加算器126により積分器102が構成されてい
る。局部量子化器103,加算器128,遅延回路4,減算器101,
積分器102により1次のシェーピング次数を有する単積
分型ノイズシェーピング量子化器となるメインループ10
0が構成されている。また、加算器120と遅延回路121に
より積分器108が加算器122と遅延回路123により積分器1
10が構成されている。減算器107,109、局部量子化器
6、積分器108,110、遅延器112により2次のシェーピン
グ次数を有する二重積分型ノイズシェーピング量子化器
となるサブループ106が構成されている。サブループ106
には、減算器2により、局部量子化器103の入出力の差
が与えられている。また、積分器108の出力が乗算器130
により係数aが掛け合わされた後加算器128を介して局
部量子化器103入力に加算されている。なお、ここで
は、入力Xは16ビットのデジタル信号であり、局部量子
化器103,6は第1表および第2表に示すとおりの量子化
を行っている。なお、出力は16384で規格化している。
ここで、局部量子化器103により発生される量子化誤差
をVq1、局部量子化器6により発生される量子化誤差をV
q2とすると、メインループ100の入力X,出力Wの関係、
およびサブループ106の入力X′,出力W′の関係は
(1)式,(2)式のとおり表される。
W=X+(1−z-1)・Vq1 …(1) W′=X′+(1−z-1・Vq2 …(2) ここで、加算器2の出力は局部量子化器103の入出力差
であるので、 X′=−Vq1 …(3) よってサブループ106の出力W′を減算器13、遅延器14
により構成される微分器10にて微分した後、加算器12に
よりメインループ100の出力Wと加算すると、(1)式
に示すVq1の項が打ち消され、全体としての入出力X,Yの
関係は(4)式に示すとおりとなる。
Y=X+(1−z-1・Vq2 …(4) ここで、サブループの階調の±0.5であるにも関わらず
この回路が安定に動作するのは以下の理由による。すな
わち、乗算器130により積分器108の値が加算器128を介
して局部量子化器103にフィードバックされている。よ
って、積分器108の値が大きな値のときは局部量子化器1
03の入力も大きくなるため、減算器2の値は負の大きな
値となる。この値が減算器107を介して積分器108に与え
られているが、減算器107のもう一方の入力は、高々0.5
であるので、積分器108には負の大きな値が入力され、
徐々に積分器108の出力は小さくなる。
このように、積分器108の値が小さくなる方向でメイン
ループ100に対してフィードバックをかけてやることで
局部量子化器6の入力を小さく抑えることが可能とな
り、局部量子化器6の出力階調を低くすることができる
ものである。
ここで、Wの取り得る値、すなわち階調は−2,−1,…,
+2の5通り(5値)であり、W′の取り得る値は−0.
5,+0.5の2値であるので、Yの取り得る値は−3,−2,
…,+3の7値となる。すなわち、入力信号が7値(3
ビット弱)に圧縮されることを示している。また、
(4)式は低域の量子化誤差が高域に追いやられること
を示しており、よって第3図のように構成することによ
り、入力されるデジタル信号のダイナミックレンジを損
うことなく出力するデジタル信号のビット数を圧縮する
ことができ、64倍オーバサンプリングでこの回路を動作
させると約118dBのダイナミックレンジが得られるもの
である。
発明が解決しようとする課題 しかしながら上記のような構成では、サブループ106内
の積分器108の値が確定した後、積分器108出力→乗算器
130→加算器128→局部量子化器103→減算器2→減算器1
07→積分器108→減算器109→積分器110→局部量子化器
6の経路を通って再度演算を行わなければならず、非常
に多くの演算時間を要する。しかも、帰還が初段の積分
器である積分器108出力より掛かっており、以降の積分
器110については無帰還であるため、積分器110について
は発振、あるいは、オーバフローの防止策がないに等し
い。よって、例えばサブループとして3次以上のシェー
ピング次数を有するものを用いることが困難となるとい
う問題点があった。
本発明は上記の問題点に鑑み、より少ない演算時間で、
同様の効果を得ることができる量子化器を提供すること
を目的とする。
課題を解決するための手段 目的を達成するため本発明による量子化器は、入力信号
の量子化を行う第1の局部量子化器を有し、与えられた
入力のノイズシェーピングを行う第1のノイズシェーピ
ング型量子化器と、入力信号の量子化を行う第2の局部
量子化器と、前記第2の局部量子化器の発生する量子化
誤差を検出する検出手段と、この検出手段の出力に所定
の伝達関数を乗じて帰還させる帰還回路とを有し、第1
のノイズシェーピング型量子化器が発生する量子化誤差
と帰還回路の出力とを加算して第2の局部量子化器に入
力するようにし、帰還回路の出力の極性に応じて、第1
の局部量子化器の入力信号に対し、所定の値を加減算す
るようにし、前記第2の局部量子化器の出力を第1のノ
イズシェーピング型量子化器のシェーピング次数に応じ
て微分し、その微分出力と前記第1の局部量子化器の出
力とを加算し、その加算結果を出力として取り出すよう
にしたものである。
作用 上記のように、帰還回路の出力に応じて、メインループ
における局部量子化器の入力にその量子化ステップの1/
2を加算、あるいは、減算することにより、メインルー
プの発生する量子化誤差が必ず帰還回路の出力と逆極性
になる。故に、この値と帰還回路の出力との加算結果が
入力されるサブループにおける局部量子化器の入力レベ
ルの絶対値は常に帰還回路の出力のそれより小さくな
り、サブループにおける局部量子化器の階調を少なくす
ることができる。また、帰還回路の出力が予め確定して
いるため、演算に要する時間も少なくて済むものであ
る。
実施例 以下、図面に基づき本発明の説明を行う。
第1図は本発明による量子化器の実施例である。この図
を説明すると、1は局部量子化器であり、入力される信
号の量子化を行う。入力と出力の関係は第3表に示すと
おりである。
なお、出力は11264で規格化している。6は局部量子化
器であり、入力と出力の関係は第4表に示すとおりであ
る。
9は帰還回路であり、その伝達関数H(z)は(5)式
に示されるとおりであり、具体的には、第2図に示すと
おりの構成となっている。
H(z)=−2z-1+z-2 …(5) つまり、入力が遅延回路41に与えられ、乗算器44によっ
て2倍された出力と、遅延回路42の出力との差を減算器
43により求めている。11は符号検出器であり、帰還回路
9の出力βを入力とし、その符号に応じて所定の値、こ
こでは、局部量子化器1の量子化ステップである11264
の半分に相当する+5632、あるいは−5632を出力する。
実際には、この符号検出器11には帰還回路9の出力βの
最上位ビット(以下、MSBと称す。)が与えられてお
り、入力=0ならば、+5632をを、入力=1ならば−56
32を出力するようになっている。
次に、第1図に示す回路の動作について説明する。加算
器3、局部量子化器1、加算器5、減算器2、遅延器4
により単積分型ノイズシェーピングのメインループが構
成される。加算器5および局部量子化器1により発生さ
れる量子化誤差をVq1とすると減算器2の出力は−Vq1と
なる。この値が遅延器4を介して入力にフィードバック
され、局部量子化器1の出力Wは従来例の場合と同様
(6)式のとおりとなる。
W=X+(1−z-1)・Vq1 …(6) 一方、局部量子化器6,加算器7,減算器8,帰還回路9によ
り二重積分型ノイズシェーピングのサブループが構成さ
れる。この実施例で用いている局部量子化器6は先に述
べたように±0.5を出力する。また帰還回路9による帰
還量βは、その伝達関数より明らかなように、局部量子
化器6による量子化誤差の最大3倍である。通常動作時
には局部量子化器6の発生する量子化誤差は0.5以下で
あるので、帰還回路9による帰還量βの最大値は1.5で
ある。
ここで、局部量子化器6への入力について考えると、こ
の値は、帰還回路9による帰還量βと前述のメインルー
プの発生する量子化誤差Vq1の符号反転をしたものを加
えたものとなる。符号検出器11に入力される帰還量βが
正,負の各々の場合について考えると、 β≧0場、局部量子化器1入力に5632が加算されるた
め、局部量子化器1の実質的な動作が、四捨五入から切
り上げへと変わり、正の量子化誤差が発生する。よって
減算器2の出力(−Vq1)の値は負になる。
β<0の場合、局部量子化器1入力に5632が減算される
ため、局部量子化器1の実質的な動作が、四捨五入から
切り捨てへと変わり、負の量子化誤差が発生する。よっ
て減算器2の出力(−Vq1)の値は正になる。
このように、加算器7の入力(−Vq1)とβの符号が必
ず異なるようになる。Vq1の値の絶対値は平均すると0.5
であるので、よって局部量子化器6の入力は±1.0以内
になり、歪の発生を抑えることができる。よって、この
回路においても従来例の場合と同様、局部量子化器6が
発生する量子化誤差をVq2として、 W′=−Vq1+(1−z-1・Vq2 …(7) となり、加算器12の出力Yは Y=W+(1−z-1)・W1 =X+(1−z-1・Vq2 …(8) となり、3次のノイズシェーピングが得られることにな
る。この場合、局部量子化器1の出力が−3〜+3の7
値であり、局部量子化器6の出力が±0.5の2値である
ので、最終出力Yは、−4〜+4の9値となり、従来例
と同様のシェーピング効果を得ることができる。
ここで、信号の伝達経路について考えると、第2図より
わかるとおり、帰還回路9の出力は符号検出器11出力の
如何に関わらず確定しており、減算器2の出力の符号だ
けが問題になる。ここで、仮に帰還回路9の出力と減算
器2の出力の符号が異なった場合であっても、信号の伝
送経路は、符号検出器11→加算器5→減算器2→加算器
7→減算器8または局部量子化器6、と大幅に短くな
る。また、メインループに対する帰還についても、局部
量子化器6の入力となる値が小さくなるように帰還を掛
けているため、サブループ全体に対しての帰還が掛か
り、帰還回路9の設計の自由度が高くなり、例えば帰還
回路9の特性が3次以上のものであっても回路が安定に
動作させることができる。すなわち、例えば、局部量子
化器6として第4表に示したものを用い、また帰還回路
9の伝達関数として(9)式に示すような高次のものを
用いてもよいものである。
この伝達関数を用いると低域で4次のノイズシェーピン
グ効果が得られ、32倍オーバサンプリングでこの回路を
動作させると約118dBのダイナミックレンジを得ること
ができる。
なお、以上の実施例において、局部量子化器1としては
−3〜+3の5値を出力するものを用いたが、無論これ
に限ったものではなく、6値以上、あるいは、5値以下
のものであって良い。また、帰還回路9の伝達関数とし
て(5)式、あるいは(9)式に示すものを用い、ま
た、局部量子化器6として2値、あるいは3値出力のも
のを用いた場合について示したが、無論これに限定され
たもので無いことは言うまでもない。さらに、メインル
ープについても単積分型のノイズシェーピング回路であ
る必要はなく、要は、このループで発生される量子化誤
差がサブループに入力され、サブループにおける量子化
誤差の帰還量とサブループに入力されるメインループか
らの値が逆極性になれば良いものである。
発明の効果 以上述べたように本発明は、入力信号の量子化を行う第
1の局部量子化器を有し、与えられた入力のノイズシェ
ーピングを行う第1のノイズシェーピング型量子化器
と、入力信号の量子化を行う第2の局部量子化器と、前
記第2の局部量子化器の発生する量子化誤差を検出する
検出手段と、前記検出手段の出力に所定の伝達関数を乗
じて帰還させる帰還回路とを有し、前記第1のノイズシ
ェーピング型量子化器が発生する量子化誤差と前記帰還
回路の出力とを加算して前記第2の局部量子化器に入力
するようにし、前記帰還回路の出力の極性に応じて、前
記第1の局部量子化器の入力信号と、所定の値とを加減
算するようにし、前記第2の局部量子化器出力を第1の
ノイズシェーピング型量子化器のシェーピング次数に応
じて微分し、その微分出力と前記第1の局部量子化器の
出力とを加算し、その加算結果を出力として取り出すよ
うにしたため、サブループにおける局部量子化器の階調
が少なくて済む、量子化器全体としての階調を減らすこ
とができる。また、サプループ帰還回路として2次を超
えるようなものを用いた場合においても、階調を増やす
ことなく帰還回路の発振を抑えることができ、しかも演
算に要する時間も少なくて済むという優れた効果を有す
るものである。
【図面の簡単な説明】
第1図は本発明による量子化器の実施例を示すブロック
図、第2図は同実施例における帰還回路の詳細を示すブ
ロック図、第3図は従来の量子化器を示すブロック図で
ある。 1,6……局部量子化器、4……遅延回路、9……帰還回
路、10……微分器、11……符号検出器。
フロントページの続き (56)参考文献 特開 昭62−265810(JP,A) 特開 昭54−99545(JP,A) 特開 昭61−84914(JP,A) 特開 昭63−161713(JP,A) 特開 平1−274510(JP,A) 特開 平4−30619(JP,A) 特開 平4−56407(JP,A) 特公 平6−83150(JP,B2) 米国特許5124703(US,A) 欧州特許出願公開450984(EP,A)

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】入力信号の量子化を行う第1の局部量子化
    器を有し、与えられた入力のノイズシェーピングを行う
    第1のノイズシェーピング型量子化器と、入力信号の量
    子化を行う第2の局部量子化器と、前記第2の局部量子
    化器の発生する量子化誤差を検出する検出手段と、前記
    検出手段の出力に所定の伝達関数を乗じて帰還させる帰
    還回路とを有し、前記第1のノイズシェーピング型量子
    化器が発生する量子化誤差と前記帰還回路の出力とを加
    算して前記第2の局部量子化器に入力するようにし、前
    記帰還回路の出力の極性に応じて、前記第1の局部量子
    化器の入力信号と所定の値とを加減算するようにし、前
    記第2の局部量子化器の出力を第1のノイズシェーピン
    グ型量子化器のシェーピング次数に応じて微分し、その
    微分出力と前記第1の局部量子化器の出力とを加算し、
    その加算結果を出力として取り出すようにした量子化
    器。
  2. 【請求項2】所定の値が、第1の局部量子化器の量子化
    ステップの半分の値である請求項1記載の量子化器。
JP9086890A 1990-04-05 1990-04-05 量子化器 Expired - Fee Related JPH0779253B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9086890A JPH0779253B2 (ja) 1990-04-05 1990-04-05 量子化器
US07/680,668 US5124703A (en) 1990-04-05 1991-04-05 Digital signal requantizing circuit using multistage noise shaping
EP91303041A EP0450984B1 (en) 1990-04-05 1991-04-05 Digital signal requantizing circuit using multi-stage noise shaping
DE69127491T DE69127491T2 (de) 1990-04-05 1991-04-05 Digitaler Requantifizierer unter Verwendung von mehrstufigen Rauschformern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9086890A JPH0779253B2 (ja) 1990-04-05 1990-04-05 量子化器

Publications (2)

Publication Number Publication Date
JPH03289709A JPH03289709A (ja) 1991-12-19
JPH0779253B2 true JPH0779253B2 (ja) 1995-08-23

Family

ID=14010507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9086890A Expired - Fee Related JPH0779253B2 (ja) 1990-04-05 1990-04-05 量子化器

Country Status (1)

Country Link
JP (1) JPH0779253B2 (ja)

Also Published As

Publication number Publication date
JPH03289709A (ja) 1991-12-19

Similar Documents

Publication Publication Date Title
EP0450984B1 (en) Digital signal requantizing circuit using multi-stage noise shaping
US5103229A (en) Plural-order sigma-delta analog-to-digital converters using both single-bit and multiple-bit quantization
US5084702A (en) Plural-order sigma-delta analog-to-digital converter using both single-bit and multiple-bit quantizers
US5414424A (en) Fourth-order cascaded sigma-delta modulator
JPH0797749B2 (ja) アナログ・デイジタル変換器のデルタ・シグマ変調回路
JP3830924B2 (ja) 縦続型デルタシグマ変調器
JP3033162B2 (ja) ノイズシェーピング回路
US6300890B1 (en) Delta-sigma modulator and AD converter
JP3290314B2 (ja) 3つのシグマ−デルタ変調器をカスケード接続する方法、およびシグマ−デルタ変調器システム
EP0546920B1 (en) Method and circuit for noise shaping
JPH0779253B2 (ja) 量子化器
JPH0779255B2 (ja) 量子化器
JPH0779257B2 (ja) 量子化器
JPH0779256B2 (ja) 量子化器
JPH04129334A (ja) ディジタル・シグマデルタ変調器
JPH082024B2 (ja) 量子化器
JPH0779254B2 (ja) 量子化器
JPH0779259B2 (ja) 量子化器
JPH0793585B2 (ja) 量子化器
JP3040546B2 (ja) ノイズシェーピングa−d変換器
JP3036074B2 (ja) 多段ノイズシェーピング型量子化器
JP3127477B2 (ja) ノイズシェーピング回路
JP2621721B2 (ja) ノイズシェーピング方法及び回路
JPH0430620A (ja) 量子化器
JP2693577B2 (ja) デルタ・シグマ変調回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070823

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20080823

LAPS Cancellation because of no payment of annual fees