JPH0430620A - 量子化器 - Google Patents

量子化器

Info

Publication number
JPH0430620A
JPH0430620A JP13440590A JP13440590A JPH0430620A JP H0430620 A JPH0430620 A JP H0430620A JP 13440590 A JP13440590 A JP 13440590A JP 13440590 A JP13440590 A JP 13440590A JP H0430620 A JPH0430620 A JP H0430620A
Authority
JP
Japan
Prior art keywords
quantizer
output
differentiator
input
local
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13440590A
Other languages
English (en)
Other versions
JPH0779258B2 (ja
Inventor
Tetsuhiko Kaneaki
哲彦 金秋
Katsuyuki Takayama
強之 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP13440590A priority Critical patent/JPH0779258B2/ja
Publication of JPH0430620A publication Critical patent/JPH0430620A/ja
Publication of JPH0779258B2 publication Critical patent/JPH0779258B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
産業上の利用分野 本発明は、語長の長いデジタル信号を高速サンプリング
された語長の短いデジタル信号に変換する量子化器に関
する。 従来の技術 近年デジタル信号処理技術の向上により従来アナログ処
理されていた信号がデジタル処理化されてきている。こ
れにともない、デジタルアナログ変換器の高性能化、ロ
ーコスト化がさらに重要となってきている。これら目的
のために、量子化器がよく用いられる。第4図にそのブ
ロック図を示し、その説明を行う(たとえば、特願昭6
2−230114号公報)。 加算器3、局部量子化器101、減算器2、遅延器4に
より1次のシェーピング次数を有する単積分型ノイズシ
ェーピング量子化器となるメインループ100が構成さ
れている。また、加算器7、局部量子化器6、減算器8
、帰還回路9により2次のシェーピング次数を有する二
重積分型ノイズシェーピング量子化器となるサブループ
106が構成されている。二重積分型ノイズシェーピン
グ量子化器には、減算器2により局部量子化器101の
入出力差と帰還回路9により遅延出力が与えられている
。また、帰還回路9には、減算器8により局部量子化器
6の入出力差が与えられる。なお、ここでは、入力Xは
16ビツトのディジタル信号であり、局部量子化器10
1 、6は第1表および第2表に示すとおりの量子化を
行なっている。なお、出力は11264で規格化してい
る。この表を見てわかるとおり、33792がOdBに
相当する。 〔以下余白〕 第 表 第 表 また、帰還回路9は(1)式で表わされる伝達関数を有
しており、具体的には第5図に示すとおりの構成となっ
ている。ここで、41.42は遅延器、43は減算器、
44は乗算器であり、入力値を2倍するもめである。 H(Z) = −27−’+ Z−2・+1)ここで、
局部量子化器101により発生される量子化誤差をVq
l、局部量子化器6により発生される量子化誤差をVO
2とすると、メインループ100の入力X、出力Q1の
関係、およびサブループ106の入力X′、出力Q2の
関係は(2)式、(3)式のとおり表わされる。 Q 1 =X+(1−z −’) ・VQl・12)Q
2 =X’ 〒(1−z −’) ’ ・vq2・・・
(3)ここで、加算器2の出力は局部量子化器1の入出
力差であるので、 X’=−VQl・・・(4) よって、サブループ106の出力Q2を微分器10によ
りメインループ100の局部量子化器101のシェーピ
ング次数に応じて微分した後、加算器12によりメイン
ループ100の出力Q1と加算すると、(2)式に示す
Vqlの項が打ち消され、全体としての入出力X、Yの
関係は(5)式に示すとおりとなる。 Y=X±(1−z −’) ’ −VO2−(5)ここ
で、Qlの取り得る値、すなわち階調は−3、−2、・
・・、+3の7とおり(7値)て゛あり、Q2の取り得
る値は−1,0、十1の3値であるので、Yの取り得る
値は−5、−4、・・・、+5の11値となる。すなわ
ち、入力信号が111 (3,46ビツト)に圧縮され
たことになる6また、(5)式は低域の量子化誤差が高
域に追いやられることを示しており、よって第4図のよ
うに構成することにより、入力されるディジタル信号の
ダイナミックレンジを損なうことなく出力するディジタ
ル信号のビット数を圧縮することができ、32倍オーバ
ーサンプリングでこの回路を動作させると約IC3dB
のダイナミックレンジが得られるものである。 発明が解決しようとする課題 しかしながら上記のような構成では、直流入力としてた
とえば、33792を超える値が入力されると、メイン
ループ100における量子化誤差Vq1が単調増加し、
メインループ100が発振してしまう。 また、直流入力でない場合であっても、たとえば、−時
的に33792を超える信号を入力するとサブループ1
06が発振する場合がある。また、メインループ100
における局部量子化器101の出力のWM調を増やせば
発振を防止できるが、このようにすると量子化器全体と
しての階調が増えてしまうという問題があった。 本発明は上記の問題を解決するもので、OdBを超える
信号が入力されても発振することのない量子化器を提供
することを目的とするものである。 課題を解決するための手段 上記問題を解決するために本発明による量子化器は、入
力信号の量子化を行う第1の局部量子化器を有し、与え
られた入力のノイズシェーピングを行う第1のノイズシ
ェーピング型量子化器と、前記第1の局部量子化器が発
生する量子化誤差を入力とし、この量子化誤差のノイズ
シェーピングを行う第2のノイズシェーピング型量子化
器と、前記第2のノイズシェーピング型量子化器出力を
第1のノイズシェーピング型量子化器のシェーピング次
数に応じて微分する微分器と、前記第1の局部量子化器
の出力に対し、前記微分器出力を、前記第1の局部量子
化器が発生する量子化誤差が打ち消されるように加算す
る手段とを備え、この加算結果を出力として取り出すよ
うにした量子化器において、前記微分器の状態に基き、
前記第1の局部量子化器出力の上限値、下限値を制御す
るようにしたものである。 作用 上記構成により、第1のノイズシェーピング型量子化器
の第1の局部量子化器が発生する量子化誤差を入力とし
、この量子化誤差のノイズシェーピングを行う第2のノ
イズシェーピング型量子化器の出力を、微分器により第
1のノイズシェーピング型量子化器のシェーピング次数
に応じて微分し、この微分器の出力を、第1の局部量子
化器が発生する量子化誤差が打ち消されるように第1の
ノイズシェーピング型量子化器の出力に加算し、この加
算結果を出力として取り出すときに、第1のシェーピン
グ型量子化器の第1の局部量子化器の出力の上限値、あ
るいは下限値を微分器の状態に応じて拡大あるいは縮小
するように制御するので、量子化器全体としての出力の
pl調の増加がなく、メインルーズの発生する量子化誤
差の符号がランダム化され、メインループの発振を防止
することができる。またサブループにおいても同様に発
振を防止することかできる。 実施例 以下本発明の一実施例を図面に基づいて説明する。 第1図は本発明による量子化器の概念を示すブロック図
である。第1図において、20はメインループであり、
たとえば第4図に示したメインループ100と同様、単
積分型ノイズシェーピングを行うもので、局部量子化器
1のみが異なっている。 21はサブループであり、たとえば第4図に示したサブ
ループ106と同様の二重積分型ノイズシェーピングを
行うものである。10は微分器である0局部量子化器1
は入力される信号に対して、たとえば、第3表に示され
るとおりの量子化を行う、ただし、Odeは従来例の場
合と同様33792である。 第 表 サブループ21の出力はここでは第2表と同様に±1.
0のいずれかであるので、微分器10の出力は−2〜+
2である6局部量子化器1は微分器10の状態、ここで
微分器10の出力値に応じて出力の上限値、下限値を変
化させ、たとえば、第4表に示すとおり、微分器10に
よる制御入力が+2の場合は出力の上限値が+3となり
、微分器10の出力が−2の場合には出力の下限値が−
3となるようになっている。ここで微分器10出力につ
いて考えると、微分器10に入力される値は−1,0、
+1の3とおりのみであるので、今、微分器10出力が
−+2であったとすると、次の出力値は必ずO以下とな
る。何故ならば、微分器10出力が2であるということ
はその入力が+2増加したことを意味する。入力が−1
,0、+1の3とおりであるので、+2を出力するため
には、−1、+1の順で入力されていなければならず、
この次にどのような値が入力されようとも0以下の値が
出力されることになる。つまり、2度に1度は必ず局部
量子化器1が+5、あるいは、−5という値を出力する
ことができることを意味する。 このように構成することにより、従来の068以上の入
力が与えられても、メインルーズの発生する量子化誤差
Vqlは単調増加にならず、より大きな入力に対しても
正常に動作することかでき、しかも量子化器全体の出力
値は一5〜±5の11値に抑えられた状態で、従来例と
比較してfilmが増加することもない。 第2図は本発明による量子化器の具体的な他の実施例を
示すブロック図である。なお、この図において第1図、
第4図と同一機能を有するものについては同一の記号を
付し詳細な説明は省略する。 この図において、加算器3、局部量子化器5、減算器2
、遅延器4によって単積分型ノイズシェーピング量子化
器となるメインループ20が構成され、加算器7、局部
量子化器6、減算器8、帰還回路9によって二重積分型
ノイズシェーピング量子化器となるサブループ21が構
成されている。また、微分器10はレジスタからなる遅
延器14と減算器13によって構成されており、本実施
例では局部量子化器5が遅延器14の出力によって制御
されるようになっている0局部量子化器5は第3図に示
されるように局部量子化器31とその出力を制限するリ
ミッタ32からなる構成になっており、局部量子化器3
1は第3表に示すとおりの量子化を行う。また、リミッ
タ32は遅延器14の出力によって制御され、その出力
に応じて以下に示すとおりの出力値の制限を行う。 遅延器14出力=+1ならば出力上限値=5、出力下限
値−一3 遅延器14出カー〇 ならば出力上限値=4、出力下限
値−一4 遅延器14出カー−1ならば出力上限値=3、出力下限
値−一5 ここで、入力XとしてOdBを超えた値、たとえば直流
値で35000が入力された場合について考えると、
【遅延器14出カー−1の場合】 局部量子化器5は本来であれば4を出力するところであ
るが、リミッタ32により3を出力する。 よってVqlは徐々に小さな値となる。−Vqlがサブ
ループに入力されるなめ、帰還回路9の出力βとの和は
徐々に大きくなり、局部量子化器6の出力は0となる。 よって、遅延器14出力=0となり、局部量子化器5出
力の上限値=4が得られ、メインループは発振すること
なく正常に動作する。
【遅延器14出力=0または1の場合】局部量子化器5
は本来出力すべき+4を出力し、次いで、i3を幾度か
出力する。局部量子化器5の出力に対して同等制限が加
わらないため、まったく正常に動作することは明らかで
ある。 なお、+4と+3を出力する出力回数の比率は、入力値
35000を11264で規格化した値3.107が示
すとおり、0.107  :  (1−0,107) 
= 1 : 8.35となる。つまり、約9回に1回、
+4を出力すればよいことになり、換言すれば、遅延器
14の値が9回に1回、0以上になれば良いことになる
。 このように構成することにより、量子化器全体としての
出力lW調を増やすことなく入力される信号の振幅の最
大値を拡大することが可能となる。 この実施例の場合、従来例と比教して入力信号レベルを
約+2dBまで拡大することが可能となる。 なお、以上の実施例において、局部量子化器1としては
−5〜+5の11値を出力するものを用いたが、熱論こ
れに限ったものではなく、−4〜+4の9値、あるいは
、11値以上のものであって良いことは言うまでもない
、また、メインルーズについても単積分型のノイズシェ
ーピング回路である必要はなく、要は、このループ内に
ある局部量子化器がサブループに接続される微分器の状
態によって出力の上限値、下限値が制御されるものであ
れば良いものである。 発明の効果 以上のように本発明によれば、入力信号の量子化を行う
第1の局部量子化器を有し、与えられた入力のノイズシ
ェーピングを行う第1のノイズシェーピング型量子化器
と、前記第1の局部量子化器が発生する量子化誤差を入
力とし、この量子化誤差のノイズシェーピングを行う第
2のノイズシェーピング型量子化器と、前記第2のノイ
ズシェーピング型量子化器出力を第1のノイズシェーピ
ング型量子化器のシェーピング次数に応じて微分する微
分器と、前記第1の局部量子化器の出力に対し、前記微
分器出力を、前記第1の局部量子化器が発生する量子化
誤差が打ち消されるように加算する手段とを備え、この
加算結果を出力として取り出すようにした量子化器にお
いて、前記微分器の状態に基き、前記第1の局部量子化
器出力の上限値、下限値を制御するようにしたことによ
り、OdBを超えるような信号が入力されても、量子化
器が出力する値のlll調を増やすことなく、回路の発
振を防止し、常に安定に動作する量子化器を提供するこ
とができるという優れた効果を有するものである。
【図面の簡単な説明】
第1図は本発明による量子化器の概念を示すブロック図
、第2図は本発明による量子化器の具体的な他の実施例
を示すブロック図、第3図は同量子化器における局部量
子化器の具体的な一実施例を示すブロック図、第4図は
従来の量子化器を示すブロック図、第5図は同量子イヒ
器における帰還回路の具体例を示すブロック図である。 1.5.6・・・局部量子化器、4・・・遅延器、9・
・・帰還回路、10・・・微分器、13・・・減算器、
14・・・遅延器、20・・・メインループ(第1のノ
イズシェーピング型量子化器)、21・・・サブループ
(第2のノイズシェーピング型量子化器)。 代理人   森  本  義  私 記 図 第 図 /I・・−徹房渠、 J/・4−ロI、 第4図 第5図

Claims (1)

  1. 【特許請求の範囲】 1、入力信号の量子化を行う第1の局部量子化器を有し
    、与えられた入力のノイズシェーピングを行う第1のノ
    イズシェーピング型量子化器と、前記第1の局部量子化
    器が発生する量子化誤差を入力とし、この量子化誤差の
    ノイズシェーピングを行う第2のノイズシェーピング型
    量子化器と、前記第2のノイズシェーピング型量子化器
    出力を第1のノイズシェーピング型量子化器のシェーピ
    ング次数に応じて微分する微分器と、前記第1の局部量
    子化器の出力に対し、前記微分器出力を、前記第1の局
    部量子化器が発生する量子化誤差が打ち消されるように
    加算する手段とを備え、この加算結果を出力として取り
    出すようにした量子化器であって、前記微分器の状態に
    基き、前記第1の局部量子化器出力の上限値、下限値を
    制御するように構成した量子化器。 2、微分器が遅延器と遅延器入力から遅延器出力を減算
    する減算器によって構成され、前記遅延器の値に基づい
    て前記第1の局部量子化器の出力値の上限値、下限値を
    変化させるように構成した請求項1記載の量子化器。
JP13440590A 1990-05-24 1990-05-24 量子化器 Expired - Fee Related JPH0779258B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13440590A JPH0779258B2 (ja) 1990-05-24 1990-05-24 量子化器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13440590A JPH0779258B2 (ja) 1990-05-24 1990-05-24 量子化器

Publications (2)

Publication Number Publication Date
JPH0430620A true JPH0430620A (ja) 1992-02-03
JPH0779258B2 JPH0779258B2 (ja) 1995-08-23

Family

ID=15127619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13440590A Expired - Fee Related JPH0779258B2 (ja) 1990-05-24 1990-05-24 量子化器

Country Status (1)

Country Link
JP (1) JPH0779258B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194990A (ja) * 2006-01-20 2007-08-02 Matsushita Electric Ind Co Ltd 多段型ノイズシェーピング型量子化器
JP2007251892A (ja) * 2006-03-20 2007-09-27 Matsushita Electric Ind Co Ltd ノイズシェーピング型量子化器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194990A (ja) * 2006-01-20 2007-08-02 Matsushita Electric Ind Co Ltd 多段型ノイズシェーピング型量子化器
JP2007251892A (ja) * 2006-03-20 2007-09-27 Matsushita Electric Ind Co Ltd ノイズシェーピング型量子化器

Also Published As

Publication number Publication date
JPH0779258B2 (ja) 1995-08-23

Similar Documents

Publication Publication Date Title
US5103229A (en) Plural-order sigma-delta analog-to-digital converters using both single-bit and multiple-bit quantization
JPH04320111A (ja) シグマ・デルタ変調器
EP0450984A2 (en) Digital signal requantizing circuit using multi-stage noise shaping
US5144306A (en) Noise shaping circuit
JP3290314B2 (ja) 3つのシグマ−デルタ変調器をカスケード接続する方法、およびシグマ−デルタ変調器システム
US5982316A (en) Delta-sigma modulator for an analogue-to-digital converter with only one feedback coefficient
US5416483A (en) Method and circuit for noise shaping
JPH0430620A (ja) 量子化器
US6570512B1 (en) Circuit configuration for quantization of digital signals and for filtering quantization noise
JP3048007B2 (ja) A/d変換回路
JP2002528989A (ja) シグマ・デルタ変調器内のアナログ・デジタル変換器のための遅延補償
JPH082024B2 (ja) 量子化器
JPH03289810A (ja) 量子化器
JP2621721B2 (ja) ノイズシェーピング方法及び回路
JPH04320112A (ja) ノイズシェーピング型量子化器
JPH0430618A (ja) 量子化器
JP3127477B2 (ja) ノイズシェーピング回路
JPH0456407A (ja) 量子化器
JP3036074B2 (ja) 多段ノイズシェーピング型量子化器
JP3158712B2 (ja) 量子化装置
JPH0793585B2 (ja) 量子化器
JP2754437B2 (ja) ノイズシェーピングアナログ・ディジタル回路
JPH0779255B2 (ja) 量子化器
JPH0756957B2 (ja) 二重積分型ノイズシェーパ
JPH03289808A (ja) 量子化器

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070823

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080823

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees