JP3042201B2 - ノイズシェイパ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はノイズシェイパに関し、
特に入力信号が無信号の時には、出力信号が零になるノ
イズシェイパに関する。

【０００２】

【従来の技術】従来の３値を出力とするノイズシェイパ
は、例えば図５に示すような構成になっている。即ち、
信号が入力される第１の積分器Ｓ１と、第１の積分器Ｓ
１の出力が入力される第２の積分器Ｓ２と、第２の積分
器Ｓ２の出力を入力して３値の信号を出力とする量子化
器Ｃと、量子化器Ｃの出力を第１及び第２の積分器Ｓ
１，Ｓ２に帰還する帰還回路とで構成されている。この
帰還回路は遅延器Ｄと、増幅器ＡＭＰと、減算器ＳＵＢ
１，ＳＵＢ２とで構成される。なお、各積分器Ｓ１，Ｓ
２は遅延器を用いたディジタル回路によって構成され
る。

【０００３】このような構成の従来のノイズシェイパの
動作を説明する。第１の積分器Ｓ１には量子化器Ｃの出
力信号と入力信号との差信号が入力され、積分される。
また、第１の積分器Ｓ１の出力信号と量子化器Ｃの出力
信号の２倍との差信号が、第２の積分器Ｓ２に入力され
積分される。第２の積分器Ｓ２の出力は、量子化器Ｃに
入力される。そして、量子化器Ｃでは、入力される値が
＋１／２より大きい時は出力は＋１に、−１／２から＋
１／２の間の場合は０が、また−１／２よりも小さい時
は−１が出力される。

【０００４】このような構成を持つことによって、量子
化器で発生する量子化雑音をＱとすると、ノイズシェイ
パ入力信号Ｘと出力信号Ｙの間には、 Ｙ（ｚ）＝Ｘ（ｚ）＋（１−ｚ^-1）² ・Ｑ（ｚ） の関係がある。したがって、ノイズシェイパの出力スペ
クトラムは、ノイズシェイパの入力に量子化雑音を２回
微分した信号を重畳したスペクトラムを有することにな
る。すなわち、量子か雑音が高周波領域にシェイピング
されて重畳されるため、信号帯域内における雑音総和は
大幅に減少する。

【０００５】

【発明が解決しようとする課題】ところで、このノイズ
シェイパに無信号が入力された場合を考える。まず、積
分器を構成する遅延器のデータが、初期状態で０である
と出力信号は０になることは明らかである。一方、積分
器を構成する遅延器のデータが初期状態で０ではなく、
例えば第１の積分器Ｓ１の初期値が 0.5であると仮定す
る。この時、ノイズシェイパの出力は＋１及び−１を繰
り返し、０にならない。また、第１の積分器Ｓ１の初期
値が 0.5よりも小さく、例えば 0.1の場合は、＋１，−
１，８回連続０，＋１，−１，８回連続０…を定状的に
繰り返す。これらのことから、第１の積分器Ｓ１の初期
値が０でない場合ノイズシェイパの出力は０にはならな
いことがわかる。また、第１の積分器Ｓ１の初期値が小
さい程＋１，−１の次に続く０の回数が増え、したがっ
て出力に含まれるスペクトラムに低周波成分が現れる。

【０００６】このように、従来のノイズシェイパでは、
無信号が入力された場合に出力信号が０にならないとい
う問題がある。また、第１の積分器の初期値が小さくな
った場合、信号帯域内に雑音が混入する可能性がある。
本発明の目的は、Ｓ／Ｎ特性を損なうことなく無信号が
入力された場合の出力信号を０にすることができるノイ
ズシェイパを提供することにある。

【０００７】

【課題を解決するための手段】本発明は、１段以上の積
分回路と、０及び±１を出力とする３値量子化器と、帰
還回路とで構成されるノイズシェイパに、ノイズシェイ
パの連続する零入力信号を検出し、該零入力信号の連続
回数に応じて制御信号を出力するコントロール回路と、
該コントロール回路により制御され、前記量子化器の出
力を受けて前記ノイズシェイパの出力を強制的に０にす
る出力制御回路を有している。

【０００８】

【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例である。図１において、Ｓ
１は第１の積分器、Ｓ２は第２の積分器、Ｃは± 0.5を
しきい値として３値のレベルを出力する量子化器であ
る。Ｄは遅延器であり、帰還回路を構成する。この帰還
回路には減算器ＳＵＢ１，ＳＵＢ２と、増幅器ＡＭＰが
設けられる。また、入力信号が入力されるコントロール
回路ＣＯＮＴが設けられ、このコントロール回路ＣＯＮ
Ｔの出力と前記量子化器Ｃの出力を論理積回路ＡＮＤを
通して出力させる。前記第１及び第２の積分器Ｓ１，Ｓ
２は、例えば図２に示すように、遅延器Ｄと加算器ＡＤ
Ｄ１，ＡＤＤ２で構成される。また、コントロール回路
ＣＯＮＴは、例えば図３に示すように、遅延器Ｄと論理
積回路ＯＲ１で構成される。

【０００９】前記第１の積分器Ｓ１には量子化器Ｃの出
力信号と入力信号との差信号が入力され、積分される。
また、第１の積分器Ｓ１の出力信号と量子化器Ｃの出力
信号の２倍との差信号が第２の積分器Ｓ２に入力され、
積分される。第２の積分器Ｓ２の出力は量子化器Ｃに入
力される。この時、量子化器Ｃにおいては、入力が＋１
／２より大きい時は出力は＋１に、−１／２から＋１／
２の間の場合は０が、また−１／２よりも小さい時は−
１がそれぞれ出力される。

【００１０】このような構成を備えることによって、量
子化器Ｃで発生する量子化雑音をＱとすると、ノイズシ
ェイパ入力信号Ｘと出力信号Ｙの間には、 Ｙ（ｚ）＝Ｘ（ｚ）＋（１−ｚ^-1）² ・Ｑ（ｚ） の関係がある。したがって、ノイズシェイパの出力スペ
クトラムは、ノイズシェイパの入力に量子化雑音を２回
微分した信号を重畳したスペクトラムを有することにな
る。すなわち、量子化雑音が高周波領域にシェイピング
されて重畳されるため、信号帯域内における雑音総和は
大幅に減少する。

【００１１】以上示した動作において、前記したコント
ロール回路ＣＯＮＴによって、ノイズシェイパに２つ以
上連続して０が入力された場合、ノイズシェイパの出力
を強制的に０にする機能を有している。また、第１及び
第２の積分器に帰還される量子化器信号に関しては強制
的に０にしない。したがって、入力信号として０が連続
した場合は積分器の初期値にかかわらずノイズシェイパ
の出力信号は０になる。

【００１２】次に本発明の第２実施例について説明す
る。第１実施例ではノイズシェイパに連続して２回０が
入力された場合にノイズシェイパの出力を０に強制的に
した。ところで、ノイズシェイパに入力される信号が０
であることをカウントする回数は２回ではなく、それ以
上に設定してもかまわない。図４に示すコントロール回
路ＣＯＮＴにおいては、２段の遅延器Ｄと論理和回路Ｏ
Ｒ２で構成され、連続０の回数を３回カウントしてノイ
ズシェイパの出力を強制的に０にする回路を示してい
る。

【００１３】

【発明の効果】以上説明したように本発明のノイズシェ
イパでは、連続する零入力信号を検出し、該零入力信号
の連続回数に応じてコントロール回路によって出力制御
回路を制御することで、該出力制御回路は量子化器の出
力を受けてノイズシェイパの出力信号を強制的に０にす
るので、入力信号のレベルが比較的高い時のＳ／Ｎ特性
を損なうことなく、無信号が入力された場合に出力信号
を０にすることができる効果がある。

【図面の簡単な説明】

【図１】本発明の第１実施例の回路図である。

【図２】本発明を構成する積分器の回路図である。

【図３】本発明を構成するコントロール回路の回路図で
ある。

【図４】本発明の第２実施例におけるコントロール回路
の回路図である。

【図５】従来のノイズシェイパの回路図である。

【符号の説明】

Ｓ１，ＳＳ 積分器 Ｃ 量子化器 Ｄ 遅延器 ＣＯＮＴ コントロール回路 ＡＮＤ 論理積回路 ＯＲ１，ＯＲ２ 論理和回路 ＳＵＢ１，ＳＵＢ２ 減算器 ＡＤＤ１，ＡＤＤ２ 加算器

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03M 5/16 - 5/20 H03M 1/00 - 1/88 H04B 14/06

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 １段以上の積分回路と、０及び±１を出
   力信号として出力する３値量子化器と、帰還回路とで構
   成され、入力信号と前記帰還回路の１つ以上の出力信号
   を前記積分回路に入力し、前記積分回路の出力を前記量
   子化器に入力する構成のノイズシェイパにおいて、前記
   ノイズシェイパの連続する零入力信号を検出し、該零入
   力信号の連続回数に応じて制御信号を出力するコントロ
   ール回路と、該コントロール回路により制御され、前記
   量子化器の出力を受けて前記ノイズシェイパの出力を強
   制的に０にする出力制御回路を有することを特徴とする
   ノイズシェイパ。