CN111917417A - 用于连续时间sigma-delta模数转换器的亚稳性整形技术 - Google Patents

用于连续时间sigma-delta模数转换器的亚稳性整形技术 Download PDF

Info

Publication number
CN111917417A
CN111917417A CN202010384709.1A CN202010384709A CN111917417A CN 111917417 A CN111917417 A CN 111917417A CN 202010384709 A CN202010384709 A CN 202010384709A CN 111917417 A CN111917417 A CN 111917417A
Authority
CN
China
Prior art keywords
quantizer
output
dac
feedback loop
sigma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010384709.1A
Other languages
English (en)
Inventor
张晨明
吕西安·约翰内斯·布伦默斯
穆罕默德·博拉特凯尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN111917417A publication Critical patent/CN111917417A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H03M3/37—Compensation or reduction of delay or phase error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/38—Calibration
    • H03M3/382—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/352—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/352—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M3/354—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本申请公开了用于连续时间SIGMA‑DELTA模数转换器的亚稳性整形方法及装置。在一个实施例中，所述方法包括使用第一反馈环路来补偿与所述第一反馈环路的第一量化器和第一DAC相关联的第一额外环路延迟(ELD)。所述第一量化器将第一量化器输出提供给第二反馈环路。第二反馈环路补偿与所述第二反馈环路的第二量化器和第二DAC相关联的第二ELD。所述第二量化器减小与所述第一量化器输出相关联的亚稳定性误差。

Description

用于连续时间SIGMA-DELTA模数转换器的亚稳性整形技术
技术领域
本申请涉及用于连续时间SIGMA-DELTA模数转换器的亚稳性整形技术。
背景技术
Sigma-delta模数转换器(ADC)用于现代数据处理器中以生成高速数据。亚稳定性误差是当用于将模拟信号转换成数字信号的量化器的电压输出不处于数据处理器所预期的理想电压输出处时，在sigma-delta ADC的输出处发生的一种类型的误差。不解决亚稳定性误差的有害影响可能导致数据处理器不准确。因此，需要提供解决数据处理器中亚稳定性误差的影响的校正技术。
技术内容
根据本申请的第一方面，提供一种方法，包括：
使用第一反馈环路来补偿与第一量化器相关联的第一额外环路延迟(ELD)；
将所述第一量化器的第一量化器输出提供给第二反馈环路，所述第二反馈环路补偿与第二量化器相关联的第二ELD，所述第二量化器减小与所述第一量化器输出相关联的亚稳定性误差。
根据一个或多个实施例，由所述第一反馈环路的第一DAC提供的第一数模转换器(DAC)输出被配置成补偿第一量化器延迟；并且
由所述第二反馈环路的第二DAC提供的第二DAC输出被配置成补偿第二量化器延迟。
根据一个或多个实施例，通过第三反馈环路的第三DAC馈送所述第二量化器的输出，所述第三反馈环路具有总量化增益需求。
根据一个或多个实施例，使用所述第一DAC将所述第一量化器的所述第一量化器输出转换成模拟信号；并且
使用所述第二DAC将所述第二量化器的第二量化器输出转换成第二模拟信号。
根据一个或多个实施例，使用第三DAC将所述第二量化器的所述第二量化器输出转换成第三模拟信号。
根据一个或多个实施例，使用第三加法器从到所述第三加法器的第一输入减去所述第三模拟信号。
根据一个或多个实施例，使用第一反馈环路加法器从第二反馈环路加法器输出减去第一DAC输出。
根据一个或多个实施例，使用第一反馈环路加法器从第二反馈环路加法器输出减去第一DAC输出；并且从环路滤波器输出减去第二DAC输出以生成所述第二反馈环路加法器输出。
根据本申请的第二方面，提供一种装置，包括：第一反馈环路，其具有耦合到第一量化器的第一数模转换器(DAC)；第二反馈环路，其具有耦合到第二量化器的第二DAC，其中，所述第一DAC耦合到所述第一量化器以补偿第一额外环路延迟(ELD)，所述第二DAC耦合到所述第二量化器以补偿第二额外环路延迟(ELD)，并且所述第二量化器减小与所述第一量化器的输出相关联的亚稳定性误差。
根据一个或多个实施例，所述第一ELD与所述第一量化器相关联；并且所述第二ELD与所述第二量化器相关联。
根据一个或多个实施例，由所述第一反馈环路的所述第一DAC提供的第一DAC输出被配置成补偿第一量化器延迟；并且由所述第二DAC提供的第二DAC输出被配置成补偿第二量化器延迟。
根据一个或多个实施例，进一步包括第三反馈环路，其中，所述第二量化器的输出通过所述第三反馈环路的第三DAC馈送，所述第三反馈环路具有总量化增益需求。
根据一个或多个实施例，所述总量化增益需求包括所述第一量化器的第一增益、所述第二量化器的第二增益和所述第三DAC的第三增益。
根据一个或多个实施例，使用所述第一DAC将所述第一量化器的所述输出转换成模拟信号；并且
使用所述第二DAC将所述第二量化器的所述输出转换成第二模拟信号。
根据一个或多个实施例，所述第一量化器和所述第二量化器是单比特或多比特量化器中的至少一种。
根据本申请的第三方面，提供一种方法，包括：生成与第一反馈环路相关联的第一量化器的第一量化噪声；基于所述第一量化器的所述第一量化噪声，生成与第二反馈环路相关联的第二量化器的第二量化噪声；并且使用所述第二量化器的所述第二量化噪声来整形与所述第一量化器的输出相关联的第一亚稳定性误差。
根据一个或多个实施例，使用所述第二量化器的所述第二量化噪声来整形所述第一亚稳定性误差包括：从所述第一亚稳定性误差减去所述第二量化器的所述第二量化噪声，以生成第二亚稳定性误差。
根据一个或多个实施例，所述第二亚稳定性误差是与所述第一亚稳定性误差相比减小的亚稳定性误差。
根据一个或多个实施例，使用所述第一量化器的第一增益和所述第二量化器的第二增益来生成所述第二量化噪声的功率。
根据一个或多个实施例，所述第二量化器是满标度量化器。
附图说明
通过参考附图，可以更好地理解本公开，并且其许多特征和优点对于本领域的技术人员来说是显而易见的。在不同附图中使用相同的附图标记表示相似或相同的项目。
图1A是sigma-delta调制器的示意性框图。
图1B是具有有限再生时间的图1A的1比特量化器的输出特性。
图2示出了具有亚稳定性误差的数据处理器的示意性框图。
图3示出了根据各种实施例的具有连续时间sigma-delta ADC的数据处理器的示意性框图，该连续时间sigma-delta ADC具有亚稳定性误差补偿模块。
图4示出了根据各种实施例的图2中所描绘的sigma-delta ADC的量化噪声和亚稳定性误差。
图5示出了根据各种实施例的图3中所描绘的sigma-delta ADC的量化噪声和亚稳定性误差。
图6示出了根据各种实施例的与图3的具有亚稳定性误差补偿模块的连续时间sigma-delta ADC相关联的噪声传递函数。
图7示出了根据各种实施例的使用亚稳定性误差补偿来操作数据处理器的方法。
图8示出了根据各种实施例的使用亚稳定性误差补偿来操作数据处理器的方法。
具体实施方式
图1A、图1B和图2示出了sigma-delta调制器和具有有限再生时间的1比特量化器的相对应的输出特性，该sigma-delta调制器和该输出特性作为图3-图8中所描绘的连续时间sigma-delta调制器的基础进行操作。图3-图8示出了用于减小数据处理器的连续时间sigma-delta模数转换器(ADC)中的亚稳定性误差的系统和技术。双反馈技术(dual-feedback technique)与双量化(dual quantization)结合使用以减小数据处理器的亚稳定性误差，并解决发生在双反馈系统(dual-feedback system)的每个反馈环路中的延迟。双反馈技术包括一对数模转换器(DAC)，该对数模转换器被配置成补偿数据处理器的每个反馈环路的量化器中的延迟。通过应用使用双量化的亚稳定性误差补偿技术和使用与每个反馈环路相关联的DAC来补偿附加量化器的延迟，数据处理器能够减小在数据处理器的输出处发生的亚稳定性误差量。
图1A示出了sigma-delta调制器100的框图。该sigma-delta调制器100是具有反馈系统的数据处理器的例子。该sigma-delta调制器100包括加法器112、环路滤波器(H(s))102、量化器或模数转换器(ADC)104和数模转换器(DAC)106。DAC 106向加法器112提供反馈路径，该加法器112被耦合以接收DAC 106的模拟输入和输出。
输入U110耦合到加法器112的正输入。加法器112的输出耦合到环路滤波器102的输入。环路滤波器102的输出耦合到量化器104的输入。量化器104的输出是sigma-delta调制器100的输出V114。为了提供反馈环路，量化器104的输出还耦合到DAC 106的输入。DAC106的输出耦合到加法器112的负输入以提供反馈信号107。这样，DAC 106处于反馈路径中。量化器104和DAC 106都由具有采样频率fs的时钟信号108进行时钟控制(clocked)。通常，采样频率可以高于最小所需的奈奎斯特(Nyquist)速率，使得sigma-delta调制器100被过采样。
由于存在反馈、环路滤波器102、以及sigma-delta调制器100通常被高度过采样的事实，sigma-delta调制器100在感兴趣的信号频带中的量化误差根据环路滤波器102特性的逆(inverse)被(近似地)整形。此外，在环路滤波器102的增益高的频率区域中，量化器104的量化误差被抑制。在环路滤波器102的增益减小的频率处，量化噪声增加。然而，可以在sigma-delta调制器100的输出处放置数字抽取滤波器(未示出)，以滤除带外量化噪声。
然而，由于sigma-delta调制器100是反馈系统，所以在高采样频率下保持sigma-delta调制器100稳定变得越来越困难。这可能是由于寄生极点和电路中的任何附加延迟，例如由量化器104和/或DAC 106引起的。Sigma-delta调制器100(以及图3中所描绘的sigma-delta调制器)的另一个方面是量化器104(以及相似的量化器304)的亚稳性会导致系统中的误差，特别是对于到量化器的非常小的输入信号，这会降低性能，如下文参考图1A到图4所讨论的。
为了支持sigma-delta调制器100的可靠操作，量化器104应当提供足够的增益，以使得能够基于从环路滤波器102接收的非常小的信号作出数字判决。取决于sigma-delta调制器100的分辨率和指定的系统比特误差率(BER)，量化器104的所需的增益可以是例如107-108的量级。然而，量化器104的延迟对sigma-delta环路的稳定性具有直接影响。对于连续时间sigma-delta ADC，量化器104执行采样输入和提供输出的步骤所花费的时间是有限的，因为再生时间是反馈环路的总环路延迟的一部分，如图1A所示，并且总环路延迟通常不超过一个采样时钟周期。从量化器104采样其输入信号到下一个块(DAC 106或其驱动电路)采样量化器104的输出V114的时间被限定为量化器的再生时间。量化器的再生时间是有限的，并且通常小于一个采样时钟周期。实际上，对于非常高速的sigma-delta调制器(例如在10GHZ到20GHz下)，量化器104的最大允许延迟时间可能仅为50ps。量化器104的可实现增益与其可用时间预算直接相关，如下文关于等式1和等式2以及图1B所讨论的。
对于理想量化器，由量化器提供的输出值应当符合多个可允许或合法的输出值中的一个。为了简单起见，参考1比特量化器描述下面的例子。该例子中的合法输出值为1和-1。理想的1比特量化器的传递函数为：
Figure BDA0002482954540000061
为了实施具有固态电路的量化器，可以使用锁存器来感测输入信号并且提供输出信号作为逻辑值(1或-1)。处于饱和水平的合法逻辑值(1或-1)可以被称为满标度值。
图1B示出了具有有限再生时间的1比特量化器的输出电压Vout相对于输入电压Vin的曲线。限制再生时间具有锁存器的增益也受到限制的效果。当量化器的输入非常小(接近于0)时，量化器的输出可能不会达到满标度值(合法输出1或-1)，而是落在合法值之间的值上(例如0.39或-0.92)。具有有限增益的量化器的传递函数可表示为(假设量化器具有线性增益模型)：
Figure BDA0002482954540000062
图1B示出了具有有限再生时间并具有等式2的传递函数的1比特量化器的输出电压Vout相对于输入电压Vin的曲线。对于输入电压Vin的正值，随着输入电压Vin在0V与锁存器增益分之一(1/G)之间变化，输出电压Vout在0V与表示逻辑1(满标度值)的电压之间的区域150中线性增加。在输入Vin大于锁存器增益分之一(1/G)的情况下，输出电压Vout在区域152中在表示逻辑1的电压处饱和。相似地，对于输入电压Vin的负值，随着输入电压Vin在0V与锁存器增益分之负一(-1/G)之间变化，输出电压Vout在0V与表示逻辑-1(满标度值)的电压之间的区域154中线性增加。在输入电压Vin小于锁存器增益分之负一(-1/G)的情况下，输出电压Vout在区域156中在表示逻辑-1的电压处饱和。
如先前关于图1A所讨论，量化器输出V114是DAC 106的输入。实际上，即使采样的量化器输出不是满标度而是接近满标度的，DAC 106也可以进一步分解它，并且在反馈路径中将满标度输出传送到加法器112。此效应可称为DAC 106的增益(GDAC)。DAC 106的增益(GDAC)也被限制，并且可以显著低于量化器的增益(Gq)。Sigma-delta调制器的总环路增益(Gloop)可以被认为是量化器增益(Gq)乘以DAC增益(GDAC)：
Gloop＝Gq·GDAC 等式3
如果采样的量化器输入非常小(Vin＜1/Gloop)，则采样的量化器输出不是满标度。Sigma-delta调制器100的(非满标度)输出V 114通常被提供给外部数字处理电路(未示出)。由数字处理电路应用的阈值和增益具有强制输出V 114达满标度值的效果。因此，从下游数字电子器件的角度来看sigma-delta调制器的输出似乎取有效的数字值。然而，对于sigma-delta调制器100内的反馈环路来说，DAC 106的输出也可不取满标度值(-1或1)，而是落在-1与1之间的某一数字上，即使在考虑DAC 106的增益之后。
亚稳定性误差Emeta被限定为sigma-delta调制器100的实际输出V114(例如，-0.92)与相对应的满标度值V′(例如，-1)之间的差：
Emeta＝V′-V 等式4
图2示出了数据处理器200的示意性框图。数据处理器200包括与先前参考图1A描述的sigma-delta调制器相似的sigma-delta调制器，但是包括与量化器204的延迟和DAC248的延迟相关联的延迟块231。Sigma-delta调制器的输出V被提供给加法器202。亚稳定性误差(Emeta)290可以被认为是由加法器202引入的，因为量化器204的输出V被强制达满标度值V′，如图2所示。
图3示出了根据各种实施例的利用亚稳定性误差补偿技术的数据处理器300的框图。数据处理器300包括加法器312、数模转换器(DAC)346、环路滤波器(H(s))323和亚稳定性误差补偿模块381。亚稳定性误差补偿模块381包括加法器313、加法器311、量化或模数转换(ADC)模块320、数模转换器(DAC)348、量化或模数转换(ADC)模块321和数模转换器(DAC)347。量化模块320包括延迟块331和量化器或模数转换器(ADC)304。量化模块321包括延迟块332和量化器305。在各种实施例中，数据处理器300包括第一量化模块320和第二量化模块321作为亚稳定性误差补偿电路的一部分。然而，在各种实施例中，业稳定性误差补偿电路(亚稳定性误差补偿模块381)可以被扩展为包括附加量化器或具有相对应的反馈环路的多个量化器，以及被配置成补偿由附加量化器引起的亚稳定性误差和延迟的DACS。
与图1A的sigma-delta调制器100的情况一样，对于图3的sigma-delta调制器，输入U 310耦合到加法器312的正输入。加法器312的输出耦合到环路滤波器(H(s))323的输入。环路滤波器(H(s))323的输出耦合到加法器313的输入。
作为模拟组合电路的例子的误差补偿模块381的加法器313接收来自环路滤波器323的模拟输出391和来自DAC 347的模拟满标度输出357。如前所述，DAC 347被配置成将数字输出V′397从数字信号转换成模拟信号。加法器313从模拟输出391减去模拟满标度输出357。从DAC 347被提供给加法器313的模拟输出357是作为量化器305的输出提供的数字输出电压V′397的模拟版本。加法器313的输出(模拟输出392)连同来自DAC 348的模拟输出358一起被提供给加法器311。
第一反馈环路382的加法器311接收来自加法器313的模拟输出392和来自DAC 348的模拟输出358。从DAC 348被提供给加法器311的模拟输出358是作为量化器304的输出提供的数字输出V 395的模拟版本。加法器311从模拟输出392减去模拟输出358以获得模拟输出393，该模拟输出393被提供给量化模块320。
与第一反馈环路382相关联的量化模块320接收模拟输出393。在各种实施例中，量化模块320的延迟块331指示与量化器304和DAC 348相关联的延迟。
在各种实施例中，在将模拟输出358提供给加法器311之前，DAC 348将量化模块320的量化器304的数字输出从数字转换成模拟。包括例如量化器延迟、DAC延迟以及从量化器到DAC的传播延迟的总延迟应当小于或等于sigma-delta调制器的一个采样时钟周期(Ts)。因此，第一反馈环路382补偿量化模块320的延迟。
在各种实施例中，DAC 348(以及相似地，DAC 347)各自补偿其相对应的反馈环路(例如，第一反馈环路382和第二反馈环路383)中的额外环路延迟(ELD)。ELD被限定为总环路延迟，其包括例如量化器的比较器再生时间、从每个量化器到每个DAC的传播延迟(从量化器304到DAC 348以及从量化器305到DAC 347)、以及每个环路中的DAC 347和DAC 348的延迟。因此，从模拟输出392减去模拟输出358补偿了量化器304的延迟、到DAC 348的传播延迟以及DAC 348的延迟。相似地，从模拟输出391减去模拟输出357补偿了量化器305的延迟、到DAC347的传播延迟以及DAC 347的延迟。
对于高速连续时间sigma-deltaADC，例如对于图3中所描绘的数据处理器300，ELD(其包括每个比较器的再生时间)与sigma-delta ADC的采样时钟周期(TS)相比是不可忽略的，因此使用DAC 348和DAC 347进行整流。即，对高速sigma-delta ADC的ELD，例如数据处理器300的量化器304和305进行补偿，以避免ELD的有害影响，包括例如降低的信号与量化噪声比(SQNR)或不稳定的sigma-delta调制器(即，ELD导致sigma-delta解调器变得不稳定)。
在各种实施例中，数据处理器300通过使用DAC(DAC 348和347)围绕每个量化器实施直接反馈环路(围绕量化器332实施第一反馈环路382和围绕量化器305实施第二反馈环路383)来补偿ELD。即，通过DAC 348和DAC 347使用例如围绕每个量化器的直接反馈环路来实施ELD补偿。如图3所描绘，使用DAC 348和DAC 347来补偿每个反馈环路的一个采样时钟周期ELD(在z域中指示为z-1)。因此，使用DAC 348和DAC 347来补偿两个时钟周期的总延迟。
返回参考量化器304，量化器304接收并量化加法器311的输出以生成输出V 395。取决于量化器304的配置，在量化器304的输出处提供的输出V 395可以是表示单个比特的单个电压，或者可以是表示相应的多个比特的多个电压。例如，量化器304可以是包括m-1个预放大器和m-1个锁存器的m比特(其中m比特意味着温度计/一元码中的m个比特，而不是二进制码中的m个比特)量化器(m＞2)，如在本领域中已知的。预放大器将量化器304的输入与一系列基准(例如可以是基准电压或基准电流)进行比较。锁存器作用于这些预放大器的各自的输出，以提供表示各个m比特的数字值的输出信号。输出V 395可以包括业稳定性误差，其中由于在至少一些时钟周期期间量化器304的输入条件，输出不符合满标度值。即，如先前参考图1A中的量化器所讨论，理想地，量化器304的输出应具有-1或+1伏的满标度输出值。然而，采样的量化器输出通常不处于满标度值，导致亚稳定性误差，如先前所描述，该亚稳定性误差是实际输出V 395(例如，-0.92)与输出V′397的满标度值(例如，-1)之间的差。输出V 395被提供给量化模块321。
第二反馈环路383的量化模块321从量化器304接收数字输出V 395。即，量化器304将输出V 396提供给量化器305以用于亚稳定性误差校正。
量化器305在其输入处接收量化器304的输出，并校正与输出V 395相关联的亚稳定性误差。为了校正输出V 395处的亚稳定性误差，量化器305在其输入处接收输出V 396，并在其输出处提供数字满标度输出V′397。通过使输出V 396通过量化器305，输出V 395被有效地强制达到满标度值(饱和的、合法的逻辑值)。其原因是量化器305具有进一步的增益，其可以是与量化器304相同的增益，因此“满标度”输出V′397不取满标度值的概率减小了增益的因子。应当理解的是，术语“满标度”量化器305是指量化器的目标，并且可能存在“满标度”量化器305的输出不落在满标度值上的非零概率。
在一些例子中，量化器305可以不同于量化器304，因为在量化器305中可以省略预放大器。即，量化器305可能仅包括m-1个锁存器。量化器305的锁存器的基准值可以与量化器304的锁存器的基准值相同。在这种情况下，量化器305的每个锁存器对量化模型的量化器304的相对应锁存器的输出进行采样。由量化器305从这些锁存值执行再生。
在另外的例子中，量化器305可以包括比量化器304少的锁存器。具有可能包含量化误差的输出的量化器304的锁存器被动态地确定(如在本领域中已知的)，并且只有那些锁存器的输出被量化器305重新量化，与在跟踪量化器中使用的方法相似。分别使用DAC348和DAC 347，量化器304的输出V 395和量化器305的输出V′397均被转换成模拟值。
DAC 348接收量化器304的输出V 395并且向加法器311提供模拟输出358。DAC 347接收量化器305的满标度输出V′397并且向加法器313提供满标度模拟输出357。加法器311接收模拟输出392和模拟输出358。相似地，加法器313接收模拟输出391和来自DAC 347的模拟满标度输出357。
如前所述，DAC 347接收量化器305的满标度输出V′397并且提供满标度模拟输出357。DAC 348将第一反馈环路382提供给加法器311以执行延迟补偿。来自量化模块320的量化器304的第一反馈环路382具有通过DAC 348反馈到量化模块320的输入的输出电压V395。第一反馈环路382是一阶反馈环路，并且被认为是内ELD补偿环路。DAC 347将第二反馈环路383提供给加法器313以执行第二延迟补偿。来自量化模块321的量化器305的第二反馈环路383具有通过DAC 347、加法器313和加法器311反馈到量化模块320输入的输出V′397。第二反馈环路383是二阶反馈环路，并且被称为外ELD补偿环路。
在各种实施例中，执行第二延迟补偿的第二反馈环路383包括由第一反馈环路382执行的第一延迟补偿，从而解决了第一反馈环路382和第二反馈环路383两者中的总延迟补偿。即，第二反馈环路383被配置成解决在整个数据处理器300中发生的总延迟补偿。第三反馈环路384通过DAC 346馈送量化模块321的输出，并且是对总量化增益有严格要求的sigma-delta调制器的主反馈环路。
图4示出了根据至少一个实施例的图2中所描绘的sigma-delta ADC的量化噪声和亚稳定性误差。图5示出了根据至少一个实施例的与数据处理器300的亚稳定性误差补偿模块381相关联的sigma-delta ADC的量化噪声和亚稳定性误差。对于图4和图5中所描绘的例子，1比特量化器(量化器304和305)被用于sigma-delta ADC，然而，使用多比特量化器的sigma-deltaADC也会出现相似的结果。图4和图5示出了具有有限生成时间的1比特量化器的输出电压Vout相对于输入电压Vin的曲线。
参考图4，线410表示在不使用图3所示的亚稳性整形技术的情况下，图3的sigma-delta调制器中的量化器304的输出特性。线410和线420之间的区域415(即，Vout＝Vin的线)是量化器304的量化误差，其也被称为量化噪声，表示为q1。区域425为亚稳定性误差，其表示为Emeta。对于与图4相关联的sigma-delta ADC，亚稳定性误差发生的概率为1/(Gq1·GDAC)。然后，如果假设到量化器304的输入在所限定的输入摆幅(-1，1)中均匀分布，则亚稳定性误差的概率密度函数为
Figure BDA0002482954540000121
其中总增益G1，tot为G1，tot＝Gq1·GDAC 等式6
来自原始sigma-delta调制器的亚稳定性误差(区域425)的功率可以如下计算
Figure BDA0002482954540000122
相似地，sigma-delta调制器中的量化器304的量化噪声q1的概率密度函数为
Figure BDA0002482954540000131
Sigma-delta调制器中的量化器的量化噪声q1的功率可以如下计算
Figure BDA0002482954540000132
即使具有相对较低的总环路量化器增益Gq1·GDAC(例如，40dB)，亚稳定性误差的功率也低于量化噪声。然而，量化噪声在sigma-delta环路中并且由量化器304的噪声传递函数进行整形。因此，抑制了最终输出中的带内量化噪声。Sigma-delta调制器的输出处存在的亚稳定性误差直接位于量化器的输出处，其没有被整形。结果，亚稳定性误差的功率似乎非常低，然而，其仍可引起sigma-deltaADC的整体性能的显著降级。
图5描绘了使用图3所示的亚稳性整形技术的sigma-delta ADC的量化噪声和亚稳定性误差的示意图。线510是包括DAC增益(DAC 348和DAC 347)的第一量化器(量化器304)和第二量化器(量化器305)的整体输出特性。区域515是没有附加量化器305的量化器304的量化误差。区域530是第二量化器(量化器305)的量化噪声。
在各种实施例中，当量化器304的输入电压在(1/(Gq1·Gq2·GDAC)，1/(Gq1·GDAC))或(-1/(Gq1·GDAC)，-1/(Gq1·Gq2·GDAC))内时，DAC 348的输出具有亚稳定性误差，并且DAC346和DAC 347的输出由于第二量化器(量化器305)的附加量化器增益Gq2而不具有亚稳定性误差(或具有相对低的亚稳定性误差)。因此，在DAC 346的输出处，发生亚稳定性误差的概率为1/(Gq1·Gq2·GDAC)，其比常规sigma-delta ADC低Gq2倍。DAC 346的输出处的亚稳定性误差E′meta的功率可以如下计算
Figure BDA0002482954540000133
其中总增益G2，tot为
G2，tot＝Gq1·Gq2·GDAC 等式11
第二量化器(量化器305)的量化噪声q2的概率密度函数为
Figure BDA0002482954540000141
量化器305的量化噪声的功率为
Figure BDA0002482954540000142
参考图3的具有亚稳定性误差补偿模块381的sigma-delta ADC，现在可以将图4中所描绘的亚稳定性误差Emeta分成两个部分，q2和E′meta：
Emeta＝q2+E′meta 等式14
图6示出了根据各种实施例的与理想噪声传递函数相比的，与图3的量化器304和量化器305相关联的噪声传递函数。量化器304和量化器305的量化噪声q1和q2两者分别由全阶噪声传递函数进行整形，如图6中所描绘。由于涉及噪声传递函数，全阶是指与图3的环路滤波器323相同的阶。线610示出了常规sigma-delta调制器的理想噪声传递函数(NTF)。点线615描绘了量化器304的量化噪声q1的实际NTF，其近似于理想NTF。虚线620描绘了量化器305的量化噪声q2的实际NTF。量化噪声q2的实际NTF的带内部分与理想NTF重叠，而实际NTF的高频部分显示出较小的差异，如图6所示。量化噪声q2的实际NTF的带外增益略高于理想NTF，但不影响sigma-delta调制器的稳定性，因为量化器305的量化噪声q2的功率远低于量化器304的量化噪声q1。
图7示出了根据各种实施例的使用亚稳定性误差补偿来操作数据处理器的方法700。参考图3，在框710处，在第一反馈环路382处接收模拟信号(模拟输出392)。在框720处，DAC 348用于补偿与第一量化器304相关联的第一额外环路延迟(ELD)。在框725处，第一量化器输出395被提供给第二量化器305。在框730处，第二量化器输出(输出V 397)被提供给第二反馈环路383的DAC 347。在框740处，第二反馈环路383的DAC 347用于补偿与量化器305和第二DAC 347相关联的第二ELD。在框750处，使用第二量化器305减小与第一量化器输出(输出V 395)相关联的亚稳定性误差。在框760处，在数据处理器300的输出处提供具有减小的亚稳定性误差的电压输出(输出V′397)。
图8示出了根据各种实施例的使用亚稳定性误差补偿来操作数据处理器的方法800。参考图3和图5，在框810处，模拟信号(模拟输出392)在第一反馈环路382处被接收。在框820处，与第一反馈环路382相关联的量化器304的第一量化噪声q1(图5中所描绘)被生成。在框830处，基于第一量化噪声，与第二反馈环路383相关联的第二量化器305的第二量化噪声q2被生成。在框840处，第二量化器305的第二量化噪声q2用于整形与第一量化器304的输出(输出V 395)相关联的第一亚稳定性误差Emeta。在框850处，在数据处理器300的输出处提供具有减小的亚稳定性误差的电压输出(输出V′397)。
在各种实施例中，尽管使用前馈结构来描绘图3中的环路滤波器323，但可将包括例如反馈结构或组合式前馈/反馈结构的其它结构用于图3中所描绘的亚稳性整形技术。此外，尽管已经选择了1比特量化器来呈现亚稳性整形技术，但是也可以将多比特量化器用于图3中所描绘的亚稳性整形技术。在各种实施例中，多级噪声整形(MASH)sigma-delta调制器或级联式sigma-delta调制器可以用作图3中所描绘的sigma-delta调制器。
注意，并非上文在一般描述中所描述的所有活动或元件都是必需的，特定活动或设备的一部分可能不是必需的，并且除了所描述的那些活动或元件之外，还可以执行一个或多个另外的活动，或包括另外的元件。此外，活动被列出的顺序不一定是活动被执行的顺序。而且，已参考特定实施例描述了概念。然而，本领域的普通技术人员理解，在不脱离下文中权利要求书中所阐述的本公开的范围的情况下，可以进行各种修改和改变。因此，说明书和附图被认为是说明性的而不是限制性的，并且所有这样的修改旨在被包括在本公开的范围内。
上文已经关于特定实施例描述了益处、其它优点和问题的解决方案。然而，益处、优点、问题的解决方案、以及可以使任何益处、优点或解决方案发生或变得更显著的任何特征不被解释为任何或所有权利要求的关键、必需或基本的特征。此外，上文所公开的特定实施例仅为说明性的，因为可以以对受益于本文的教示的本领域的技术人员来说显而易见的不同但等效的方式修改并实践所公开的标的物。除了在下文的权利要求书中所描述的之外，不旨在限制本文中所示出的构造或设计的细节。因此，显然可以改变或修改上文所公开的特定实施例，并且所有此类变形均被视为在所公开的标的物的范围内。因此，本文所寻求的保护如以下权利要求书所述。

Claims (10)

1.一种方法，其特征在于，包括：
使用第一反馈环路来补偿与第一量化器相关联的第一额外环路延迟(ELD)；
将所述第一量化器的第一量化器输出提供给第二反馈环路，所述第二反馈环路补偿与第二量化器相关联的第二ELD，所述第二量化器减小与所述第一量化器输出相关联的亚稳定性误差。
2.根据权利要求1所述的方法，其特征在于：
由所述第一反馈环路的第一DAC提供的第一数模转换器(DAC)输出被配置成补偿第一量化器延迟；并且
由所述第二反馈环路的第二DAC提供的第二DAC输出被配置成补偿第二量化器延迟。
3.根据权利要求1所述的方法，其特征在于，进一步包括：
通过第三反馈环路的第三DAC馈送所述第二量化器的输出，所述第三反馈环路具有总量化增益需求。
4.根据权利要求1所述的方法，其特征在于，进一步包括：
使用所述第一DAC将所述第一量化器的所述第一量化器输出转换成模拟信号；并且
使用所述第二DAC将所述第二量化器的第二量化器输出转换成第二模拟信号。
5.根据权利要求4所述的方法，其特征在于，进一步包括：
使用第三DAC将所述第二量化器的所述第二量化器输出转换成第三模拟信号。
6.根据权利要求5所述的方法，其特征在于，进一步包括：
使用第三加法器从到所述第三加法器的第一输入减去所述第三模拟信号。
7.根据权利要求1所述的方法，其特征在于，进一步包括：
使用第一反馈环路加法器从第二反馈环路加法器输出减去第一DAC输出。
8.根据权利要求1所述的方法，其特征在于，进一步包括：
使用第一反馈环路加法器从第二反馈环路加法器输出减去第一DAC输出；并且
从环路滤波器输出减去第二DAC输出以生成所述第二反馈环路加法器输出。
9.一种装置，其特征在于，包括：
第一反馈环路，其具有耦合到第一量化器的第一数模转换器(DAC)；
第二反馈环路，其具有耦合到第二量化器的第二DAC，其中，所述第一DAC耦合到所述第一量化器以补偿第一额外环路延迟(ELD)，所述第二DAC耦合到所述第二量化器以补偿第二额外环路延迟(ELD)，并且所述第二量化器减小与所述第一量化器的输出相关联的亚稳定性误差。
10.一种方法，其特征在于，包括：
生成与第一反馈环路相关联的第一量化器的第一量化噪声；
基于所述第一量化器的所述第一量化噪声，生成与第二反馈环路相关联的第二量化器的第二量化噪声；并且
使用所述第二量化器的所述第二量化噪声来整形与所述第一量化器的输出相关联的第一亚稳定性误差。
CN202010384709.1A 2019-05-09 2020-05-08 用于连续时间sigma-delta模数转换器的亚稳性整形技术 Pending CN111917417A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/407,501 2019-05-09
US16/407,501 US10763888B1 (en) 2019-05-09 2019-05-09 Metastability shaping technique for continuous-time sigma-delta analog-to-digital converters

Publications (1)

Publication Number Publication Date
CN111917417A true CN111917417A (zh) 2020-11-10

Family

ID=70470908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010384709.1A Pending CN111917417A (zh) 2019-05-09 2020-05-08 用于连续时间sigma-delta模数转换器的亚稳性整形技术

Country Status (3)

Country Link
US (1) US10763888B1 (zh)
EP (1) EP3736988A1 (zh)
CN (1) CN111917417A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11444632B2 (en) * 2020-10-22 2022-09-13 Infineon Technologies Austria Ag Tracking analog-to-digital converter for power converters
EP4040682A1 (en) * 2021-02-05 2022-08-10 Imec VZW An analog-to-digital converter circuitry, an integrated circuit device, a photoplethysmogram detector, a wearable device and a method for analog-to-digital conversion
US11967967B2 (en) * 2022-06-17 2024-04-23 Nxp B.V. Signal shaping for compensation of metastable errors
US12015426B2 (en) * 2022-08-04 2024-06-18 Nxp B.V. System and method of reducing delta-sigma modulator error using force-and-correction

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7173980B2 (en) * 2002-09-20 2007-02-06 Ditrans Ip, Inc. Complex-IF digital receiver
US6836228B1 (en) * 2002-11-20 2004-12-28 Xicor, Inc. Analog-to-digital converter with switched integrator
JP2005295494A (ja) * 2003-12-25 2005-10-20 Matsushita Electric Ind Co Ltd 直流オフセットキャンセル回路
US7636056B2 (en) * 2007-05-22 2009-12-22 Panasonic Corporation Delta sigma modulator operating with different power source voltages
GB2452524A (en) * 2007-09-06 2009-03-11 Cambridge Silicon Radio Ltd A jitter insensitive sigma-delta modulator
US8319674B2 (en) * 2010-09-11 2012-11-27 Dialog Semiconductor Gmbh Compensation of loop-delay quantizer in continuous-time and hybrid sigma-delta analog-to-digital modulators
EP2802077B1 (en) 2013-05-10 2015-07-08 Nxp B.V. A sigma-delta modulator
CN104954018B (zh) * 2014-03-28 2018-03-27 澜起科技（上海）有限公司 ∑‑δ模数转换器
US9166617B1 (en) * 2014-03-31 2015-10-20 Freescale Semiconductor, Inc. Communication unit, digital band-pass sigma-delta modulator and method therefor
US9722626B2 (en) * 2015-01-05 2017-08-01 General Electric Company Method and system using computational sigma-delta modulators
KR102384362B1 (ko) * 2015-07-17 2022-04-07 삼성전자주식회사 노이즈를 성형하기 위한 델타 시그마 변조기 그리고 이를 포함하는 오디오 코덱
KR101742131B1 (ko) * 2016-10-17 2017-05-31 성균관대학교산학협력단 델타-시그마 변조기
EP3340475B1 (en) 2016-12-22 2021-04-28 Nxp B.V. Metastability compensation
EP3413468A1 (en) * 2017-06-08 2018-12-12 Nxp B.V. A sigma delta modulator, integrated circuit and method therefor

Also Published As

Publication number Publication date
US10763888B1 (en) 2020-09-01
EP3736988A1 (en) 2020-11-11

Similar Documents

Publication Publication Date Title
CN111917417A (zh) 用于连续时间sigma-delta模数转换器的亚稳性整形技术
US8120518B2 (en) Digital feedforward sigma-delta modulator in analog-to-digital converter and modulation method thereof
US7522079B1 (en) Sigma-delta modulator with DAC resolution less than ADC resolution and increased tolerance of non-ideal integrators
US20110032132A1 (en) Delta-sigma analog-to-digital conversion apparatus and method thereof
US7525464B2 (en) Sigma-delta modulator with DAC resolution less than ADC resolution
US8928511B2 (en) Sigma-delta modulator with SAR ADC and truncater and related sigma-delta modulation method
CN107465411B (zh) 量化器
US7450047B1 (en) Sigma-delta modulator with DAC resolution less than ADC resolution and increased dynamic range
US5936562A (en) High-speed sigma-delta ADCs
JP5510464B2 (ja) 独立した遅延を有する複数のフィードバック経路を有する連続時間型シグマデルタ変調器
US11770126B2 (en) Noise-shaping enhanced gated ring oscillator based analog-to-digital converters
US9143158B2 (en) Sigma-delta modulator
US10432214B2 (en) Apparatus for applying different transfer functions to code segments of multi-bit output code that are sequentially determined and output by multi-bit quantizer and associated delta-sigma modulator
CN107689794B (zh) Δ-σ调制器及用于δ-σ调制器的方法
TWI757699B (zh) Δ-∑調製器及其調製方法
US20140070969A1 (en) Delta-sigma analog-to-digital converter with error suppression
US20120280843A1 (en) Broadband delta-sigma adc modulator loop with delay compensation
CN107769790B (zh) Δ-σ调制器
US20080143567A1 (en) Analog digital converter (adc) having improved stability and signal to noise ratio (snr)
TWI674769B (zh) 連續時間δ-σ調製器
US10014878B1 (en) Metastability compensation
US8072362B2 (en) Modulator with loop-delay compensation
JP2004274606A (ja) モジュレータ
Pietzko et al. Delay Error Shaping in ΔΣ Modulators Using Time-Interleaved High Resolution Quantizers
Caldwell et al. An incremental data converter with an oversampling ratio of 3

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination