CN116052731A - 存储器的多位量化方法 - Google Patents
存储器的多位量化方法 Download PDFInfo
- Publication number
- CN116052731A CN116052731A CN202310078984.4A CN202310078984A CN116052731A CN 116052731 A CN116052731 A CN 116052731A CN 202310078984 A CN202310078984 A CN 202310078984A CN 116052731 A CN116052731 A CN 116052731A
- Authority
- CN
- China
- Prior art keywords
- quantization
- memory
- decision
- result
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Read Only Memory (AREA)
Abstract
本申请的实施例公开了一种存储器的多位量化方法,所述存储器的多位量化方法包括:接收目标数据,并将所述目标数据写入存储器,得到模拟输出值;通过判决电路对所述模拟输出值进行第一次读取量化操作,得到第一次量化读取结果;基于所述第一次量化读取结果进行第二次读取量化操作,得到第二次量化读取结果,所述第一次量化读取结果和所述第二次量化读取结果用于对所述存储单元进行量化判决;所述判决电路为具有灵敏放大器,其中至少包含一个具有全裕度判决功能的灵敏放大器;在所述读取量化操作中,判决电路将所述模拟输出值与一个阻值判决门限集合比较,输出一组离散值并生成多位量化结果。
Description
技术领域
本申请涉及数据处理技术领域,具体而言,涉及一种存储器的多位量化方法。
背景技术
存储器是一种采用了半导体的电子器件。目前新型存储器包括磁隧道结器件的MRAM、基于阻变材料的RRAM、基于铁电电容器件的FRAM、或基于非晶氧化物薄膜晶体管的无电容DRAM等,具有较高的读写带宽或高集成度或非易失性等特点,未来有望取代传统的存储器。
然而,对于新型存储器,目前比传统的存储器,如基于锁存器的静态存储器SRAM、基于电容的动态存储器DRAM等,更容易在其工作过程中会出现错误,导致存储的数据值改变。并且,不论是传统存储器还是新型存储器,随着存储设备的工艺改进,存储器的容量和集成度不断提高,会导致之前未知来源的错误出现,从而进一步损害存储设备的可靠性。因此需要额外的开销来降低错误。
发明内容
本申请的实施例提供了一种存储器的多位量化方法,目的在于解决或部分解决上述问题。
本申请的其他特性和优点将通过下面的详细描述变得显然,或部分地通过本申请的实践而习得。
根据本申请实施例的一个方面,提供了一种存储器的多位量化方法,所述存储器的多位量化方法包括:
接收目标数据,并将所述目标数据写入存储器,得到模拟输出值;
通过判决电路对所述模拟输出值进行第一次读取量化操作,得到第一次量化读取结果;
基于所述第一次量化读取结果进行第二次读取量化操作,得到第二次量化读取结果,所述第一次量化读取结果和所述第二次量化读取结果用于对所述存储单元进行量化判决;
所述判决电路为具有灵敏放大器,其中至少包含一个具有全裕度判决功能的灵敏放大器;
在所述判决电路执行读取量化操作时,判决电路将所述模拟输出值与一个阻值判决门限集合比较,输出一组离散值以生成对应的量化结果。
在一些示例中,接收目标数据,并将所述目标数据写入存储单元,包括:
通过控制逻辑电路接收目标数据,并将所述目标数据写入存储单元。
在一些示例中于,对所述模拟输出值进行第一次读取量化操作,得到第一次量化读取结果,包括:
将所述模拟输出值与所述阻值阻值判决门限集合中的一次判决门限值进行比较,确定与所述判决门限值对应的第一离散值,将所述第一离散值作为所述第一次量化读取结果;
所述判决电路为灵敏放大器。
在一些示例中,基于所述第一次量化读取结果进行第二次读取量化操作,得到第二次量化读取结果,包括:
基于所述第一次量化读取结果,从所述阻值判决门限集合中确定二次判决门限值;
基于所述二次判决门限值确定第二离散值,将所述第二离散值作为所述第二次量化读取结果。
在一些示例中,对所述模拟输出值进行第一次读取量化操作,得到第一次量化读取结果之前,所述方法还包括,包括:
基于一个或多个和所述存储单元的所述存储器件相同的参考存储器件,获取一组与之对应的具有不同阻值的参考单元集合;
当所述参考单元包含的参考存储器件数量大于一个时,所述参考存储器件具有相同或不同的阻值,并且通过串联、并联或串并联的形式连接;
基于所述参考单元集合中一个或一个以上参考单元的阻值,获取一个所述判决门限值;
基于所获得的判决门限值,确定一个阻值判决门限集合。
在一些示例中,所述判决电路为具有灵敏放大器,其中至少包含一个具有全裕度判决功能的灵敏放大器,包括:
所述判决电路包含至少一个具有全裕度判决功能的灵敏放大器;
所述判决电路实施所述多次读取量化操作;
所述判决电路基于所述第一次量化读取结果进行第二次读取量化操作,得到第二次量化读取结果;
根据两次所述量化读取结果,输出一组离散值并生成多位量化结果。
在一些示例中,至少包含一个具有全裕度判决功能的灵敏放大器,包括:
所述具有全裕度判决功能的灵敏放大器与存储单元的所述存储器件和所述阻值判决门限集合中两个具有不同阻值的参考单元相连;
所述具有全裕度判决功能的灵敏放大器依据所述两个具有不同阻值的参考单元进行判决。
所述具有全裕度判决功能的灵敏放大器依据所述两个具有不同阻值的参考单元进行判决。在本申请的实施例所提供的技术方案中,一种存储器的多位量化方法,所述存储器的多位量化方法包括:接收目标数据,并将所述目标数据写入存储器,得到模拟输出值;通过判决电路对所述模拟输出值进行第一次读取量化操作,得到第一次量化读取结果;基于所述第一次量化读取结果进行第二次读取量化操作,得到第二次量化读取结果,所述第一次量化读取结果和所述第二次量化读取结果用于对所述存储单元进行量化判决;所述判决电路为具有灵敏放大器,其中至少包含一个具有全裕度判决功能的灵敏放大器;在所述读取量化操作中,判决电路将所述模拟输出值与一个阻值判决门限集合比较,输出一组离散值并生成多位量化结果。所述读取方法能够提升多位量化判决操作的正确率。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本申请。
附图说明
图1是本申请的一示例性实施例示出的一种存储器的多位量化方法示意图;
图2是本申请的一示例性实施例示出的一种存储器的多位量化方法中第一次读取采用的判决电路为比较器型灵敏放大器的示意图;
图3a是本申请的一示例性实施例示出的一种判决电路一端与所选存储单元的示意图;
图3b是本申请的一示例性实施例示出的一种判决电路与所选存储单元Rdata和两个不同的参考单元相连示意图;
图4是本申请的一示例性实施例示出的一种存储器的多位量化方法中第一次读取采用的判决电路为全裕度判决功能的灵敏放大器的示意图;
图5a是本申请的一示例性实施例示出的又一种判决电路与所选存储单元示意图;
图5b是本申请的一示例性实施例示出的又一种判决电路与所选存储单元Rdata相连和参考单元RREF相连示意图。
具体实施方式
这里将详细地对示例性实施例执行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
附图中所示的方框图仅仅是功能实体,不一定必须与物理上独立的实体相对应。即,可以采用软件形式来实现这些功能实体,或在一个或多个硬件模块或集成电路中实现这些功能实体,或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
附图中所示的流程图仅是示例性说明,不是必须包括所有的内容和操作/步骤,也不是必须按所描述的顺序执行。例如,有的操作/步骤还可以分解,而有的操作/步骤可以合并或部分合并,因此实际执行的顺序有可能根据实际情况改变。
还需要说明的是:在本申请中提及的“多个”是指两个或者两个以上。“和/或”描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
如图1所示,图1是本申请的一个实施例示出的一种存储器的多位量化方法,所述存储器的多位量化方法包括:
S101、接收目标数据,并将所述目标数据写入存储器,得到模拟输出值;
S102、判决电路至少包含一个具有全裕度判决功能的灵敏放大器,并将所述模拟输出之与一个阻值判决门限集合比较,实现多位量化操作。
S103、通过判决电路对所述模拟输出值进行第一次读取量化操作,得到第一次量化读取结果;
S104、基于所述第一次量化读取结果进行第二次读取量化操作,得到第二次量化读取结果,两次读取量化操作输出一组离散值并生成多位量化结果。
其中,所述判决电路为具有灵敏放大器,其中至少包含一个具有全裕度判决功能的灵敏放大器;在所述判决电路执行读取量化操作时,判决电路将所述模拟输出值与一个阻值判决门限集合比较,输出一组离散值以生成对应的量化结果。
其中,存储器的多位量化方法,用于减小多位量化操作在电路实现上的面积、功耗开销,同时提升多位量化判决操作的正确率。进一步地,应用于存储单元阵列。所述存储单元阵列包括多个存储块,所述多个存储块中的每一个存储块包括多个存储单元,所述每一个存储单元包含至少一个存储器件,每个所述存储器件有两种或两种以上多个阻态,且可在不同阻态之间切换;可选地,不同的所述阻态具有不同的电阻值;可选地,所述阻态具有非易失性的特征。通过聚焦存储单元为MRAM的示例,现在将详细描述发明构思的一些示例实施例。所述MRAM能够被编程为RP或RAP两种阻态,分别代表存储的数据为0、1。
在一些示例中,接收目标数据,并将所述目标数据写入存储单元,包括:
通过控制逻辑电路接收目标数据,并将所述目标数据写入存储单元。
在一些示例中于,对所述模拟输出值进行第一次读取量化操作,得到第一次量化读取结果,包括:
将所述模拟输出值与所述阻值阻值判决门限集合中的一次判决门限值进行比较,确定与所述判决门限值对应的第一离散值,将所述第一离散值作为所述第一次量化读取结果;
所述判决电路为灵敏放大器。
在一些示例中,基于所述第一次量化读取结果进行第二次读取量化操作,得到第二次量化读取结果,包括:
基于所述第一次量化读取结果,从所述阻值判决门限集合中确定二次判决门限值;
基于所述二次判决门限值确定第二离散值,将所述第二离散值作为所述第二次量化读取结果。
在一些示例中,对所述模拟输出值进行第一次读取量化操作,得到第一次量化读取结果之前,所述方法还包括,包括:
基于一个或多个和所述存储单元的所述存储器件相同的参考存储器件,获取一组与之对应的具有不同阻值的参考单元集合;
当所述参考单元包含的参考存储器件数量大于一个时,所述参考存储器件具有相同或不同的阻值,并且通过串联、并联或串并联的形式连接;
基于所述参考单元集合中一个或一个以上参考单元的阻值,获取一个所述判决门限值;
基于所获得的判决门限值,确定一个阻值判决门限集合。
在一些示例中,所述判决电路为具有灵敏放大器,其中至少包含一个具有全裕度判决功能的灵敏放大器,包括:
所述判决电路包含至少一个具有全裕度判决功能的灵敏放大器;
所述判决电路实施所述多次读取量化操作;
所述判决电路基于所述第一次量化读取结果进行第二次读取量化操作,得到第二次量化读取结果;
根据两次所述量化读取结果,输出一组离散值并生成多位量化结果。
在一些示例中,至少包含一个具有全裕度判决功能的灵敏放大器,包括:
所述具有全裕度判决功能的灵敏放大器与存储单元的所述存储器件和所述阻值判决门限集合中两个具有不同阻值的参考单元相连;
所述具有全裕度判决功能的灵敏放大器依据所述两个具有不同阻值的参考单元进行判决。
在一些示例中,所述存储器件和参考存储器件均为阻性存储器件,亦即,不同状态之下的所述阻性存储器件具有不同的电阻值,可以包括基于磁隧道结器件的MRAM、基于忆阻器件的RRAM、基于铁电电容器件的FRAM和基于非晶氧化物薄膜晶体管的无电容DRAM等存储器。
在一些示例中,接收目标数据,并将所述目标数据写入存储单元,包括:通过控制逻辑电路接收目标数据,并将所述目标数据写入存储单元;其中,所述控制逻辑电路用于接收目标数据,将接收到的数据写入存储器。并可以
控制存储单元阵列及多位量化器;进一步地,所述逻辑控制电路决定所述多位量化器的每一级子判决电路选取的所述判决门限,并将所述判决门限输入所述子判决电路;具体地,根据输入数据或前级子判决电路的输出结果选择判决门限;具体地,按照所述映射关系,选取与所述判决门限对应的所述参考单元组合,并向所述子判决电路输出模拟值。
上述步骤S102、步骤S103、步骤S104由多位量化器执行,该多位量化器包括一个阻值判决门限集合和一组判决电路;
在一些示例中,对所述模拟输出值进行第一次读取量化操作,得到第一次量化读取结果之前,所述方法还包括:所述参考单元集合包含一个或多个参考单元;所述参考单元由一个或多个和所述存储单元相同的参考存储器件组成;当所述参考单元包含的参考存储器件数量大于一个时,所述参考存储器件具有相同或不同的阻值,并且通过串联、并联或串并联的形式连接;参考单元输出的阻值与所述阻值判决门限存在映射关系。
所述的映射关系为:依照所述映射关系,所述阻值判决门限集合中的一个判决门限的模拟值由一组所述参考单元集合中的若干个参考单元的模拟输出值得出。进一步地,所述判决门限集合的判决门限数量等于或小于所述参考单元集合的参考单元数量。
在一些示例中,所述阻值判决门限集合由一个或一个以上的判决门限组成,所述方法还包括:基于所述参考单元集合中一个或一个以上参考单元的阻值,获取一个所述判决门限值;所述阻值判决门限集合将所述模拟存储单元的所有阻值范围划分为多个判决门限区域。
本读取方法在实施多位量化时需要对数据单元执行多次读取,亦即,将存储在所述存储单元中的模拟输出值与所述阻值判决门限集合中的判决门限值进行逐级比较与判决量化操作;当判定所述模拟输出值位于某一判决门限区域中时,输出一个与所述区域对应的离散值,作为这次量化读取结果。
在一些示例中,判决电路对所述模拟输出值进行第一次读取量化操作,得到第一次量化读取结果,包括:将所述模拟输出值与阻值判决门限集合中的判决门限值进行比较,输出一组离散值;基于所述判决门限值确定第一离散值,将所述第一离散值作为所述第一次量化读取结果。
在一些示例中,基于所述第一次量化读取结果进行第二次读取量化操作,得到第二次量化读取结果,包括:基于所述第一次量化读取结果确定二次判决门限;基于所述二次判决门限确定第二离散值,将所述第二离散值作为所述第二次量化读取结果。具体地,第二次及更次级读取采用的判决门限由前一级判决电路的量化读取结果决定,实现第二次或更多次的读取量化操作。
所述判决电路具有一种及以上的子判决电路,并且具有灵敏放大器;进一步地,需要执行至少执行两级判决量化操作,所述每一级判决量化操作需调用至少一种所述子判决电路,并且从所述阻值判决门限集合选取至少一个所述判决门限;在执行所述判决量化操作时,所述判决电路与所述存储单元相连接,且与所述阻值判决门限集合相连接。
在一些示例中,所述存储单元中的模拟输出值和所述阻值判决门限集合的模拟值可以是:电流量或是电压量。
在一些示例中,多个所述子判决电路可以按照一定的顺序对所述存储单元中的模拟输出值进行串行判决量化操作或流水线判决量化操作。
在一些示例中,在单级判决量化操作中,多个所述子判决电路可以同时对所述存储单元中的模拟输出值进行并行判决量化操作;
在一些示例中,所述判决电路每次读取量化操作调用一种灵敏放大器,包括至少有一个具有全裕度判决功能的子判决电路;
如图3(b)所示,在一些示例中,具有全裕度判决功能的灵敏放大器,包括:所述具有全裕度判决功能的灵敏放大器与存储单元的所述存储器件和所述阻值判决门限集合中两个具有不同阻值的参考单元相连。
所述具有全裕度判决功能的灵敏放大器依据所述两个具有不同阻值的参考单元进行判决。具体地,按照一定的顺序将所述存储单元中的模拟输出值与每个参考单元的模拟值进行比较并输出多个差值。进一步地,根据差值最小的参考单元的模拟值大小来判断输出结果是否大于或小于所述判决门限。进一步地,判定所述模拟输出值所处的判决门限区域并输出与所述区域对应的离散值,亦即,完成全裕度判决量化操作。
可选地,所述多个参考单元中包含一个所述参考单元集合中输出电压值大于所述判决门限输出电压值的且阻值最小的参考单元,并且包含一个所述参考单元集合中输出电压值小于所述判决门限输出电压值的且阻值最大的参考单元;
可选地,所述多个参考单元中包含一个所述参考单元集合中输出电流值大于所述判决门限输出电流值的且阻值最大的参考单元,并且包含一个所述参考单元集合中输出电流值小于所述判决门限输出电流值的且阻值最小的参考单元。
在一些示例中,通过所述比较器型灵敏放大器对所述模拟输出值进行第一次读取量化操作,得到第一次量化读取结果;第二次判决电路采用的判决门限值由第一次量化读取结果决定,两次读取量化操作至少有一次操作采用具有全裕度判决功能的灵敏放大器作为判决电路。输出一组离散值并生成多位量化结果。
在一些示例中,通过具有全裕度判决功能的灵敏放大器对所述模拟输出值进行第一次读取量化操作,得到第一次量化读取结果;第二次判决电路采用的判决门限值由第一次量化读取结果决定,两次读取量化操作至少有一次操作采用具有全裕度判决功能的灵敏放大器作为判决电路。根据两次量化读取结果,输出一组离散值并生成多位量化结果。
所述输出离散值,其特征在于,输出离散值的取值数量等于或大于所述存储器件的最大阻态数,包括,所述输出离散值可以按照某一规则进行编码;所述输出离散值的数量决定所述阻值判决门限集合包含的所述判决门限数量;所述输出离散值等于或大于所述一组输出量化值的进制数的位数次幂。
在一些示例中,对于N位二进制量化器,其最大状态数为2N,判决门限数量等于2N -1。
在一些示例中,对于所述读取方法和两位量化器施加在所述存储阵列单元的纠错码(ECC)解码器中的量化器的情况,在写入所述存储单元前对一组模拟输入值按照ECC进行编码;进一步地,在实施解码ECC之前,选定与所述ECC解码算法对应的一组阻值判决门限集合;由所述多位量化器的判决电路对所述存储单元阵列的一组存储单元的模拟输出值进行所述判决量化操作,并获得一组多个输出的离散值;最后对所述一组输出离散值执行ECC解码算法,获得一组解码输出值。
本示例提供一种存储器的多位量化方法,包括:接收目标数据,并将所述目标数据写入存储器,得到模拟输出值;通过判决电路对所述模拟输出值进行第一次读取量化操作,得到第一次量化读取结果;基于所述第一次量化读取结果进行第二次读取量化操作,得到第二次量化读取结果,所述第一次量化读取结果和所述第二次量化读取结果用于对所述存储单元进行量化判决;所述判决电路为具有灵敏放大器,其中至少包含一个具有全裕度判决功能的灵敏放大器;在所述读取量化操作中,判决电路将所述模拟输出值与一个阻值判决门限集合比较,输出一组离散值并生成多位量化结果。多位量化通常采用模拟数字转换器(ADC)作为多位量化器,需要较大的量化位数和较大的电路面积,运行电路所需的功耗更大。相较ADC电路而言,采用本示例提供的多位量化方法采用更为简单、面积更小的判决电路、更少的量化位数、更低的功耗,即能够提升多位量化操作的正确率,以及在宽温度范围、宽阻性存储器件工艺波动范围、低读取裕度条件下保持更高的多位量化操作正确率的能力。
为了更好的理解本发明,本实施例提供一种更为具体的示例;
以存储单元为MRAM为例,MRAM存储单元中的MTJ器件为一阻性存储器件。在高阻态下,MTJ的阻值为RAP;在低阻态下,MTJ的阻值为RP。依照本示例提供的方法,MRAM的参考单元采用与存储单元MTJ的参数、尺寸均一致的单个MTJ器件或MTJ器件进行串并联组合,使电阻或电阻网络组合的阻值逼近理想判决门限获得的电阻值。在配置电阻或电阻网络组合时,应当选用最少个数的MTJ器件来节省面积,并保证所述方案在温度范围和工艺波动范围下的参考单元阻值具有良好的跟随性。
当考虑实施二进制两位量化时,选择三种最逼近理想判决门限的电阻网络组合作为参考单元。对于仅采用比较型灵敏放大器作为判决电路的情况,本实例采用选取最优的三组电阻网络组合为RREF_L=RP+(RP//RAP//RAP)、RREF_M=2(RP//RAP)、和RREF_H=(RP//RAP)+(RP//RAP//RAP);对于采用比较型灵敏放大器和具有全裕度判决功能的灵敏放大器作为判决电路的情况,本实例采用选取最优的三组电阻网络组合为RREF_L'=RP、RREF_M'=2(RP//RAP)、和RREF_H'=RAP。
所选取参考单元值和所两位量化器电阻判决门限具有映射关系。基于示例的一方面,如图2所示,第一次读取采用的判决电路为比较器型灵敏放大器(SA),如图3a所示。判决电路一端与所选存储单元Rdata相连;另一端与参考单元相连,参考单元所使用的电阻网络为RREF_M。判决电路通过将阻值转换为电压或电流值进行比较,从而实现存储单元Rdata与参考单元RREF_M的阻值大小比较,读取结果由OUT端读出。第二次读取采用的判决电路为具有全裕度判决功能的灵敏放大器,如图3b所示。判决电路与所选存储单元Rdata和两个不同的参考单元相连,其中一个参考单元RREF的选取由第一读取结果决定,另一个参考单元采用和第一次读取相同的参考单元,为RREF_M'=RREF_M。读取结果由OUT端读出。
以存储数据为0,读出数据为0为例。如图3(a)所示,存储单元Rdata=RP,第一次读取结果为0。如图3(b)所示,第二次读取的参考单元则选择为RREF'=RREF_L'与RREF_M';读出数据1的情况则反之,Rdata=RAP,第一次读取结果为1,第二次读取的参考单元则选择为RREF'=RREF_H'与RREF_M'。参考单元的选择由选通参考单元的接入晶体管实现。两次读取结果即为两位量化的结果。
基于示例的另一方面,如图4所示,第一次采用的判决电路为具有全裕度判决功能的灵敏放大器,如图5(a)所示。判决电路与所选存储单元Rdata相连和两个不同的参考单元相连,其中一个参考单元为RREF_L',另一个参考单元为RREF_H'。读取结果由OUT端读出。第二次读取采用的判决电路为比较器型灵敏放大器,如图5(b)所示。判决电路与所选存储单元Rdata相连和参考单元RREF相连,参考单元的选取由第一次读取结果决定。读取结果由OUT端读出。
以存储数据为0,读出数据为0为例。如图5(a)所示,存储单元Rdata=RP,第一次读取结果为0。如图5(b)所示,第二次读取的参考单元则选择为RREF=RREF_H并作为判决门限。读出数据1的情况则反之,Rdata=RAP,第二次读取操作的参考单元选择为RREF=RREF_L并作为判决门限。两次读取结果逼近两位量化的结果。
基于示例的另一方面,所述两位二进制量化器可以作为在施加在所述存储阵列单元的ECC解码器中的量化器。具体地,在写入所述存储单元前对一组模拟输入值按照选定的ECC方案进行二进制编码;
进一步地,在实施ECC解码之前,选定与所述ECC解码算法对应的一组三个阻值判决门限集合;
进一步地,由所述多位量化器的判决电路对所述存储单元阵列的一组存储单元的模拟输出值进行所述判决量化操作,并将获得的两位离散值输出;
进一步地,对所述一组输出离散值执行ECC解码算法,获得一组解码输出值。
采用本示例提供的两位二进制量化方法采用更为简单、面积更小的判决电路、更少的量化位数、更低的功耗,即能够提升多位量化操作的正确率。在233K~400K宽温度范围、70%~120%的TMR变化范围内,所述电阻量化判决门限具有良好的跟随性;在TMR≤90%,阻性存储器件阻值波动≥10%范围、比较型灵敏放大器读取裕度<3σ条件下,所提供的具有全裕度判决功能的两位量化判决电路能够在Polar码的SC解码算法和SCL解码算法下,提供比基于一位量化电路的BCH编解码方案更佳的读取正确率,而前者基于SC解码算法的运算复杂度远低于于后者。
本领域技术者在考虑说明书及实践这里公开的实施方式后,将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。
上述内容,仅为本申请的较佳示例性实施例,并非用于限制本申请的实施方案,本领域普通技术者根据本申请的主要构思和精神,可以十分方便地进行相应的变通或修改,故本申请的保护范围应以权利要求书所要求的保护范围为准。
Claims (7)
1.一种存储器的多位量化方法,其特征在于,所述存储器的多位量化方法包括:
接收目标数据,并将所述目标数据写入存储器,得到模拟输出值;
通过判决电路对所述模拟输出值进行第一次读取量化操作,得到第一次量化读取结果;
基于所述第一次量化读取结果进行第二次读取量化操作,得到第二次量化读取结果,所述第一次量化读取结果和所述第二次量化读取结果用于对所述存储单元进行量化判决;
所述判决电路为具有灵敏放大器,其中至少包含一个具有全裕度判决功能的灵敏放大器;
在所述判决电路执行读取量化操作时,判决电路将所述模拟输出值与一个阻值判决门限集合比较,输出一组离散值以生成对应的量化结果。
2.根据权利要求1所述的存储器的多位量化方法,其特征在于,接收目标数据,并将所述目标数据写入存储单元,包括:
通过控制逻辑电路接收目标数据,并将所述目标数据写入存储单元。
3.根据权利要求2所述的存储器的多位量化方法,其特征在于,对所述模拟输出值进行第一次读取量化操作,得到第一次量化读取结果,包括:
将所述模拟输出值与所述阻值阻值判决门限集合中的一次判决门限值进行比较,确定与所述判决门限值对应的第一离散值,将所述第一离散值作为所述第一次量化读取结果;
所述判决电路为灵敏放大器。
4.根据权利要求3所述的存储器的多位量化方法,其特征在于,基于所述第一次量化读取结果进行第二次读取量化操作,得到第二次量化读取结果,包括:
基于所述第一次量化读取结果,从所述阻值判决门限集合中确定二次判决门限值;
基于所述二次判决门限值确定第二离散值,将所述第二离散值作为所述第二次量化读取结果。
5.根据权利要求4所述的存储器的多位量化方法,其特征在于,对所述模拟输出值进行第一次读取量化操作,得到第一次量化读取结果之前,所述方法还包括,包括:
基于一个或多个和所述存储单元的所述存储器件相同的参考存储器件,获取一组与之对应的具有不同阻值的参考单元集合;
当所述参考单元包含的参考存储器件数量大于一个时,所述参考存储器件具有相同或不同的阻值,并且通过串联、并联或串并联的形式连接;
基于所述参考单元集合中一个或一个以上参考单元的阻值,获取一个所述判决门限值;
基于所获得的判决门限值,确定一个阻值判决门限集合。
6.根据权利要求5所述的存储器的多位量化方法,其特征在于,所述判决电路为具有灵敏放大器,其中至少包含一个具有全裕度判决功能的灵敏放大器,包括:
所述判决电路包含至少一个具有全裕度判决功能的灵敏放大器;
所述判决电路实施所述多次读取量化操作;
所述判决电路基于所述第一次量化读取结果进行第二次读取量化操作,得到第二次量化读取结果;
根据两次所述量化读取结果,输出一组离散值并生成多位量化结果。
7.根据权利要求6所述的存储器的多位量化方法,其特征在于,至少包含一个具有全裕度判决功能的灵敏放大器,包括:
所述具有全裕度判决功能的灵敏放大器与存储单元的所述存储器件和所述阻值判决门限集合中两个具有不同阻值的参考单元相连;
所述具有全裕度判决功能的灵敏放大器依据所述两个具有不同阻值的参考单元进行判决。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310078984.4A CN116052731A (zh) | 2023-01-18 | 2023-01-18 | 存储器的多位量化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310078984.4A CN116052731A (zh) | 2023-01-18 | 2023-01-18 | 存储器的多位量化方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116052731A true CN116052731A (zh) | 2023-05-02 |
Family
ID=86116285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310078984.4A Pending CN116052731A (zh) | 2023-01-18 | 2023-01-18 | 存储器的多位量化方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116052731A (zh) |
-
2023
- 2023-01-18 CN CN202310078984.4A patent/CN116052731A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8429498B1 (en) | Dual ECC decoder | |
US8321760B2 (en) | Semiconductor memory device and data processing method thereof | |
US8156398B2 (en) | Parameter estimation based on error correction code parity check equations | |
US7071849B2 (en) | Fractional-Bit Systems | |
US8386890B2 (en) | Error correction for multilevel flash memory | |
US20080010581A1 (en) | Method of error correction in a multi-bit-per-cell flash memory | |
US20100223538A1 (en) | Semiconductor memory apparatus and method of decoding coded data | |
US8806302B2 (en) | Semiconductor memory device and data processing method thereof | |
JP6602904B2 (ja) | メモリのメモリセル内のデータの処理 | |
JPH11250695A (ja) | 多値式半導体メモリ装置およびその不良救済方法 | |
JPH10134585A (ja) | 多値不揮発性半導体メモリ | |
EP0724266B1 (en) | Successive approximation method for sensing multiple-level non-volatile memory cells and sensing circuit using such method | |
Gad et al. | Rank-modulation rewriting codes for flash memories | |
Thiers et al. | Bit-labeling and page capacities of TLC non-volatile flash memories | |
CN116052731A (zh) | 存储器的多位量化方法 | |
KR20210013397A (ko) | 스토리지 장치 | |
CN116469426A (zh) | 存储器装置及其操作方法 | |
US20180166148A1 (en) | Control method for memory device and memory controller | |
Jagmohan et al. | Coding for multilevel heterogeneous memories | |
CN110752850B (zh) | 一种mlc闪存芯片ldpc码快速迭代的方法 | |
JP4099844B2 (ja) | メモリ装置 | |
CN114333925A (zh) | 非易失性存储设备中读取参考电压的调整方法和存储系统控制器 | |
JP2005196886A (ja) | 多値記憶不揮発性メモリ装置 | |
CN116089159A (zh) | 采用纠错码的存储器的多位量化方法 | |
US12068016B2 (en) | Unbalanced programmed data states in memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |