CN117595881A - 德尔塔-西格玛调制器及其操作方法 - Google Patents

德尔塔-西格玛调制器及其操作方法 Download PDF

Info

Publication number
CN117595881A
CN117595881A CN202311038113.6A CN202311038113A CN117595881A CN 117595881 A CN117595881 A CN 117595881A CN 202311038113 A CN202311038113 A CN 202311038113A CN 117595881 A CN117595881 A CN 117595881A
Authority
CN
China
Prior art keywords
loop filter
eld
delta
input
analog loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311038113.6A
Other languages
English (en)
Inventor
艾哈迈德·阿卜杜勒
约翰·G·考夫曼
毛里茨·奥尔特曼
三木崇史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN117595881A publication Critical patent/CN117595881A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/358—Continuously compensating for, or preventing, undesired influence of physical parameters of non-linear distortion, e.g. instability
    • H03M3/36—Continuously compensating for, or preventing, undesired influence of physical parameters of non-linear distortion, e.g. instability by temporarily adapting the operation upon detection of instability conditions
    • H03M3/362—Continuously compensating for, or preventing, undesired influence of physical parameters of non-linear distortion, e.g. instability by temporarily adapting the operation upon detection of instability conditions in feedback mode, e.g. by reducing the order of the modulator
    • H03M3/364—Continuously compensating for, or preventing, undesired influence of physical parameters of non-linear distortion, e.g. instability by temporarily adapting the operation upon detection of instability conditions in feedback mode, e.g. by reducing the order of the modulator by resetting one or more loop filter stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H03M3/37—Compensation or reduction of delay or phase error
    • H03M3/372—Jitter reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明公开了德尔塔‑西格玛调制器及其操作方法，其中德尔塔‑西格玛调制器包括：模拟环路滤波器，其包括外部部分和具有耦接至外部部分的输入的内部部分；量化器，其耦接至模拟环路滤波器的内部部分的输出；外部反馈路径，其耦接在量化器的输出与模拟环路滤波器的外部部分的输入之间；以及补偿滤波器，其耦接在量化器的输出与模拟环路滤波器的内部部分的输入之间。补偿滤波器具有被配置成校正额外环路延迟(ELD)对德尔塔‑西格玛调制器的影响的传递函数。

Description

德尔塔-西格玛调制器及其操作方法
技术领域
本发明总体上涉及系统和用于电子系统的方法，并且在具体实施方式中，涉及用于德尔塔-西格玛(delta-sigma)调制器的额外环路延迟补偿。
背景技术
德尔塔-西格玛模数转换器(ADC)因其良好的信噪比和失真比(SNDR)以及对模拟电路宽松的性能要求而广泛应用于许多电子应用中。德尔塔-西格玛ADC包括德尔塔-西格玛调制器，德尔塔-西格玛调制器包括环路滤波器、在环路滤波器后面的量化器和被布置在反馈环路中的数模转换器(DAC)。通过足够高的过采样比对德尔塔-西格玛调制器进行过采样，使得量化器生成的量化噪声通过反馈环路的作用被推到更高的带外频率，这为带内信号留下了非常高的动态范围。在许多应用中，高频量化噪声被数字滤波，使用抽取滤波器降低调制器输出数据的高采样率。
通常存在两种类型的德尔塔-西格玛调制器：具有离散时间环路滤波器的离散时间德尔塔-西格玛调制器，以及具有连续时间环路滤波器的连续时间德尔塔-西格玛调制器。与离散时间德尔塔-西格玛调制器相比，连续时间德尔塔-西格玛调制器具有一些优势，包括更高的能效和固有的抗混叠滤波，可减少或消除对外部抗混叠滤波器的需求，这使得它们特别适合高频和功率敏感系统，诸如无线系统。然而，连续时间德尔塔-西格玛转换器存在一些设计挑战，包括对时钟抖动的敏感性和对量化器延迟的敏感性。
发明内容
根据实施方式，一种德尔塔-西格玛调制器包括：模拟环路滤波器，其包括外部部分和具有耦接至外部部分的输入的内部部分；量化器，其耦接至模拟环路滤波器的内部部分的输出；外部反馈路径，其耦接在量化器的输出与模拟环路滤波器的外部部分的输入之间；以及补偿滤波器，其耦接在量化器的输出与模拟环路滤波器的内部部分的输入之间。补偿滤波器具有传递函数，传递函数被配置成校正外部额外环路延迟(ELD)和内部ELD对德尔塔-西格玛调制器的影响；外部ELD包括包括外部反馈路径的、从量化器的输入到模拟环路滤波器的外部部分的输入的延迟，并且内部ELD包括包括外部反馈路径的至少一部分的、从量化器的输入到模拟环路滤波器的内部部分的输入的延迟；内部ELD小于德尔塔-西格玛调制器的一个时钟周期，并且外部ELD为德尔塔-西格玛调制器的至少两个时钟周期。
根据另一实施方式，电路包括德尔塔-西格玛调制器。德尔塔-西格玛调制器包括：阶数为n的模拟环路滤波器，其包括阶数在1与p之间的第一模拟环路滤波器部分，其中，p是至少为1并且至多为n的整数，以及第二模拟环路滤波器部分，其具有耦接至第一模拟环路滤波器部分的输出的输入，第二模拟环路滤波器部分的阶数为p-n。德尔塔-西格玛调制器还包括：量化器，其耦接至第二模拟环路滤波器部分的输出，量化器具有第一额外环路延迟(ELD)并且被配置成在每个采样周期提供经量化的样本；内部环路部分，其耦接在量化器的输出与第二模拟环路滤波器部分的输入之间，内部环路部分具有第二ELD，内部环路部分包括有限脉冲响应(FIR)滤波器和耦接在FIR滤波器的输出与第二模拟环路滤波器部分的输入之间的第一数模转换器(DAC)；功能电路，其耦接在量化器的输出与第一模拟环路滤波器部分的输入之间，以及第二DAC，其具有耦接至功能电路的输出的输入和耦接至第一模拟环路滤波器部分的输入的输出，其中，第二DAC和功能电路具有第三ELD，第一ELD和第二ELD之和不大于德尔塔-西格玛调制器的一个时钟周期，并且第三ELD大于德尔塔-西格玛调制器的一个时钟周期。FIR滤波器被配置成校正第一ELD、第二ELD和第三ELD对德尔塔-西格玛调制器的噪声传递函数的影响。
根据另一实施方式，操作德尔塔-西格玛调制器的方法包括使用模拟环路滤波器对模拟输入信号进行滤波，其中，模拟环路滤波器包括外部部分和耦接至外部部分的输出的内部部分；使用量化器量化模拟环路滤波器的内部部分的输出以形成经量化的信号；经由外部反馈路径将经量化的信号反馈至模拟环路滤波器的外部部分的输入；使用补偿滤波器对经量化的信号进行滤波以形成经滤波的信号；以及将经滤波的信号反馈至模拟环路滤波器的内部部分的输入。补偿滤波器具有传递函数，传递函数被配置成校正外部额外环路延迟(ELD)和内部ELD对德尔塔-西格玛调制器的影响；外部ELD包括包括外部反馈路径的、从量化器的输入到模拟环路滤波器的外部部分的输入的延迟，并且内部ELD包括包括外部反馈路径的至少一部分的、从量化器的输入到模拟环路滤波器的内部部分的输入的延迟；内部ELD小于德尔塔-西格玛调制器的一个时钟周期，外部ELD为德尔塔-西格玛调制器的至少两个时钟周期。
附图说明
为了更完整地理解本发明及其优点，现在结合附图参考以下描述，其中：
图1A和图1B示出了根据实施方式的德尔塔-西格玛调制器；图1C示出了根据实施方式的FIR滤波器和多个DAC的实现；
图2A、图2B、图2C和图2D示出了根据本发明实施方式的德尔塔-西格玛调制器；
图3A示出了具有动态元件匹配(DEM)电路的实施方式德尔塔-西格玛调制器；图3B示出了流水线DEM电路；图3C示出了具有失配整形环路和符号间干扰整形环路的DEM电路；
图4示出了根据实施方式的双量化德尔塔-西格玛调制器；
图5示出了包括抖动减少滤波器的实施方式德尔塔-西格玛调制器；
图6A、图6B和图6C示出了示出实施方式德尔塔-西格玛调制器的性能的曲线图；以及
图7示出了操作实施方式德尔塔-西格玛调制器的方法的流程图。
除非另有说明，不同附图中对应的数字和符号一般指对应的部件。附图是为了清楚地说明优选实施方式的相关方面而绘制的，并且不一定是按比例绘制的。为了更清楚地说明某些实施方式，指示相同结构、材料或工艺步骤的变化的字母可以跟在附图编号之后。
具体实施方式
下面详细讨论当前优选实施方式的形成和使用。然而，应当理解，本发明提供了许多可应用的发明构思，可以在各种特定的上下文中实施这些发明构思。所讨论的具体实施方式仅用于说明形成和使用本发明的具体方式，并不限制本发明的范围。
额外环路延迟(ELD)是反馈环路中的附加延迟，额外环路延迟是一种影响德尔塔-西格玛调制器尤其是连续时间德尔塔-西格玛调制器的现象。量化器延迟以及德尔塔-西格玛调制器的反馈路径中诸如数模转换器的其他环路元件的延迟导致的ELD会降低德尔塔-西格玛调制器的性能。例如，ELD的存在可能降低调制器的最大稳定幅度，可能使调制器对半导体工艺变化更敏感，可能增加内部信号摆动的幅度，并且降低噪声传递函数，这降低了调制器的最大可实现的信号量化噪声比(SQNR)。由于与这些技术相关联的额外时间延迟会产生电路的不稳定效应，ELD还可能限制将各种线性度和性能增强技术应用于调制器的能力。
根据实施方式，连续时间德尔塔-西格玛调制器包括连续时间环路滤波器、耦接至连续时间环路滤波器的输出的量化器、以及反馈路径，每个反馈路径包括耦接在量化器的输出与连续时间环路滤波器内的各个点之间的数模转换器。补偿滤波器被耦接在量化器的输出与DAC之一的输入之间。选择补偿滤波器的传递函数来补偿最外层反馈路径中的额外环路延迟(ELD)的影响，包括量化器的额外环路延迟。
在一些实施方式中，补偿额外环路延迟的影响有利地允许连续时间德尔塔-西格玛调制器的传递函数基本上匹配理想传递函数；提高了连续时间调制器的稳定性。补偿额外环路延迟的影响也放松了量化器和反馈路径中存在的其他电路的延迟要求。例如，在量化器中可以容忍更长的延迟，这允许降低功率损耗。此外，在反馈路径中具有更长延迟的能力允许功率高效地实现反馈电路，诸如流水线动态元件失配(DEM)电路、数字德尔塔-西格玛调制器电路、抖动滤波器和符号间干扰(ISI)补偿电路。在一些实施方式中，也可以补偿离散时间德尔塔-西格玛调制器中的ELD。
图1A示出了根据本发明实施方式的德尔塔-西格玛调制器100的框图。如图所示，德尔塔-西格玛调制器100包括模拟环路滤波器102、量化器104、数模转换器108和112以及补偿滤波器110。模拟环路滤波器102包括第一模拟环路滤波器部分101，第一模拟环路滤波器部分101后面接着是第二模拟环路滤波器部分103。第一模拟环路滤波器部分101也可以被称为模拟环路滤波器的“外部部分”，第二模拟环路滤波器部分103也可以被称为模拟环路滤波器的“内部部分”。DAC 112的输出耦接至加法器118，加法器118耦接至模拟环路滤波器102的输入，并且DAC 108的输出耦接至加法器120，加法器120将第一模拟环路滤波器部分101的输出和DAC 108的输出之和提供至第二模拟环路滤波器部分103的输入。在各种实施方式中，第一模拟环路滤波器部分101的阶数为1与p之间的n1，其中，p是至少为1并且至多为n的整数，而第二模拟环路滤波器部分103的阶数为p-n。在一些实施方式中，第二模拟环路滤波器部分103的阶数可以为零。
量化器104监测环路滤波器102的输出，并在每个采样周期提供经量化的样本。在一些实施方式中，量化器104是多比特量化器，其可以使用本领域已知的ADC电路来实现，诸如闪存ADC。可替选地，量化器104是例如使用比较器实现的单比特量化器。
可以使用连续时间模拟滤波器电路或离散时间模拟滤波器电路来实现包括第一模拟环路滤波器部分101和第二模拟环路滤波器部分103的模拟环路滤波器102。连续时间模拟滤波器电路可以包括例如有源连续时间滤波器元件或无源连续时间滤波器元件，并且可以包括一个或更多个连续时间积分器。例如，可以使用开关电容器电路或开关电流电路来实现离散时间滤波器电路。
如图所示，德尔塔-西格玛调制器100具有内部环路和外部环路。内部环路由量化器104、补偿滤波器110、DAC 108和第二模拟环路滤波器部分103形成。出于说明的目的，内部环路也可以被认为具有“内部反馈路径”，该“内部反馈路径”包括诸如补偿滤波器110和DAC 108的反馈部件，该反馈部件耦接至但不包括第二模拟环路滤波器部分103和量化器104。外部环路包括量化器104、DAC 112、第一模拟环路滤波器部分101和第二模拟环路滤波器部分103。出于说明的目的，内部环路也可以被认为具有“外部反馈路径”，该“外部反馈路径”包括诸如DAC 112的反馈部件，该反馈部件耦接至但不包括第一模拟环路滤波器部分101和第二模拟环路滤波器部分103以及量化器104。尽管在图1A的示例中为了说明的简单性仅示出了两个环路，但是内部环路和/或外部环路可以包含多于一个环路，如下面关于图2A、图2B、图2C和图2D所讨论的。
如图1A所示，各种部件的ELD由ELD块106、114和116建模。由ELD块106描绘的ELD1表示由量化器104的延迟引起的ELD，由ELD块114描绘的ELD2表示由外部反馈路径中的DAC112和耦接至DAC 112的其他部件(诸如一个或更多个功能电路)引起的ELD，并且由ELD块描绘的ELD3表示内部反馈路径中的DAC 108、补偿滤波器110和其他附加块的延迟。因此，内部环路的“内部ELD”是ELD1和ELD3之和，而外部环路的“外部ELD”是ELD1和ELD2之和。
在各种实施方式中，补偿滤波器110具有补偿内部ELD和外部ELD对德尔塔-西格玛调制器100的噪声传递函数的影响的传递函数。例如，给定假设零ELD的德尔塔-西格玛调制器100的噪声传递函数，补偿滤波器110可以包括被选择以将噪声传递函数恢复为与非零ELD情况相同的滤波器系数。本文中描述的实施方式中，补偿滤波器110可以补偿最多一个采样延迟的内部ELD，以及两个采样延迟或更大的外部ELD。在一些实施方式中，补偿滤波器110可以被配置成补偿小于两个采样延迟的外部ELD。
在一些实施方式中，通过将包括ELD块106、114和116的非零ELD的德尔塔-西格玛调制器100的噪声传递函数与ELD块106、114和116的ELD被设置为零并且滤波器110被移除的德尔塔-西格玛调制器100的理想噪声传递函数等同来导出滤波器110的传递函数F[z]。
在一些实施方式中，抽取滤波器128可以耦接至德尔塔-西格玛调制器100的输出，以便降低调制器输出的采样率并增加输出的比特宽度。抽取滤波器128可以例如使用本领域已知的抽取滤波器架构来实现。例如，抽取滤波器128可以包括使用累加器的级联后面跟着差分电路的级联来实现的梳状滤波器。无限脉冲响应(IIR)滤波器或有限脉冲响应(FIR)滤波器也可以用于提供进一步的滤波。可替选地，可以使用其他滤波器结构。
图1B示出了德尔塔-西格玛调制器的另一种表示，其中，内部环路和外部环路表示为两个独立的环路。如图所示，内部环路的ELD相对于ELD块126表示为ELDA，外部环路的ELD相对于ELD块124表示为ELDB。应该理解，图1A和图1B的表示可以用来表示相同的物理结构。
可以使用本领域已知的各种不同的数字滤波器结构来实现滤波器110。例如，在一些实施方式中，可以使用有限脉冲响应(FIR)滤波器来实现滤波器110。图1C示出了在图1A和图1B所示的德尔塔-西格玛调制器100的上下文中实现这样的FIR滤波器的一种方式。
图1C所示的滤波器结构130执行补偿滤波器110和DAC 108二者的功能，并且包括数字部分152和模拟部分154二者。数字部分152包括单元延迟块140、142和144，其可以例如使用时钟寄存器来实现。模拟部分154包括具有对应权重k0、k1、k2…kn的DAC 132、134、136和138。在实施方式中，滤波器结构130可以根据所需的传递函数利用任意数量的延迟块或DAC。在所描绘的实施方式中，滤波器结构130具有以下传递函数：
F[z]＝koz0+k1z-1+k2z-2+k3z-3+knz-n。
使用滤波器结构130是有利的，因为在德尔塔-西格玛调制器100的操作期间可以实现高水平的线性度。例如，在量化器104是单比特量化器的实施方式中，DAC 132、134、136和138可以使用固有线性的单比特DAC来实现。
在一些实施方式中，滤波器长度n至少是外部环路的外部部分中由框114的ELD2建模的ELD的时钟周期的数量，以便在推导补偿滤波器110的传递函数时提供自由度。
图2A至图2D示出了根据本发明实施方式的各种德尔塔-西格玛调制器配置。例如，图2A示出了类似于图1A所示的德尔塔-西格玛调制器100的示例德尔塔-西格玛调制器，除了包括DAC 204的附加内部反馈支路耦接在量化器104的输出与第二模拟环路滤波器部分103的第二输入之间。如图所示，模拟环路滤波器部分103的第二输入耦接至加法器206，加法器206对模拟环路滤波器202的第二模拟环路滤波器部分103的先前滤波阶段的输出求和，并将经求和的输出提供给第二模拟环路滤波器部分103的后面阶段。在一些实施方式中，加法器206的输出直接耦接至量化器104的输入。如图所示，ELD块117表示DAC 204的ELD和耦接在ELD块106的输出与加法器206之间的反馈支路内的任何附加ELD。ELD块116表示DAC 108的ELD以及补偿滤波器110的ELD。
虽然补偿滤波器110被示出耦接至DAC 108的输入端，但是应当理解，补偿滤波器110可以位于任何单个内部环路分支中，或者分布在两个或更多个内部环路分支中。例如，在替选实施方式中，补偿滤波器110可以耦接至DAC 204的输入，和/或除了耦接至DAC 108的输入的补偿滤波器110之外，第二补偿滤波器可以耦接至DAC 204的输入。
图2B示出了三阶德尔塔-西格玛调制器210的实施方式，其是图2A中示出的调制器200的具体示例。模拟环路滤波器212的第一模拟环路滤波器部分101包括积分器214，第二模拟环路滤波器部分103包括耦接在加法器120与206之间的积分器216，以及包括与耦接在加法器206与量化器104之间的前馈块219并联的积分器218的比例积分器。可以使用被配置成形成前馈路径的放大器或电路来实现前馈块。
图2C示出了三阶德尔塔-西格玛调制器220的实施方式，其中，内部环路和外部环路都包括两个相应的反馈路径。如图所示，模拟环路滤波器228的第一模拟环路滤波器部分101包括积分器214和216以及耦合在积分器214与216之间的加法器224。第二模拟环路滤波器部分103包括耦接在加法器120与206之间的积分器218。外部环路包括具有耦接至加法器118的输出的DAC 112和具有经由第一模拟环路滤波器部分101的第二输入耦接至第一模拟环路滤波器部分101的加法器224的输出的DAC 222。内部环路具有包括补偿滤波器110和具有耦接至加法器120的输出的DAC 108的部分，以及包括DAC 204的最内部反馈路径，DAC204具有经由模拟环路滤波器的内部部分103的上次输入耦接至加法器206的输出。ELD块114表示外部环路的外部部分的ELD，包括DAC 112和222以及耦接在外部环路的外部部分内的其他部件的ELD。
图2D示出了实施方式三阶德尔塔-西格玛调制器230，其被实现为连续时间德尔塔-西格玛调制器，该连续时间德尔塔-西格玛调制器具有具有分布式反馈(CIFB)的积分器的级联和前馈分支。模拟环路滤波器232的第一模拟环路滤波器部分101包括积分器214和216以及耦接在积分器214的输出与加法器120之间的前馈放大器234。如图所示，前馈放大器增益为Kff。第二模拟环路滤波器部分103包括耦接在加法器120与206之间的积分器216和积分器218。
在各种实施方式中，可以使用本领域已知的连续时间积分器电路(诸如电容加载跨导放大器或基于运算放大器的积分器)来实现图2B、图2C和图2D所示的积分器。可以使用本领域已知的放大器电路(诸如电阻加载跨导放大器或具有电阻反馈的运算放大器)来实现图2D所示的前馈放大器234。在连续时间环路滤波器实现方式中，也可以使用耦接在积分器214的输出与积分器218的虚拟接地之间的电阻器来实现前馈放大器234的功能。
在利用离散时间环路滤波器的替选实施方式中，图2B、图2C和图2D所示的积分器可以使用本领域已知的开关电容积分器电路来实现。在这样的离散时间实施方式中，图2D所示的前馈放大器234可以使用本领域已知的开关电容放大器电路来实现。
还应当理解，上面关于图2A至图2D描述的环路滤波器架构仅仅是许多可能的环路滤波器拓扑的几个示例。在替选实施方式中，可以使用其他调制器拓扑和/或其他环路滤波器结构。在一些实施方式中，环路滤波器可以包括积分器或谐振器的级联。谐振器或积分器的级联可以包括分布式反馈路径、前馈路径或分布式反馈路径和前馈路径的组合。
如上所述，补偿外部环路中的大ELD的能力允许在德尔塔-西格玛调制器的外部环路中设置具有大延迟的电路，而不会降低德尔塔-西格玛调制器的噪声传递函数。图3A至图3C、图4和图5示出了示例德尔塔-西格玛调制器系统，该德尔塔-西格玛调制器系统容纳在其反馈环路中具有有限处理时间的电路系统。尽管图3A至图3C、图4和图5的示例示出了以上关于图1A描述的德尔塔-西格玛调制器结构的上下文中的这些系统，但是应当理解，任何实施方式德尔塔-西格玛调制器都可以适用于在其外部反馈环路中并入类似的电路系统。例如，图2A至图2D的实施方式可以适用于以与下面描述的图3A至图3C、图4和图5类似的方式将电路系统并入至其外部反馈环路中。
图3A示出了实施方式德尔塔-西格玛调制器300，其包括耦接至外部环路中的DAC112的动态元件匹配(DEM)电路302。框114的ELD2表示外部环路段的ELD，该外部环路段包括DEM电路302、DAC 112和可能存在于外部环路段中的其他电路系统。
通常，诸如DAC 112的外部反馈DAC的线性度直接影响德尔塔-西格玛调制器300的线性度。这是因为DAC 112的非线性度不是由环路滤波器102成形的。然而，因为根据本发明的实施方式可以补偿外部环路中的ELD，所以可以添加各种类型的DEM电路来改善DAC 112的线性度。在各种实施方式中，DEM电路302随机化DAC 112中的参考元件。因此，将在德尔塔-西格玛调制器v[n]的输出端引起杂散、谐波失真或互调失真的任何静态非线性度随机化，从而将杂散能量转换成白噪声。这允许DAC 112被实现为多比特DAC，同时保持高度的线性度。
在一个实施方式中，可以使用图3B所示的流水线DEM电路302来实现DEM电路302。如图所示，DEM电路302包括两个流水线级312和316以及三列多路复用器(MUX)314。在操作期间，根据选择信号S2，表示温度计编码的DAC输入的输入字DE_IN[1:N]被“加扰”。换句话说，输入字DE_IN[1:N]的每个比特根据选择信号S2经由相应的多路复用器314被存储在第一流水线级312的所选择的寄存器位置中。在一些实施方式中，所选择的寄存器位置是在伪随机的基础上选择的。流水线级316的输出根据选择信号S1再次被“加扰”并存储在流水线级316中。流水线级316的输出根据选择信号S0再次被“加扰”以形成输出字DE_OUT[1:N]。应当理解，流水线DEM电路302可以包括大于两个流水线级。每列中多路复用器的数量取决于DAC 112中DAC参考元件的数量。
在一些实施方式中，使用诸如线性反馈移位寄存器(未示出)的伪随机数发生器来生成选择信号S2、S1和S0。DEM电路302还可以包括二进制到温度计解码器或其他解码电路，以将量化器104的输出转换成独立地选择DAC 112的参考元件的合适码字。
在一些实施方式中，可以以本领域已知的其他方式实现图3A的DEM电路302。例如，可以使用失配整形环路330和符号间干扰(ISI)整形环路334将DEM实现为DEM电路320，如图3C所示，并在IEEE Journal of Solid-State Circuits，第46卷，第12期，第2892页至2903页，2011年11月的L.Risbo、R.Hezar、B.Kelleci、H.Kiper和M.Fares的“DigitalApproaches to ISI-Mitigation in High-Resolution Oversampled Multi-Level D/AConverters”中所描述，其通过引用并入本文。如图所示，失配整形环路330包括矢量量化器324，其基于DAC输入xn和抖动输入信号产生温度计编码字sn。矢量量化器324的输出耦接至M段单位元件DAC的输入。失配整形环路的动态特性由环路滤波器326整形。
ISI整形环路334基于温度计编码字sn的值校正温度计编码字M中的符号间干扰，因此用作符号间干扰校正电路。使用ISI环路滤波器328和其他所描绘部件检测温度计编码字sn的转变并导出校正信号Corr。校正信号Corr通过加法器332加到矢量量化器324的输入。
图4示出了示例双量化德尔塔-西格玛调制器400，双量化德尔塔-西格玛调制器400包括被配置成将量化器104的多比特输出字xn转换为较低分辨率的过采样DAC值的数字德尔塔-西格玛调制器402。因为使用德尔塔-西格玛调制器来执行转换，所以DAC 112的量化噪声被推到感兴趣的信号频带之外的更高频率。在一些实施方式中，数字德尔塔-西格玛调制器402可以如在IEEE Transactions on Circuits and Systems的I:期刊，第60卷，第9期，第2321页至2332页，2013年9月中的H.Pakniat和M.Yavari的“∑Δ-FIR-DAC forMulti-Bit∑ΔModulators”中描述的那样实现，其通过引用并入本文。
连续时间德尔塔-西格玛调制器对时钟抖动很敏感。在一些实施方式中，抖动减少滤波器可以被添加至外部反馈环路以执行抖动补偿。图5示出了示例德尔塔-西格玛调制器500，德尔塔-西格玛调制器500包括外部反馈环路中的抖动减少滤波器502，抖动减少滤波器502被配置成减少德尔塔-西格玛调制器对时钟抖动的灵敏度。抖动减少滤波器502可以实现为具有传递函数FJ[z]的FIR滤波器。可以例如如在IEEE Transactions on Circuitsand Systems II:Analog and Digital Signal Processing，第50卷，第9期，第518页至530页，2003年9月中的O.Oliaei的“Sigma-delta modulator with spectrally shapedfeedback”中的描述来实现滤波器，其通过引用并入本文。经由补偿滤波器110补偿抖动减少滤波器502的附加ELD，如以上实施方式中所述。
图6A至图6C示出了示出上述关于图2D的示例德尔塔-西格玛调制器的性能的曲线图，其中，量化器104被实现为四比特量化器。图6A示出了具有正弦输入的调制器的输出频谱，其中，ELD1和ELD2之和被设置为时钟周期的一半，而图6B示出了类似输入条件下的调制器的输出频谱，其中，ELD1被设置为时钟周期的一半，ELD2被设置为三个时钟周期，补偿滤波器110被配置成补偿ELD1和ELD2。可以看出，两种情况下的SNDR都是77.7dB，并且两个图具有相似的噪声基底。因此，补偿滤波器110的使用在补偿较高ELD对德尔塔-西格玛调制器的噪声传递函数的潜在劣化效应方面是有效的。
图6C示出了图2D的德尔塔-西格玛调制器的SQNR相对于输入信号电平的曲线图。迹线602表示调制器的SQNR，其中，ELD1和ELD2之和被设置为时钟周期的一半，并且迹线604表示调制器的SQNR，其中，ELD1被设置为时钟周期的一半，ELD2被设置为三个时钟周期，并且补偿滤波器110被配置成补偿ELD1和ELD2。从图6C的图表中可以看出，两种情况下的SQNR性能实际上是相同的。还可以看出，在两种情况下，两个调制器都实现相同的最大稳定振幅(MSA)，并且由于使用实施方式ELD补偿技术，调制器的稳定性不会受到影响或降低。
图7示出了操作实施方式德尔塔-西格玛调制器的方法700，诸如关于上述实施方式描述的德尔塔-西格玛调制器。在步骤702中，使用模拟环路滤波器对模拟输入信号进行滤波，模拟环路滤波器包括外部部分和耦接至内部部分的输出的内部部分。可以使用连续时间环路滤波器或离散时间环路滤波器来实现环路滤波器。
在步骤704中，使用量化器量化模拟环路滤波器的内部部分的输出以形成经量化的信号，量化器可以是单比特量化器或多比特量化器。
在步骤706中，经量化的信号经由外部反馈路径被反馈至模拟环路滤波器的外部部分的输入。外部反馈路径可以包括例如一个或更多个外部反馈路径、对应的DAC和其他电路，诸如DEM电路、数字德尔塔-西格玛转换器、抖动减少滤波器、ISI滤波器或其他电路系统。
在步骤708中，使用补偿滤波器对经量化的信号进行滤波以形成经滤波的信号，并且在步骤710中，将经滤波的信号反馈至模拟环路滤波器的内部部分的输入。应当理解，步骤702、704、706、708和710可以在实施方式德尔塔-西格玛调制器的操作期间以正在进行的方式被同时执行。
补偿滤波器具有被配置成校正外部额外环路延迟(ELD)和内部ELD对德尔塔-西格玛调制器的影响的传递函数。外部ELD包括包括外部反馈路径的、从量化器的输入到模拟环路滤波器的外部部分的输入的延迟，并且内部ELD包括包括外部反馈路径的至少一部分的、从量化器的输入到模拟环路滤波器的内部部分的输入的延迟。在各种实施方式中，内部ELD小于德尔塔-西格玛调制器的一个时钟周期，外部ELD是德尔塔-西格玛调制器的至少两个时钟周期。
此处总结了本发明的实施方式。根据本文提交的整个说明书和权利要求书，也可以理解其他实施方式。
示例1.一种德尔塔-西格玛调制器，包括：模拟环路滤波器，其包括外部部分和具有耦接至外部部分的输入的内部部分；量化器，其耦接至模拟环路滤波器的内部部分的输出；外部反馈路径，其耦接在量化器的输出与模拟环路滤波器的外部部分的输入之间；以及补偿滤波器，其耦接在量化器的输出与模拟环路滤波器的内部部分的输入之间，其中：补偿滤波器具有传递函数，传递函数被配置成校正外部额外环路延迟(ELD)和内部ELD对德尔塔-西格玛调制器的影响，外部ELD包括包括外部反馈路径的、从量化器的输入到模拟环路滤波器的外部部分的输入的延迟，并且内部ELD包括包括外部反馈路径的至少一部分的、从量化器的输入到模拟环路滤波器的内部部分的输入的延迟，内部ELD小于德尔塔-西格玛调制器的一个时钟周期，并且外部ELD为德尔塔-西格玛调制器的至少两个时钟周期。
示例2.根据示例1所述的德尔塔-西格玛调制器，其中：模拟环路滤波器的内部部分的输入包括一个或更多个输入；德尔塔-西格玛调制器包括一个或更多个内部反馈路径，一个或更多个内部反馈路径耦接在量化器的输出与模拟环路滤波器的内部部分的一个或更多个输入中的相应输入之间；并且补偿滤波器被设置在一个或更多个内部反馈路径中的一个内部反馈路径内。
示例3.根据示例2所述的德尔塔-西格玛调制器，其中，一个或更多个内部反馈路径包括最内部反馈路径，最内部反馈路径耦接至模拟环路滤波器的内部部分的上次输入，其中，被设置在模拟环路滤波器的内部部分的上次输入与模拟环路滤波器的内部部分的输出之间的模拟环路滤波器的内部部分的一部分的阶数为零。
示例4.根据示例2或3所述的德尔塔-西格玛调制器，其中：一个或更多个内部反馈路径包括第一数模转换器(DAC)；外部反馈路径包括耦接至第二DAC的功能电路；并且补偿滤波器包括有限脉冲响应(FIR)滤波器。
示例5.根据示例1至4中的一项所述的德尔塔-西格玛调制器，还包括设置在外部反馈路径内的功能电路。
示例6.根据示例5所述的德尔塔-西格玛调制器，其中，功能电路具有有限的处理时间，并且包括以下各项中的至少一项：动态元件匹配(DEM)电路；符号间干扰(ISI)校正电路；或者抖动减少滤波器。
示例7.根据示例1至6中的一项所述的德尔塔-西格玛调制器，其中，补偿滤波器的传递函数被配置成校正外部ELD和内部ELD对德尔塔-西格玛调制器的噪声传递函数的影响。
示例8.根据示例1至7中的一项所述的德尔塔-西格玛调制器，其中，模拟环路滤波器包括积分器或谐振器的级联，其中，谐振器或积分器的级联包括分布式反馈路径、前馈路径或分布式反馈路径和前馈路径的组合。
示例9.一种电路，包括：德尔塔-西格玛调制器，包括：阶数为n的模拟环路滤波器，包括：阶数在1与p之间的第一模拟环路滤波器部分，其中，p是至少为1并且至多为n的整数；以及第二模拟环路滤波器部分，其具有耦接至第一模拟环路滤波器部分的输出的输入，第二模拟环路滤波器部分的阶数为p-n；量化器，其耦接至第二模拟环路滤波器部分的输出，量化器具有第一额外环路延迟(ELD)并且被配置成在每个采样周期提供经量化的样本；内部环路部分，其耦接在量化器的输出与第二模拟环路滤波器部分的输入之间，内部环路部分具有第二ELD，内部环路部分包括有限脉冲响应(FIR)滤波器和耦接在FIR滤波器的输出与第二模拟环路滤波器部分的输入之间的第一数模转换器(DAC)；功能电路，其耦接在量化器的输出与第一模拟环路滤波器部分的输入之间；以及第二DAC，其具有耦接至功能电路的输出的输入和耦接至第一模拟环路滤波器部分的输入的输出，其中，第二DAC和功能电路具有第三ELD，第一ELD和第二ELD之和不大于德尔塔-西格玛调制器的一个时钟周期，并且第三ELD大于德尔塔-西格玛调制器的一个时钟周期，并且其中，FIR滤波器被配置成校正第一ELD、第二ELD和第三ELD对德尔塔-西格玛调制器的噪声传递函数的影响。
示例10.根据示例9所述的电路，其中，第一ELD、第二ELD和第三ELD之和大于两个采样周期。
示例11.根据示例9或10中的一项的电路，其中，功能电路包括：动态元件匹配电路；数字德尔塔-西格玛调制器；符号间干扰校正电路；或抖动减少滤波器。
示例12.根据示例9至11中的一项的电路，还包括耦接至量化器的输出的抽取滤波器。
示例13.根据示例9至12中的一项的电，其中：模拟环路滤波器的第二模拟环路滤波器部分的输入包括多个输入；内部环路部分包括耦接在量化器的输出与第二模拟环路滤波器部分的多个输入的相应输入之间的多个反馈环路。
示例14.根据示例9至13中的一项的电路，其中：第一模拟环路滤波器部分包括第一组一个或更多个积分器或谐振器，其中，第一组包括分布式反馈路径、前馈路径或分布式反馈路径和前馈路径的组合；并且第二模拟环路滤波器部分包括第二组一个或更多个积分器或谐振器，其中，第二组包括分布式反馈路径、前馈路径或分布式反馈路径和前馈路径的组合。
示例15.根据示例9至14中的一项的电路，其中，模拟环路滤波器包括连续时间滤波器。
示例16.一种操作德尔塔-西格玛调制器的方法，方法包括：使用模拟环路滤波器对模拟输入信号进行滤波，其中，模拟环路滤波器包括外部部分和耦接至外部部分的输出的内部部分；使用量化器量化模拟环路滤波器的内部部分的输出以形成经量化的信号；经由外部反馈路径将经量化的信号反馈至模拟环路滤波器的外部部分的输入；使用补偿滤波器对经量化的信号进行滤波以形成经滤波的信号；以及将经滤波的信号反馈至模拟环路滤波器的内部部分的输入，其中：补偿滤波器具有传递函数，传递函数被配置成校正外部额外环路延迟(ELD)和内部ELD对德尔塔-西格玛调制器的影响，外部ELD包括包括外部反馈路径的、从量化器的输入到模拟环路滤波器的外部部分的输入的延迟，并且内部ELD包括包括外部反馈路径的至少一部分的、从量化器的输入到模拟环路滤波器的内部部分的输入的延迟，内部ELD小于德尔塔-西格玛调制器的一个时钟周期，外部ELD为德尔塔-西格玛调制器的至少两个时钟周期。
示例17.根据示例16所述的方法，补偿滤波器包括有限脉冲响应(FIR)滤波器。
示例18.根据示例16或17中的一项所述的方法，其中，经由外部反馈路径将经量化的信号反馈至模拟环路滤波器的外部部分的输入包括处理经量化的信号，并且其中，处理经量化的信号包括以下各项中的至少一项：基于经量化的信号执行动态元件匹配操作；校正经量化的信号的符号间干扰；对经量化的信号进行数字德尔塔-西格玛调制；或者执行抖动补偿。
示例19.根据示例16或18中的一项所述的方法，还包括：在模拟环路滤波器的信号输入处接收模拟输入信号；以及使用抽取滤波器抽取经量化的信号。
示例20.根据示例16或18中的一项所述的方法，其中，使用模拟环路滤波器对模拟输入信号进行滤波包括使用连续时间模拟环路滤波器对模拟输入信号进行滤波。
虽然已经参考说明性实施方式描述了本发明，但是该描述不旨在以限制意义进行解释。在参考了本说明书之后，对本领域技术人员而言，说明性实施方式的各种修改和组合以及本发明的其他实施方式将是明显的。因此，所附权利要求意在涵盖任何这样的变型或实施方式。

Claims (20)

1.一种德尔塔-西格玛调制器，包括：
模拟环路滤波器，其包括外部部分和具有耦接至所述外部部分的输入的内部部分；
量化器，其耦接至所述模拟环路滤波器的所述内部部分的输出；
外部反馈路径，其耦接在所述量化器的输出与所述模拟环路滤波器的所述外部部分的输入之间；以及
补偿滤波器，其耦接在所述量化器的输出与所述模拟环路滤波器的所述内部部分的输入之间，其中：
所述补偿滤波器具有传递函数，所述传递函数被配置成校正外部额外环路延迟ELD和内部ELD对所述德尔塔-西格玛调制器的影响，
所述外部ELD包括包括所述外部反馈路径的、从所述量化器的输入到所述模拟环路滤波器的所述外部部分的输入的延迟，并且所述内部ELD包括包括所述外部反馈路径的至少一部分的、从所述量化器的输入到所述模拟环路滤波器的所述内部部分的输入的延迟，
所述内部ELD小于所述德尔塔-西格玛调制器的一个时钟周期，并且
所述外部ELD为所述德尔塔-西格玛调制器的至少两个时钟周期。
2.根据权利要求1所述的德尔塔-西格玛调制器，其中：
所述模拟环路滤波器的所述内部部分的输入包括一个或更多个输入；
所述德尔塔-西格玛调制器包括一个或更多个内部反馈路径，所述一个或更多个内部反馈路径耦接在所述量化器的输出与所述模拟环路滤波器的所述内部部分的一个或更多个输入中的相应输入之间；并且
所述补偿滤波器被设置在所述一个或更多个内部反馈路径中的一个内部反馈路径内。
3.根据权利要求2所述的德尔塔-西格玛调制器，其中，所述一个或更多个内部反馈路径包括最内部反馈路径，所述最内部反馈路径耦接至所述模拟环路滤波器的所述内部部分的上次输入，其中，被设置在所述模拟环路滤波器的所述内部部分的上次输入与所述模拟环路滤波器的所述内部部分的输出之间的所述模拟环路滤波器的所述内部部分的一部分的阶数为零。
4.根据权利要求2所述的德尔塔-西格玛调制器，其中：
所述一个或更多个内部反馈路径包括第一数模转换器DAC；
所述外部反馈路径包括耦接至第二DAC的功能电路；以及
所述补偿滤波器包括有限脉冲响应FIR滤波器。
5.根据权利要求1所述的德尔塔-西格玛调制器，还包括设置在所述外部反馈路径内的功能电路。
6.根据权利要求5所述的德尔塔-西格玛调制器，其中，所述功能电路具有有限的处理时间，并且包括以下各项中的至少一项：
动态元件匹配DEM电路；
符号间干扰ISI校正电路；或者
抖动减少滤波器。
7.根据权利要求1所述的德尔塔-西格玛调制器，其中，所述补偿滤波器的所述传递函数被配置成校正所述外部ELD和所述内部ELD对所述德尔塔-西格玛调制器的噪声传递函数的影响。
8.根据权利要求1所述的德尔塔-西格玛调制器，其中，所述模拟环路滤波器包括积分器或谐振器的级联，其中，谐振器或积分器的所述级联包括分布式反馈路径、前馈路径或分布式反馈路径和前馈路径的组合。
9.一种电路，包括：
德尔塔-西格玛调制器，包括：
阶数为n的模拟环路滤波器，包括：
阶数在1与p之间的第一模拟环路滤波器部分，其中，p是至少为1并且至多为n的整数，以及
第二模拟环路滤波器部分，其具有耦接至所述第一模拟环路滤波器部分的输出的输入，所述第二模拟环路滤波器部分的阶数为p-n，
量化器，其耦接至所述第二模拟环路滤波器部分的输出，所述量化器具有第一额外环路延迟ELD并且被配置成在每个采样周期提供经量化的样本，
内部环路部分，其耦接在所述量化器的输出与所述第二模拟环路滤波器部分的输入之间，所述内部环路部分具有第二ELD，所述内部环路部分包括有限脉冲响应FIR滤波器和耦接在所述FIR滤波器的输出与所述第二模拟环路滤波器部分的输入之间的第一数模转换器DAC，
功能电路，其耦接在所述量化器的输出与所述第一模拟环路滤波器部分的输入之间，以及
第二DAC，其具有耦接至所述功能电路的输出的输入和耦接至所述第一模拟环路滤波器部分的输入的输出，其中，所述第二DAC和所述功能电路具有第三ELD，所述第一ELD和所述第二ELD之和不大于所述德尔塔-西格玛调制器的一个时钟周期，并且所述第三ELD大于所述德尔塔-西格玛调制器的一个时钟周期，并且其中，所述FIR滤波器被配置成校正所述第一ELD、所述第二ELD和所述第三ELD对所述德尔塔-西格玛调制器的噪声传递函数的影响。
10.根据权利要求9所述的电路，其中，所述第一ELD、所述第二ELD和所述第三ELD之和大于两个采样周期。
11.根据权利要求9所述的电路，其中，所述功能电路包括：
动态元件匹配电路；
数字德尔塔-西格玛调制器；
符号间干扰校正电路；或者
抖动减少滤波器。
12.根据权利要求9所述的电路，还包括耦接至所述量化器的输出的抽取滤波器。
13.根据权利要求9所述的电路，其中：
所述模拟环路滤波器的所述第二模拟环路滤波器部分的输入包括多个输入；
所述内部环路部分包括耦接在所述量化器的输出与所述第二模拟环路滤波器部分的多个输入中的相应输入之间的多个反馈环路。
14.根据权利要求9所述的电路，其中：
所述第一模拟环路滤波器部分包括第一组一个或更多个积分器或谐振器，其中，所述第一组一个或更多个积分器或谐振器包括分布式反馈路径、前馈路径或分布式反馈路径和前馈路径的组合；以及
所述第二模拟环路滤波器部分包括第二组一个或更多个积分器或谐振器，其中，所述第二组一个或更多个积分器或谐振器包括分布式反馈路径、前馈路径或分布式反馈路径和前馈路径的组合。
15.根据权利要求9所述的电路，其中，所述模拟环路滤波器包括连续时间滤波器。
16.一种操作德尔塔-西格玛调制器的方法，所述方法包括：
使用模拟环路滤波器对模拟输入信号进行滤波，其中，所述模拟环路滤波器包括外部部分和耦接至所述外部部分的输出的内部部分；
使用量化器量化所述模拟环路滤波器的所述内部部分的输出以形成经量化的信号；
经由外部反馈路径将所述经量化的信号反馈至所述模拟环路滤波器的所述外部部分的输入；
使用补偿滤波器对所述经量化的信号进行滤波以形成经滤波的信号；以及
将所述经滤波的信号反馈至所述模拟环路滤波器的所述内部部分的输入，其中：
所述补偿滤波器具有传递函数，所述传递函数被配置成校正外部额外环路延迟ELD和内部ELD对所述德尔塔-西格玛调制器的影响，
所述外部ELD包括包括所述外部反馈路径的、从所述量化器的输入到所述模拟环路滤波器的所述外部部分的输入的延迟，并且所述内部ELD包括包括所述外部反馈路径的至少一部分的、从所述量化器的输入到所述模拟环路滤波器的所述内部部分的输入的延迟，
所述内部ELD小于所述德尔塔-西格玛调制器的一个时钟周期，以及
所述外部ELD为所述德尔塔-西格玛调制器的至少两个时钟周期。
17.根据权利要求16所述的方法，所述补偿滤波器包括有限脉冲响应FIR滤波器。
18.根据权利要求16所述的方法，其中，经由所述外部反馈路径将所述经量化的信号反馈至所述模拟环路滤波器的所述外部部分的输入包括处理所述经量化的信号，并且其中，处理所述经量化的信号包括以下各项中的至少一项：
基于所述经量化的信号执行动态元件匹配操作；
校正所述经量化的信号的符号间干扰；
对所述经量化的信号进行数字德尔塔-西格玛调制；或者
执行抖动补偿。
19.根据权利要求16所述的方法，还包括：
在所述模拟环路滤波器的信号输入处接收所述模拟输入信号；以及
使用抽取滤波器抽取所述经量化的信号。
20.根据权利要求16所述的方法，其中，使用模拟环路滤波器对所述模拟输入信号进行滤波包括使用连续时间模拟环路滤波器对所述模拟输入信号进行滤波。
CN202311038113.6A 2022-08-19 2023-08-17 德尔塔-西格玛调制器及其操作方法 Pending CN117595881A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/820,975 2022-08-19
US17/820,975 US20240063812A1 (en) 2022-08-19 2022-08-19 Excess Loop Delay Compensation for a Delta-Sigma Modulator

Publications (1)

Publication Number Publication Date
CN117595881A true CN117595881A (zh) 2024-02-23

Family

ID=89808818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311038113.6A Pending CN117595881A (zh) 2022-08-19 2023-08-17 德尔塔-西格玛调制器及其操作方法

Country Status (3)

Country Link
US (1) US20240063812A1 (zh)
CN (1) CN117595881A (zh)
DE (1) DE102023121929A1 (zh)

Also Published As

Publication number Publication date
DE102023121929A1 (de) 2024-02-22
US20240063812A1 (en) 2024-02-22

Similar Documents

Publication Publication Date Title
Cauwenberghs et al. Adaptive digital correction of analog errors in MASH ADCs. I. Off-line and blind on-line calibration
Hamoui et al. High-order multibit modulators and pseudo data-weighted-averaging in low-oversampling/spl Delta//spl Sigma/ADCs for broad-band applications
US6940436B2 (en) Analog-to-digital conversion system with second order noise shaping and a single amplifier
US7576671B2 (en) Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters
EP2237424B1 (en) Tri-level dynamic element matcher allowing reduced reference loading and DAC element reduction
US5406283A (en) Multi-bit oversampled DAC with dynamic element matching
US7446687B2 (en) Method and apparatus to reduce internal circuit errors in a multi-bit delta-sigma modulator
US9007247B2 (en) Multi-bit sigma-delta modulator with reduced number of bits in feedback path
US7450047B1 (en) Sigma-delta modulator with DAC resolution less than ADC resolution and increased dynamic range
Rajaee et al. Design of a 79 dB 80 MHz 8X-OSR hybrid delta-sigma/pipelined ADC
JP2002504277A (ja) 非線形分離および線形再接合に基づくオーバサンプルされたディジタル・アナログ変換器
KR20100023834A (ko) Ａｄｃ 해상도보다 적은 ｄａｃ 해상도를 갖는 시그마-델타 변조기
Wang et al. Robust continuous-time MASH delta sigma modulator
CN114301464A (zh) 具备抑制混叠功能的Sigma-Delta模数转换器
US8072362B2 (en) Modulator with loop-delay compensation
Steensgaard Nonlinearities in SC delta-sigma A/D converters
US20240063812A1 (en) Excess Loop Delay Compensation for a Delta-Sigma Modulator
Cho et al. A 1.2-V 108.9-dB A-Weighted DR 101.4-dB SNDR Audio $\Sigma\Delta $ ADC Using a Multi-Rate Noise-Shaping Quantizer
Kiss Adaptive digital compensation of analog circuit imperfections for cascaded delta-sigma analog-to-digital converters
Lindfors et al. N‐path dynamic element matching for multibit bandpass ΣΔ modulators
Mokhtar et al. Incremental sturdy-MASH sigma-delta modulator with reduced sensitivity to DAC mismatch
TWI625044B (zh) 多階三角積分類比數位轉換器中之訊號轉移函數等化
Li et al. Dynamic element matching in low oversampling delta sigma ADCs
Pelgrom Time-Discrete Σ Δ Modulation
Yavari MASH sigma-delta modulators with reduced sensitivity to the circuit non-idealities

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication