CN108199717A - 用于可编程德尔塔-西格玛模数转换器的数字调谐引擎 - Google Patents

用于可编程德尔塔-西格玛模数转换器的数字调谐引擎 Download PDF

Info

Publication number
CN108199717A
CN108199717A CN201810151064.XA CN201810151064A CN108199717A CN 108199717 A CN108199717 A CN 108199717A CN 201810151064 A CN201810151064 A CN 201810151064A CN 108199717 A CN108199717 A CN 108199717A
Authority
CN
China
Prior art keywords
adc
parameter
components values
integrated circuit
delta
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810151064.XA
Other languages
English (en)
Other versions
CN108199717B (zh
Inventor
K·曹-万·拉姆
理查德·E·施瑞尔
D·W·帕特森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Global ULC
Analog Devices International ULC
Original Assignee
Analog Devices Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Technology filed Critical Analog Devices Technology
Publication of CN108199717A publication Critical patent/CN108199717A/zh
Application granted granted Critical
Publication of CN108199717B publication Critical patent/CN108199717B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/38—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/392—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明涉及用于可编程德尔塔‑西格玛模数转换器的数字调谐引擎。一种集成电路包括：组件计算器，其配置为根据至少一个应用参数来计算高度可编程模数转换器(ADC)的至少一个组件值；以及映射模块，其配置为基于至少一个过程参数将所述组件值映射到所述ADC的对应寄存器设定，其中所述集成电路产生能够对ADC编程的数字控制信号。在具体实施方案中，组件计算器利用应用参数的归一化表示的代数函数来近似地估算至少一个归一化ADC系数。通过将归一化ADC系数去归一化来进一步计算组件值。在另一具体的实施方案中，组件计算器利用应用参数的代数函数来计算组件值。在一些实施方案中，集成电路还包括配置为基于定标参数对组件值定标的定标模块。

Description

用于可编程德尔塔-西格玛模数转换器的数字调谐引擎
本申请是申请人于2014年7月17日提交的申请号为201410341363.1、发明名称为“用于可编程德尔塔-西格玛模数转换器的数字调谐引擎”的发明专利申请的分案申请。
技术领域
本公开一般涉及电子器件领域，尤其涉及用于高度可编程西格玛-德尔塔模数转换器(ADC)的数字调谐引擎。
背景技术
德尔塔-西格玛(Δ-Σ)ADC(或等同地为西格玛-德尔塔(Σ-Δ)ADC)通常用于现代语音频带、音频和高分辨率精准工业测量应用中。如本文所使用的，术语“ADC”包括能够将连续的物理电量(例如，电压、电流)转换成能够表示该量的振幅(或其它特性)的数字号码的任何器件、电气/电子电路、或集成电路。Δ-ΣADC通常用于转换相对宽范围的频率内的模拟信号，典型地低于ADC的采样率的5％。通过当前的技术，可以支持几GHz的采样率，因此，Δ-ΣADC通常支持低于200MHz的带宽。借助带通Δ-ΣADC，该带宽可位于作为采样率的很大部分的频率处，即，从直流(DC)到几百兆赫兹。典型的Δ-ΣADC包括过采样调制器，随后是数字抽样滤波器，两者一起产生高分辨率数据流输出。用户可编程Δ-ΣADC通常用于配置用于特定应用的ADC。例如，用于多载波GSM(全球移动通信系统)的接收机中使用的ADC可能在180MHz的中频(IF)处需要40MHz的带宽，而用于长期演进(LTE)接收机中的ADC可能在300Mhz的IF处需要75MHz的带宽。
发明内容
集成电路包括：组件计算器，其配置为根据至少一个应用参数来计算高度可编程模数转换器(ADC)的至少一个组件值；以及映射模块，其配置为基于至少一个过程参数将组件值映射到ADC的对应寄存器设定，其中所述集成电路产生能够对ADC编程的数字控制信号。如本文所使用的，术语“高度可编程ADC”包括配置为具有在大的范围内(例如，因子2)具有基本连续可编程带宽和中心频率的ADC。如本文所使用的，术语“寄存器设定”包括在ADC的一个或多个控制寄存器中的位的值。在一些实施方案中，集成电路还包括定标模块，所述定标模块配置为基于定标参数对组件值进行定标。定标参数可以包括用于状态定标的第一组参数以及用于导纳定标的第二组参数。
在具体的实施方案中，组件计算器利用应用参数的归一化表示(例如，相对于诸如采样频率的参数定标)的代数函数来近似地估算至少一个归一化ADC系数。代数函数包括由常量、变量和代数运算(例如，加、减、乘、除、指数等)的有限集合构建而成的代数表达式。通过将归一化ADC系数去归一化来进一步计算组件值。在具体的实施方案中，代数函数包括多项式函数。在一些实施方案中，应用参数包括ADC的中心频率，并且应用参数的归一化表示包括中心频率与采样频率的比率。在另一具体的实施方案中，组件计算器利用应用参数的代数函数来计算组件值。
在一些实施方案中，组件计算器、定标模块和映射模块实现在微处理器上。在一些实施方案中，集成电路可以包括ADC。
附图说明
为了提供本公开及其特征和优点的更完整的理解，参考下面的结合附图进行的说明，其中相似的附图标记表示相似的部件，其中：
图1是依照一个实施方案的包括用于高度可编程Δ-ΣADC的数字调谐引擎的系统的简化框图；
图2是根据一个或多个实施方案的系统的实施例细节的简化框图；
图3是根据一个实施方案的实施例Δ-ΣADC的其它实施例细节的简化电路图；
图4是示出了系统的实施方案的其它实施例细节的简化框图；
图5是示出了与系统的实施方案相关联的实施例细节的简化框图；
图6是示出了与系统的实施方案相关联的其它实施例细节的简化框图；
图7是示出了可与系统的实施方案相关联的实施例操作的简化流程图；
图8是示出了可与系统的实施方案相关联的其它实施例操作的简化流程图；以及
图9是示出了可与系统的实施方案相关联的另外其它的实施例操作的简化流程图。
具体实施方式
本公开提供了依照一些实施方案的用于高度可编程Δ-ΣADC的数字调谐引擎。一般地，可编程ADC包括用于配置ADC的控制寄存器。这些寄存器通常是非存储器映射的并且仅可经由读命令和写命令来访问。典型地，能够高度可调谐例如以支持多种操作模式的可编程ADC具有在操作期间(例如，实时地、在使用期间，或者在使用之间)预先计算、硬编码且不可改变的适当的寄存器设定。例如，来自Analog Devices有限公司的AD9368包括具有允许支持几个有限的操作模式的硬编码的寄存器设定的可编程ADC。为了支持多种操作模式，寄存器设定利用外部软件生成，然后在操作之前传递到ADC系统。
典型的可编程Δ-ΣADC包括衰减器或低噪声放大器(LNA)，两者都是增益可调节的，能够接受模拟信号。LNA/衰减器的输出能够与包括三个谐振器的环路滤波器耦合。环路滤波器的输出可以与量化器(例如，闪存ADC)耦合，并且利用多个数模转换器(DAC)将量化器的输出反馈给环路滤波器。环路滤波器的电阻器和电容器的值、反馈DAC的电流、闪存的满标度、LAN/衰减器的设定、放大器的偏压电流以及闪存和DAC的相对定时通常是数字可编程的。通过可编程放大器的偏压电流、DAC电流的8位分辨率、电阻器值、闪存满标度以及电容器上高达12位的分辨率，存在要预先计算以用于适当地配置用于特定应用的ADC的多于500个控制位(例如，与寄存器设定相关联)。
然而，期望的是动态地产生ADC寄存器设定(例如，在ADC操作期间，在使用ADC用于具体应用之前，利用ADC用于具有在应用间改变的寄存器设定的不同应用，等等)。动态地生成寄存器设定能够允许使用ADC用于各种应用有更大的灵活性和模块化，从用户的角度看有些许烦扰。另外，ADC的可编程本质能够提供补偿板从一个板到另一个板的组件值的非理想效应或变化的机会。如本文所使用的，术语“组件值”是指电子组件的相关特定的值，诸如电容器的电容、电阻器的电阻或电导、电感器的电感、ADC或DAC的最低有效位(LSB)大小，等等。
而且，高度可编程Δ-ΣADC具有大量的寄存器设定，这些寄存器设定可以是应用参数和过程参数的复合函数，应用参数诸如时钟频率、中心频率、带宽、满标度等等，过程参数诸如每单位面积的薄层电阻和电容。将该复杂性复合是会影响Δ-ΣADC的性能的诸如信号摆幅(signal swing)、阶段阻抗和NTF增益的设计参数。例如，6阶Δ-ΣADC可具有20个寄存器设定，具有8位以上的分辨率，需要在台式计算机上运行精心制成的软件来计算ADC寄存器设定。为了使这种Δ-ΣADC更易于使用，期望一种能够快速地将用户参数变换成ADC的数字控制信号的系统。
转到图1，图1是根据示例性实施方案的包括数字调谐引擎的系统10的简化框图。系统10包括高度可编程Δ-ΣADC 12，其能够接受模拟输入并且产生数字输出。在各个实施方案中，高度可编程Δ-ΣADC 12可以包括：至少一个模拟环路滤波器，其具有可编程组件；量化器，其输入与模拟环路滤波器的输出耦合；以及一个或多个反馈DAC，其输入与量化器的输出耦合且其输出与模拟环路滤波器耦合。高度可编程Δ-ΣADC 12还可以包括至少四个数字输入，其控制Δ-ΣADC 12的各个参数，诸如环路滤波器内的电阻器和电容器值、反馈DAC的最低有效位(LSB)大小、量化器的LSB大小或放大器的功耗。在各个实施方案中，数字输入可以具有足够微细的分辨率来支持各种时钟频率、信号带宽、中心频率、和/或功率使用。高度可编程Δ-ΣADC 12可以具有用于其组件的大部分的数字控制器。一系列控制器足以在采样率或中心频率的至少倍频上调谐Δ-ΣADC 12。另外，控制器的分辨率可足以提供采样率或中心频率的倍频的基本上连续的覆盖。
数字调谐引擎14可与Δ-ΣADC 12电连接，并且能够接受应用参数16和过程参数18。如本文所使用的，术语“应用参数”包括实质上影响具体应用(设置Δ-ΣADC的用途，诸如仪器/测量、语音频带、音频等)的Δ-ΣADC(例如Δ-ΣADC 12)的性能的参数(例如，可测量因数、向量、量、特定、方位、特征等)；应用参数的实施例包括但不限于时钟频率、中心频率、带宽、功耗和/或外部组件(例如，电阻器、电容器、电感器等)的值。在一些实施方案中，应用参数16可由相关应用、电子器件或要使用Δ-ΣADC12的电子系统的规格来确定。在一些实施方案中，应用参数16可以包括用于状态定标和导纳定标的定标参数。
术语“过程参数”包括指示与和Δ-ΣADC(例如，Δ-ΣADC 12)相关联的组件的标定值的偏差的参数；过程参数可以包括Δ-ΣADC的一些特性的校准值；过程参数的实施例包括但不限于每单位面积的电容、薄层电阻、寄生电阻和比较器偏移量。特别地，过程参数可以包括如下信息的集合：对于电容器而言，能够定义零码电容(例如，对于Δ-ΣADC中的零寄存器设定的电容；基础电容)以及每个码的电容(例如，Δ-ΣADC的寄存器设定)的信息，以及用于可编程电导的类似信息。在一些实施方案中，过程参数18可通过在适当的测试条件、模拟应用条件下(例如，在制造过程中)测试Δ-ΣADC 12或者通过适当地校准Δ-ΣADC 12来确定。在一些实施方案中，可以通过即时应答方式利用实现Δ-ΣADC 12的集成电路上的专用的校准电路来确定过程参数18。
在一些实施方案中，应用参数16和过程参数18可以存储在能够由数字调谐引擎14访问的适当的存储器元件中。在其它实施方案中，应用参数16和过程参数18可由用户直接提供给数字调谐引擎14，例如，通过适当的软件、命令、指令、电子信号等。在其它的实施方案中，应用参数16和过程参数18可通过适当的软件、外部器件等提供给数字调谐引擎14，例如在一些预定条件触发时。
根据各个实施方案，响应于调谐请求20(例如，来自用户的“进行”消息；能够接通数字调谐引擎14的电子信号；来自用户、外部设备、应用软件等的指示数字调谐引擎14执行其操作的具体消息)，数字调谐引擎14能够将应用参数16和过程参数18转换成ADC控制信号22，ADC控制信号22可应用于Δ-ΣADC 12。在具体的实施方案中，ADC控制信号22可以包括数字信号。ADC控制信号22可以配置Δ-ΣADC 12以根据应用参数16的具体的集合(例如、具体的时钟频率、中心频率、带宽、功率使用等)来工作。在一些实施方案中，ADC控制信号22可以在调谐操作完成时(例如，在生成ADC控制信号22之后)保持静止，直到给出了新的调谐请求20。
根据各个实施方案，利用直接公司或归一化公式和去归一化的组合能够将应用参数16转换成未定标组件值。在一些实施方案中，可以适当地针对摆幅和/或阻抗水平来对未定标组件值进行定标。依照过程参数18，组件值可映射到控制寄存器设定。
在一些实施方案中，可以在单个集成电路上实现(例如，实施)数字调谐引擎14和Δ-ΣADC 12。在其它实施方案中，可以在分离的集成电路上实现数字调谐引擎14和Δ-ΣADC 12。例如，可以在与Δ-ΣADC 12电连接的微处理器上实施数字调谐引擎14。
转到图2，图2是示出数字调谐引擎14的实施方案的实施例细节的简化框图。数字调谐引擎14可以包括组件计算器30，其包括去归一化公式模块32、接收归一化数据35的归一化公式模块34以及去归一化模块36。在一些实施方案中，归一化数据35可存储在实现于非易失性存储器(NVM)上的单独数据库中。NVM还可以存储软件，当软件被执行时(例如，在适合的微处理器)上，执行数字调谐引擎14的操作。在一些实施方案中，NVM还可以存储包括过程参数18的调谐表。
组件计算器30可配置为接收应用参数16并且计算组件值(例如，与电容器、电感器、电阻器、反馈DAC等相关联的电容、电感、电导、电流等的值)。在一些实施方案中，计算出的组件值可以呈未定标组件值38的形式。归一化公式模块可以使用应用参数的归一化表示的代数函数来近似地估算归一化ADC系数。可以通过将归一化ADC系数去归一化来计算未定标组件值38。去归一化公式模块32可以使用应用参数的代数函数来直接计算组件值(例如，不经过归一化)。
一般而言，可以经由应用参数16的代数函数来计算未定标的组件值38。利用公知的程序，对于既定的ADC体系结构的定标的Δ-Σ调制器实现可以事先计算出(例如，使用适当的离线算法)并且存储(例如，硬编码、保存到存储器中，等等)在NVM中，并且作为归一化数据35被取回。归一化的使用能够允许减少存储归一化数据35的存储元件的尺寸。在一个实施例中，通过按频率(例如，采样频率Fs)划分，能够实现归一化以根据归一化中心频率f0＝F0/Fs和归一化带宽bw＝BW/Fs来产生定标的Δ-Σ调制器实现(其能够存储为归一化数据35)，其中F0,Fs和BW分别是根据应用参数16的中心频率、采样频率和带宽。曲线拟合能够产生Δ-ΣADC 12中的各组件或系数的近似表达。例如，适当的多项式可用于近似归一化函数。多项式系数可事先确定并且连同NVM中的调谐软件一起存储并且作为归一化数据35的部分被访问。
在一些实施方案中，在定标模块40处，包括导纳定标和摆幅定标的可选步骤能够应用于未定标组件值38。例如，能够通过X标度向量41来控制摆幅定标，并且能够通过Y标度向量41来控制导纳定标。X标度向量41和Y标度向量41在本文中还称为定标参数41)。在一些实施方案中，定标参数41可以包括在应用参数16中。X标度向量41可以包括用于调制器状态的适合的状态定标因子，缺省的状态定标因子值是一。增加状态定标因子会交换增加的失真或增加的对带外信号的敏感度用于减少噪声。能够通过Y标度向量41来控制导纳定标，Y标度向量可以包括用于Δ-ΣADC 12中的任意积分器的导纳-定标因子。定标模块40可以适当地对未定标组件值38进行定标以产生(定标的)组件值42。
根据各个实施方案，映射模块44可以利用过程参数18将组件值42映射到Δ-ΣADC12的适合的寄存器设定。寄存器设定(例如，寄存器代码)还会受用于每个具体组件的容许值范围约束。如果期望的组件值落在容许范围之外，则可以指定最大值或最小值。可替代地，通过调节与组件相关联的X标度和Y标度向量41，能够使组件进入容许范围。
转到图3，图3是示出示例性的高度可百年城Δ-ΣADC 12的简化电路图。示例性的高度可编程Δ-ΣADC 12包括积分器50(1)-50(5)、反馈DAC、和适合的无源组件，诸如电阻器和电容器。在LC模式中，Δ-ΣADC 12具有20个控制信号22：5个控制信号用于积分电容器(C1,C3,C4,C5,and C6)，6个用于反馈DAC(I1,I3,I4,I5,I6,I7,I8)，7个用于内部电导(G31,G43,G34,G53,G54,G65,G56)，1个用于闪存LSB和LC缓冲增益参数(LC_buf_gain参数)。系数计算将13个应用参数和定标参数(例如，3个应用参数、包括Fck(时钟频率)、F0、BW，以及10个标定统一标定参数41)变换成20个ADC调谐参数。
在各个实施方案中，组件计算器30能够通过归一化应用参数{f0,bw}的多项式函数来近似归一化调谐参数。归一化调谐参数可通过一系列简单的数学运算(例如，加、减、乘、和除)以及一个或多个条件陈述转换成ADC设定。例如，在图中Δ-ΣADC 12的实施例的关注范围内，可通过如下形式的示例多项式俩充分地近似大多数ADC系数(例如，ADC系数指的是可与ADC的滤波器系数、滤波器性能、LNA性能等相关联的比率，诸如等)。
其中p表示归一化ADC系数，aij表示多项式系数。示例的多项式函数是具有增项的f0中的4阶多项式，包括归一化带宽bw乘以f0中的2阶多项式。在示例的Δ-ΣADC 12中的每个ADC系数能够通过其自身的多项式函数来描述，并且这些多项式的集合(例如，为多项式系数值和多项式函数的形式)可以存储在NVM中并且作为归一化数据35的部分被访问。当要计算诸如比率的ADC系数时，归一化公式模块34可以按给定的bw和f0来估算适当的多项式。为获得G31组件值，去归一化模块36可以将多项式估算的结果乘以适合的组件值和诸如C3和Fs的其它参数。
在各个实施方案中，去归一化公式模块32可以使用适合的去归一化公式来直接显式地确定一些ADC组件值(例如，Gij,Ci,Ii)。例如，由于电感器值L和中心频率F0设定在应用参数16中(例如，通过用户)，C1的值直接遵从下面的等式：
类似地，当高阶多项式用于近似ADC系数时，形式C＝a1×FS+a0的直接计算能够为积分电容器提供足够的精度。a1和a0的值可通过在与定标的Δ-Σ调制器实现相关联的归一化数据35的一部分上的线性曲线拟合来确定。
在一些实施方案中，可应用附加步骤以进一步细化计算的组件值。一个实施例步骤使用关于第二和第三级谐振器的谐振频率相对于bw和f0的知识。分别根据以下等式来提供第二级和第三级中的谐振器的谐振频率。
在示例的Δ-ΣADC 12中第二和第三级谐振器的谐振频率的关系能够用于扭动组件值。例如，如果谐振频率高1％，则C5和C6能够增加1％以进行补偿。
进一步微细调谐(例如，细化、微调)经由多项式公式获得的计算出的组件值的另一步骤可旨在改善Δ-ΣADC 12的噪声传递函数的控制。例如，当Δ-ΣADC 12配置为带通ADC时，可以适当地控制环路滤波器(L1dc)的反馈路径的DC增益。可以根据以下等式基于噪声传递函数的DC增益来精确地设定L1dc：
对于诸如NTFdc＝3±10％的典型的目标值，L1dc可以是，并且在NTFdc的更高值处，L1dc精度要求会愈加严格。对于示例Δ-ΣADC 12的中所示的环路滤波器，L1dc可从涉及多项的复合表达式取得，所述多项部分地抵消，得到控制不良的L1dc。因此，为了校正控制不良的L1dc，可以调节L1dc中的一项，例如通过I7控制的项，以使L1dc与目标(例如，期望)值匹配。具体地，I7可以根据下面的示例等式来计算：
对于图中高度可编程的示例Δ-ΣADC 12，能够通过包括用于六种调制器状态的状态定标因子的适当的X标度向量41来控制摆幅定标。例如，要通过X标度向量41来实现积分器50(3)上的状态定标，与积分器50(3)的输入相关联的系数，即那些对应于G31,G34和I3的系数，能够乘以X标度向量41，并且与积分器50(3)的输出相关联的系数，即G43，将除以同一X标度向量41。
类似地，能够通过包括用于四种后端积分器50(3)-50(6)的导纳定标因子的适当的Y标度向量41来控制导纳定标。例如，第一Y标度向量41(例如，Yscale(1))可以乘以积分器50(3)的积分电容C3、反馈电流I3和输入电导(G31,G34)。将Yscale(1)设定为比一大的值能够降低积分器50(3)的噪声，但是会增加其放大器和驱动积分器50(3)的所有放大器的输出电流需求。
映射模块44可以将计算出的组件值42映射到图中高度可编程的示例Δ-ΣADC 12的适当的寄存器设定。例如，C1的值由以下等式掌控：
C1＝C10+C1u×REG
其中REG是对应C1于的寄存器设定，并且C10(例如，基础电容)和C1u包括在过程参数18中并且可以是过程相关的且由适当的校准程序来确定。
转到图4，图4是示出与图3的示例性的高度可编程的示例Δ-ΣADC 12有关的定标参数41相关联的实施例细节的简化框图。定标参数41可以包括X标度向量51(1)-52(6)。X标度向量52(1)可以乘以LC储能电路53的容许电压摆幅。X标度向量52(2)可以乘以电感器54中的电流摆幅，因此，还适当地乘以满标度电流。X标度向量52(3)-52(6)可以乘以积分器55的电压摆幅。增加X标度参数52(1)-52(6)会交换增加的失真或增加的对带外信号的敏感度，用于降低噪声。
转到图5，图5是示出与图3的示例性的高度可编程示例Δ-ΣADC 12有关的定标参数41相关联的实施例细节的简化框图。定标参数41可以包括Y标度向量56(1)-56(4)。Y标度向量56(1)可以包括用于积分器50(1)的导纳定标因子；Y标度向量56(2)可以包括用于积分器50(2)的导纳定标因子；Y标度向量56(3)可以包括用于积分器50(3)的导纳定标因子；以及Y标度向量56(4)可以包括用于积分器50(4)的导纳定标因子。
转到图6，图6是示出系统10的实施方案的实施例细节的简化框图。系统10可以包括微处理器60(例如，ARM Cortex M0)以及与高度可编程Δ-ΣADC 12接口的地址映射模块62。地址映射模块62能够配置成接收应用参数16、过程参数18和调谐请求20。组件计算器30的组件计算、定标模块40的定标运算以及映射模块44的映射运算可利用微处理器60通过软件来实现。因此，组件计算器30、定标模块40和映射模块44可以适当地在微处理器60上实现。
地址映射模块62能够处置数据交互并且允许微处理器60将数据交互处理为简单的存储器读和写。在一些实施方案中，软件所处置的程序能够利用浮点表示来实现。在其他实施方案中，能够利用例如固定点表示来对软件编程，以减少用于执行软件的存储器的量以及库的数量。
转到图7，图7是示出根据系统10的实施方案的可与数字调谐引擎14的组件计算器30相关联的实施例操作100的简化流程图。在102处，可在数字调谐引擎14处接收到应用参数16。在104处，可以对归一化公式是否适合于计算具体的组件值做出判定。如果为否，则在106处，可使用适当的去归一化公式来计算相关的未定标组件值。在108处，谐振频率可用于细化计算的组件值。在110处，可通过去归一化公式和谐振频率细化来获得未定标组件值。
返回到104，如果归一化公式适合于具体的组件，在112处，相关多项式函数的多项式系数可作为归一化数据35的部分被取回。在114处，例如，通过将适当的应用参数18的值代入多项式函数中，可以计算归一化的ADC系数。在116处，可将归一化的ADC系数去归一化以计算相关组件值。在118处，可以细化组件值，例如，用于改善ADC噪声传递函数。操作可返回到108，然后继续进行。
转到图8，图8是根据系统10的实施方案的可以与数字调谐引擎14的映射模块44相关联的实施例操作150的简化流程图。在152处，可以取回过程参数18。在154处，可以取回计算的组件值42。在156处，可以根据过程参数18和计算出的组件值42来计算寄存器设定。在158处，可以生成ADC控制信号22。
转到图9，图9是示出根据系统10的实施方案的可与数字调谐引擎14相关联的实施例操作170的简化流程图。在172处，可以根据应用参数(例如F0,BW等)的归一化表示(例如f0,bw)的代数函数来估算归一化的ADC系数。在174处，可以针对谐振频率来调节估算的ADC系数。例如，可以调节ADC系数以得到Δ-ΣADC 12中的各谐振器的谐振频率的期望(例如，目标)值。
在176处，可根据需要应用适合的X标度向量41以修正状态定标。在178处，可以计算(例如，根据去归一化公式)后端电容和环路滤波器电导。在180处，可根据需要应用适当的Y标度向量41以改变后端导纳定标。在182处，如果可能，至可用范围的组件值利用逐级导纳定标。在184处，可使用适当的调谐模型来将电容和电导转换成ADC寄存器设定。组件值可局限于可用范围，并且可以报告应当限制出现的误差。
在上面的实施方案的论述中，电容器、电感器、ADC、电阻器、放大器、开关、数字核、晶体管、和/或其他组件能够轻易地替换、替代或以其他方式修改以便适应特定的电路系统需要。而且，应当注意的是，互补的电子器件、硬件、软件等的使用提供了用于实施本公开的教导的同等可实施的选项。
在一个示例性实施方案中，可以在关联的电子设备板上实现图中的任意数量的电气电路。板可以是能够保持电子设备的内部电子系统的各组件的普通电路板，并且进一步提供用于其它外围设备的连接器。更具体地，板能够提供系统的其它组件借以进行电通信的电气连接。基于特定的配置需要、处理需求、计算机设计等，任何适合的处理器(包括数字信号处理器、微处理器、支持芯片组等)、存储器元件等能够适当地与板耦合。诸如外部存储设备、附加传感器、音频/视频显示控制器和外围设备的其它组件可经由电缆作为插入式卡附接到板上，或者集成到板本身中。
在另一示例性实施方案中，图中的电气电路可实现为独立模块(例如，具有关联的组件和配置为执行具体应用或功能的电路系统的设备)或作为插入式模块实现到电子设备的专用硬件中。值得注意的是，本公开的特定实施方案可部分地或全部地轻易地包含在片上系统(SOC)封装中。SOC代表了将计算机或其它电子系统的组件集成到单个芯片中的IC。其可以包含数字、模拟、混合信号以及通常的射频功能：所有这些可提供在单个芯片基板上。其它实施方案可以包括多芯片模块(MCM)，其中多个单独的IC定位在单个电子封装内并且配置为彼此之间通过电子封装密切地交互。在各其它实施方案中，可以在专用集成电路(ASIC)、现场可编程门阵列(FPGA)和其它半导体芯片中的一个或多个硅核中实现放大功能。
还值得注意的是，本文所概括的全部的规格、尺度和关系(例如，ADC控制信号的数量、ADC的拓扑结构、多项式公式的阶等等)仅是为了实施例和教导的目的而提供。这些信息可以适当地改变，而不偏离本公开的精神或随附权利要求的范围。规格仅适应于一个非限制实施例，因此，应当对它们进行如此解释。在前面的说明中，已经参考特定的处理器和/或组件布置对示例性实施方案进行了说明。可以在不偏离随附权利要求的范围的情况下对这些实施方案进行各种修改和改变。因此，应当在示例说明的意义而不是在限制的意义上理解说明书和附图。
注意的是，上文结合附图所论述的活动能够应用于涉及信号处理的任何集成电路，特别是那些能够执行专门化的软件程序或算法的集成电路，其中一些可能与处理数字化实时数据相关联。一些实施方案能够涉及到多DSP信号处理、浮点处理、信号/控制处理、固定函数处理、微控制器应用等。
在一些背景下，本文所论述的特征能够应用于医疗系统、科学仪器、无线和有线通信、雷达、工业过程控制、音频和视频设备、电流感应、仪器测量(其可以是高精度的)以及其他基于数字处理的系统。而且，上述的一些实施方案能够在用于医疗成像、患者监控、医疗仪器测量和家庭医疗保健的数字信号处理技术中提供。这可以包括肺监控器、加速度计、心率监控器、起搏器等。其他应用可涉及到用于安全系统的汽车技术(例如，稳定控制系统、驾驶员辅助系统、制动系统、信息娱乐和任何类型的内部应用)。此外，动力传动系统(例如，在混合动力车辆和电动车辆中)能够在电池监控、控制系统、报告控制、维护活动等中使用高精度数据转换产品。
在另外其他的实施例方案中，本公开的教导能够应用于包括有助于驱动产率、能量效率和可靠性的过程控制系统的工业市场。在消费应用中，上述信号处理电路的教导能够用于图像处理、自动聚焦和图像稳定(例如，用于数字静物摄像机、摄像录像机等)。其他消费应用可以包括用于家庭影院系统、DVD记录机和高清晰电视机的音频和视频处理器。另外其他的消费应用可涉及到先进的触摸屏控制器(例如，用于任何类型的便携式媒体设备)。因此，这些技术可容易地作为智能电话、平板式计算机、安全系统、个人计算机(PC)、游戏技术、虚拟现实、仿真训练等的部分。
值得注意的是，通过本文提供的多个实施例，可以根据两个、三个、四个或更多个电气组件来描述交互作用。然而，这仅仅是为了清晰和示例的目的而进行。应当理解，系统能够以任何适合的方式合并。沿着相似的设计备选方案，任何图示说明的组件、模块和元件可以在各种可能的配置中结合，所有这些都明确地在本说明书的广义范围内。在一些情况下，通过仅参照有限数量的电气元件，能够更易于描述既定流程集合的一项或多项功能。应当理解的是，图中的电气电路及其教导能够容易地扩展并且能够适应较大数量的组件以及更复杂/精巧的布置和配置。因此，所提供的实施例不应限制范围或者抑制可能应用于多种其它体系结构的电气电路的广义教导。
值得注意，在本说明书中，在“一个实施方案”、“示例性实施方案”、“实施方案”、“另一实施方案”、“一些实施方案”、“各个实施方案”、“其它实施方案”、“可选实施方案”和类似表达中包括的对各特征(例如，元件、结构、模块、组件、步骤、操作、特性等)的指代旨在表示任何这样的特征包括在本公开的一个或多个实施方案中，并且可以或者可以不必然地在同一实施方案中相结合。
本领域技术人员可以确定多种其它的改变、替代、变型例、改动和修改，并且目的在于是本公开包含落在随附权利要求的范围之内的所有这样的改变、替代、变型例、改动和修改。为了辅助美国专利商标局(USPTO)以及另外的在本申请上发布的任何专利的任何读者解释随附的权利要求书，申请人希望注意到，申请人：(a)不意在任何随附的权利要求书在其申请日起存在时援引美国专利法典第35章第112节第六(6)段，除非在特定权利要求中具体地使用了用语“用于…的手段”或“用于…的步骤”；以及(b)不意在通过说明书中的任何陈述来以不反映在随附权利要求中的任何方式来限制本公开。

Claims (20)

1.一种用于模数转换器ADC的实时调谐的集成电路，包括：
输入，用于接收用于基于至少一个参数来配置所述ADC的调谐请求；
组件计算器，用于根据所述至少一个参数来确定用于所述ADC的调谐参数；以及
输出，用于发送控制信号以基于所述调谐参数来配置所述ADC。
2.如权利要求1所述的集成电路，其中所述组件计算器根据所述至少一个参数来计算至少一个组件值以确定所述调谐参数。
3.如权利要求2所述的集成电路，包括：
用于将所述组件值从未定标组件值定标为定标组件值的定标模块；以及
用于基于所述定标组件值来生成所述控制信号的映射模块。
4.如权利要求3所述的集成电路，其中所述映射模块基于所述定标组件值和至少一个过程参数来生成所述控制信号。
5.如权利要求4所述的集成电路，其中所述映射模块利用适当的调谐模块以基于所述过程参数将所述定标组件值转换成所述ADC的对应的寄存器设定。
6.如权利要求5所述的集成电路，其中所述寄存器设定由所述组件值的容许值范围来约束。
7.如权利要求3所述的集成电路，其中所述至少一个参数包括定标参数以对所述未定标组件值进行定标。
8.如权利要求1所述的集成电路，其中利用近似所述至少一个参数的多项式函数来计算所述调谐参数。
9.如权利要求1所述的集成电路，其中所述调谐参数通过一系列的数学运算被转换成ADC设定。
10.如权利要求1所述的集成电路，其中所述至少一个参数包括关于所述ADC的操作的应用参数。
11.一种由用于模数转换器ADC的实时编程的集成电路调谐引擎执行的方法，包括：
接收用于基于至少一个参数来配置所述ADC的调谐请求；
根据所述至少一个参数来确定用于所述ADC的调谐参数；以及
发送控制信号以基于所述调谐参数来配置所述ADC。
12.如权利要求11所述的方法，还根据至少一个过程参数来生成所述控制信号。
13.如权利要求11所述的方法，还包括根据所述至少一个参数来计算至少一个组件值以确定所述调谐参数。
14.如权利要求13所述的方法，还包括：
将所述组件值从未定标组件值定标为定标组件值；以及
基于所述定标组件值来生成所述控制信号。
15.如权利要求13所述的方法，其中生成所述控制信号包括利用适当的调谐模块以基于所述过程参数将所计算出的组件值转换成所述ADC的对应的寄存器设定。
16.如权利要求15所述的方法，其中所述寄存器设定由所述组件值的容许值范围来约束。
17.如权利要求11所述的方法，其中利用近似所述至少一个参数的多项式函数来计算所述调谐参数。
18.如权利要求11所述的方法，其中所述调谐参数通过一系列的数学运算被转换成ADC设定。
19.如权利要求11所述的方法，其中所述至少一个参数包括关于所述ADC的操作的应用参数。
20.一种用于模数转换器ADC的实时调谐的电路，包括：
用于接收用于基于至少一个参数来配置所述ADC的调谐请求的装置；
用于根据所述至少一个参数来确定用于所述ADC的调谐参数的装置；以及
用于发送控制信号以基于所述调谐参数来配置所述ADC的装置。
CN201810151064.XA 2013-07-18 2014-07-17 用于可编程德尔塔-西格玛模数转换器的数字调谐引擎 Active CN108199717B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/945,647 US9030342B2 (en) 2013-07-18 2013-07-18 Digital tuning engine for highly programmable delta-sigma analog-to-digital converters
US13/945,647 2013-07-18
CN201410341363.1A CN104300987B (zh) 2013-07-18 2014-07-17 用于δ‑∑ adc的集成电路和生成数字控制信号的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201410341363.1A Division CN104300987B (zh) 2013-07-18 2014-07-17 用于δ‑∑ adc的集成电路和生成数字控制信号的方法

Publications (2)

Publication Number Publication Date
CN108199717A true CN108199717A (zh) 2018-06-22
CN108199717B CN108199717B (zh) 2021-11-30

Family

ID=50979642

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410341363.1A Active CN104300987B (zh) 2013-07-18 2014-07-17 用于δ‑∑ adc的集成电路和生成数字控制信号的方法
CN201810151064.XA Active CN108199717B (zh) 2013-07-18 2014-07-17 用于可编程德尔塔-西格玛模数转换器的数字调谐引擎

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410341363.1A Active CN104300987B (zh) 2013-07-18 2014-07-17 用于δ‑∑ adc的集成电路和生成数字控制信号的方法

Country Status (3)

Country Link
US (2) US9030342B2 (zh)
EP (1) EP2827502B1 (zh)
CN (2) CN104300987B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9100078B2 (en) * 2012-04-10 2015-08-04 Mediatek Inc. RF receiver and digitally-assisted calibration method applicable thereto
US9030342B2 (en) * 2013-07-18 2015-05-12 Analog Devices Global Digital tuning engine for highly programmable delta-sigma analog-to-digital converters
US9910812B2 (en) 2014-10-02 2018-03-06 Atmel Corporation Initiating multiple data transactions on a system bus
US9496889B2 (en) * 2014-10-13 2016-11-15 Nxp B.V. Direct sigma-delta receiver
KR20160048512A (ko) * 2014-10-24 2016-05-04 에스케이하이닉스 주식회사 타이밍 마진 자체 조정이 가능한 반도체 장치
US9734102B2 (en) 2014-11-04 2017-08-15 Atmel Corporation Data transfer
US9690726B2 (en) * 2014-11-11 2017-06-27 Atmel Corporation Peripheral register parameter refreshing
CN105785075B (zh) * 2016-02-25 2018-09-14 中国科学院地质与地球物理研究所 一种电容式惯性传感器数字伺服电路
CN105785074B (zh) * 2016-02-25 2018-07-20 中国科学院地质与地球物理研究所 一种惯性传感器电容检测加速度计
US10379148B2 (en) * 2016-10-31 2019-08-13 Texas Instruments Incorporated Methods and apparatus to control injection for frequency response measurement
US10009035B1 (en) * 2017-04-24 2018-06-26 Huawei Technologies Co., Ltd. Dynamic control of ADC resolution

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1248375A1 (fr) * 2001-04-02 2002-10-09 STMicroelectronics N.V. Procédé de conversion analogique/numérique d'un signal analogique au sein d'un terminal d'un système de communication sans fil, par exemple un téléphone mobile, et terminal correspondant.
US20050093732A1 (en) * 2003-09-11 2005-05-05 Infineon Technologies Ag Semi-conductor circuit arrangement
US20050237233A1 (en) * 2004-04-27 2005-10-27 Texas Instruments Incorporated Programmbale loop filter for use with a sigma delta analog-to-digital converter and method of programming the same
DE102007054519A1 (de) * 2006-11-07 2008-05-29 Samsung Electronics Co., Ltd., Suwon Elektronische Schaltung und zeitlich fortlaufend arbeitender Delta-Sigma-Modulator
US20080315928A1 (en) * 2007-06-22 2008-12-25 Khurram Waheed Digital phase locked loop with dithering
US7486214B1 (en) * 2007-09-04 2009-02-03 Infineon Technologies Ag Tuning methods for loop-filters of continuous-time sigma-delta modulators
CN101803201A (zh) * 2007-07-18 2010-08-11 高通股份有限公司 自适应动态范围控制
CN101861702A (zh) * 2007-08-10 2010-10-13 新加坡国立大学 用于带通西格马-德尔塔调制的系统和方法
CN101997550A (zh) * 2009-08-09 2011-03-30 联发科技股份有限公司 △-∑模拟数字转换装置及△-∑模拟数字转换方法
CN102377436A (zh) * 2010-08-16 2012-03-14 Nxp股份有限公司 低功率高动态范围西格玛-德尔塔调制器
US20120086590A1 (en) * 2010-10-06 2012-04-12 Texas Instruments Incorporated Method for calbrating a pipelined continuous-time sigma delta modulator
WO2012087731A1 (en) * 2010-12-22 2012-06-28 Shure Acquisition Holdings, Inc. Wireless audio equipment using a quadrature modulation system
CN102832945A (zh) * 2011-06-15 2012-12-19 联发科技股份有限公司 Σ-δ调制器
US8410962B2 (en) * 2011-01-19 2013-04-02 Analog Devices, Inc. Active RC resonators with enhanced Q factor

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442353A (en) * 1993-10-25 1995-08-15 Motorola, Inc. Bandpass sigma-delta analog-to-digital converter (ADC), method therefor, and receiver using same
US5387913A (en) * 1993-11-09 1995-02-07 Motorola, Inc. Receiver with digital tuning and method therefor
US5952947A (en) 1997-09-09 1999-09-14 Raytheon Company Flexible and programmable delta-sigma analog signal converter
US6424280B2 (en) * 2000-01-21 2002-07-23 Texas Instruments Incorporated Signal clipping circuit for switched capacitor sigma delta analog to digital converters
SE516799C2 (sv) * 2000-04-25 2002-03-05 Ericsson Telefon Ab L M Ett förfarande och en anordning för kalibrering av A/D- omvandlare
US6577258B2 (en) 2001-10-01 2003-06-10 Nokia Corporation Adaptive sigma-delta data converter for mobile terminals
US6693572B1 (en) * 2003-02-04 2004-02-17 Motorola, Inc. Digital tuning scheme for continuous-time sigma delta modulation
US7098730B1 (en) * 2004-06-22 2006-08-29 Maxim Integrated Products, Inc. Process variation trim/tuning for continuous time filters and Δ-Σ analog to digital converters
US7221302B1 (en) 2005-12-20 2007-05-22 Cirrus Logic, Inc. Delta-sigma modulator coefficient calibration method and apparatus
US8638836B2 (en) * 2009-08-31 2014-01-28 Freescale Semiconductor, Inc. Transmitter signal injection compensation
CN102386929B (zh) * 2011-09-22 2013-11-13 北京大学 Sigma-Delta调制器及包括该调制器的Sigma-Delta模数转换器
US9100078B2 (en) * 2012-04-10 2015-08-04 Mediatek Inc. RF receiver and digitally-assisted calibration method applicable thereto
US9626335B2 (en) 2013-01-17 2017-04-18 Honeywell International Inc. Field device including a software configurable analog to digital converter system
US9030342B2 (en) * 2013-07-18 2015-05-12 Analog Devices Global Digital tuning engine for highly programmable delta-sigma analog-to-digital converters

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020145551A1 (en) * 2001-04-02 2002-10-10 Stmicroelectronics N.V. Process for the analog/digital conversion of an analog signal within a terminal of a wireless communication system, for example a mobile telephone, and corresponding terminal
EP1248375A1 (fr) * 2001-04-02 2002-10-09 STMicroelectronics N.V. Procédé de conversion analogique/numérique d'un signal analogique au sein d'un terminal d'un système de communication sans fil, par exemple un téléphone mobile, et terminal correspondant.
US20050093732A1 (en) * 2003-09-11 2005-05-05 Infineon Technologies Ag Semi-conductor circuit arrangement
US20050237233A1 (en) * 2004-04-27 2005-10-27 Texas Instruments Incorporated Programmbale loop filter for use with a sigma delta analog-to-digital converter and method of programming the same
DE102007054519A1 (de) * 2006-11-07 2008-05-29 Samsung Electronics Co., Ltd., Suwon Elektronische Schaltung und zeitlich fortlaufend arbeitender Delta-Sigma-Modulator
US20080315928A1 (en) * 2007-06-22 2008-12-25 Khurram Waheed Digital phase locked loop with dithering
CN101803201A (zh) * 2007-07-18 2010-08-11 高通股份有限公司 自适应动态范围控制
CN101861702A (zh) * 2007-08-10 2010-10-13 新加坡国立大学 用于带通西格马-德尔塔调制的系统和方法
US7486214B1 (en) * 2007-09-04 2009-02-03 Infineon Technologies Ag Tuning methods for loop-filters of continuous-time sigma-delta modulators
CN101997550A (zh) * 2009-08-09 2011-03-30 联发科技股份有限公司 △-∑模拟数字转换装置及△-∑模拟数字转换方法
CN102377436A (zh) * 2010-08-16 2012-03-14 Nxp股份有限公司 低功率高动态范围西格玛-德尔塔调制器
US20120086590A1 (en) * 2010-10-06 2012-04-12 Texas Instruments Incorporated Method for calbrating a pipelined continuous-time sigma delta modulator
WO2012087731A1 (en) * 2010-12-22 2012-06-28 Shure Acquisition Holdings, Inc. Wireless audio equipment using a quadrature modulation system
US8410962B2 (en) * 2011-01-19 2013-04-02 Analog Devices, Inc. Active RC resonators with enhanced Q factor
CN102832945A (zh) * 2011-06-15 2012-12-19 联发科技股份有限公司 Σ-δ调制器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HUIHUA HUANG 等: "A 22mW 227Msps 11b self-tuning ADC based on time-to-digital conversion", 《2009 IEEE DALLAS CIRCUITS AND SYSTEMS WORKSHOP (DCAS)》 *

Also Published As

Publication number Publication date
CN104300987B (zh) 2018-03-30
US20150188562A1 (en) 2015-07-02
US9030342B2 (en) 2015-05-12
EP2827502B1 (en) 2018-08-01
CN108199717B (zh) 2021-11-30
CN104300987A (zh) 2015-01-21
US20150022386A1 (en) 2015-01-22
EP2827502A3 (en) 2015-03-18
EP2827502A2 (en) 2015-01-21
US9209827B2 (en) 2015-12-08

Similar Documents

Publication Publication Date Title
CN104300987B (zh) 用于δ‑∑ adc的集成电路和生成数字控制信号的方法
CN104980154B (zh) 数模转换器静态误失配误差的估计
US7925463B2 (en) Method and system for compensating temperature readings from a temperature sensing crystal integrated circuit
CN104052477A (zh) 用于模拟数字转换器校准的系统、方法及记录介质
CN104579344A (zh) 多级噪声整形模数转换器
CN104158543B (zh) 电子系统及其操作方法
TWI574502B (zh) 具有用於動態地調整迴路濾波器係數之跨導器網路的三角積分調變器
CA2965538C (en) Systems and methods of measuring and determining noise parameters
CN104980155A (zh) 多级δ-σ模数转换器中数模转换器误差反馈的抵消
WO2018119148A1 (en) Multicore successive approximation register analog to digital converter
EP3182594B1 (en) Frequency-domain adc flash calibration
US9912342B2 (en) Flash analog-to-digital converter calibration
CN105162459B (zh) 一种dds宽带信号源的功率校准方法和系统
EP2869470A1 (en) System and method of improving stability of continuous-time delta-sigma modulators
CN111819796A (zh) 模数转换方法、装置、芯片、电子设备及存储介质
US11962320B2 (en) Semiconductor chip providing on-chip self-testing of an ana-log-to-digital converter implemented in the semiconductor chip
CN108702159A (zh) 提供用于过采样σδ模数转换器的异步采样速率转换的电路、系统和方法
CN106416079B (zh) 发射器的频率校准
US20240030870A1 (en) Clock integrated circuit including heterogeneous oscillators and apparatus including the clock integrated circuit
CN104702283B (zh) 随机编码非模拟到数字的转换
TWI227071B (en) Pipeline ADC calibrating method utilizing extra ADC module and apparatus thereof
CN112083226A (zh) 电子设备的频率校准方法、装置、介质及电子设备
CN103163924A (zh) SoC芯片及其运放失调电压的补偿方法和补偿装置
CN112671406B (zh) 具有合成的延迟级的模数转换器（adc）
US20240213992A1 (en) Digital-to-analog converter and method for amplitude and skew error correction in the digital-to-analog converter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Bermuda (UK), Hamilton

Patentee after: Analog Devices Global Unlimited Co.

Address before: Bermuda (UK), Hamilton

Patentee before: ANALOG DEVICES GLOBAL

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220107

Address after: Limerick

Patentee after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co.

Address before: Bermuda (UK), Hamilton

Patentee before: Analog Devices Global Unlimited Co.