CN104052477A - 用于模拟数字转换器校准的系统、方法及记录介质 - Google Patents

Abstract

本发明涉及用于模拟数字转换器校准的系统、方法及记录介质。本发明公开一种用于模拟数字转换器(ADC)的校准系统，所述校准系统包括接收模拟输入并将所述模拟输入转换成数字多比特数据的内部ADC。所述校准系统还包括混洗所述内部ADC的比较器的基准值的基准混洗电路。另外，所述校准系统包括校准所述内部ADC的所述比较器的校准电路。所述校准系统包括基于所述数字多比特数据来测量振幅的数字块。此外，所述校准系统包括基于所述数字块的输出来控制所述校准电路的校准逻辑。

Description

用于模拟数字转换器校准的系统、方法及记录介质

相关申请的交叉引用

根据35USC§119(e)的规定，本申请要求于2013年3月15日提交的美国临时申请序列号61/789,939“ANALOG TO DIGITALCONVERTER(ADC)FLASH CALIBRATION”的优先权，所述申请的全文通过引用并入本文中。

技术领域

本公开总体涉及模拟数字转换器(ADC)的领域，并且更确切地说，涉及校正ADC中的比较器非理想性。

背景技术

闪速ADC包括一系列比较器，用来将模拟输入电压与一系列基准电压进行比较。ADC的输出对应于最接近但不超过输入电压的基准电压。然而，制造缺陷如偏移可能导致比较器实际上将模拟输入电压与不同于与所述比较器相关联的标称基准电压的值进行比较。因此，为了弥补这些缺陷，向比较器施加校正。

此前，已努力在ΔΣADC中提供偏移校正，所述ΔΣADC包括连接至内部闪速ADC的环路滤波器。为此，使ADC的各个块脱机，并执行DC校准方案。具体来说，首先使ADC中的比较器从环路滤波器断开。然后，将静态输入(通常是共模的)施加到输入端并且作为比较器的基准电压。从最低值到最高值来扫过比较器的校准代码，直到触发比较器的输出。触发比较器的输出的代码指示比较器的偏移的估计值。然后对闪速ADC中的每个比较器重复所述程序。使用所指示的校准修整代码将比较器重新连接至环路滤波器来进行正常操作。

在ΔΣADC中，过采样率(OSR)通常被设计成大于10以使得热噪声支配来自后端闪速比较器的量化噪声。因此，来自后端闪速ADC的量化噪声是噪声预算的显著部分。尤其是，量化噪声有可能接近与热噪声相同的同一等级。在这种情况下，模拟表明，在不校准闪速ADC的情况下，大多数ΔΣADC将无法满足噪声规范。由于闪速ADC中的比较器偏移，量化噪声本身是过程相关的并且由闪速ADC的分辨率来设置。

附图说明

为了提供对本公开及其特征和优点的更为完整的了解，参考以下结合附图进行的描述，在附图中相同的参考数字表示相同部分，其中：

图1是示出根据本公开的一个实施方案的用于闪速校准技术的系统的简化框图；

图2是示出根据本公开的一个实施方案的闪速ADC的简化框图；

图3示出根据本公开的一个实施方案的未校准的ADC和已校准的ADC的快速傅立叶变换(FFT)频谱；

图4是示出根据本公开的一个实施方案的ADC的RMS输出与带内量化噪声的曲线图；

图5是示出根据本公开的一个实施方案的RMS计的平方和实行方案的简化框图；并且

图6是示出与本公开的一个实施方案相关联的可能操作的简化流程图。

发明内容

在一个实施例中提供一种用于ΔΣ(三角积分)模拟数字转换器(ADC)的校准系统，并且所述校准系统包括：内部ADC，其接收模拟输入并将所述模拟输入转换成数字多比特数据；基准混洗电路，其混洗所述内部ADC的比较器的基准值；校准电路，其校准所述内部ADC的所述比较器；数字块，其基于所述数字多比特数据来测量振幅；以及校准逻辑，其被配置来基于所述数字块的输出来控制所述校准电路。

在一个实行方案中，校准混洗方案被实行为确保比较器中的一个或多个随着时间的推移经历转变的多个方案，并且所述方案包括数据加权平均(DWA)方案、跳步法方案(leap-frogging scheme)以及交换方案之一。在另一实行方案中，校准电路调整内部ADC的比较器的偏移。另外，数字块可以结合功率计来实行，所述功率计可通过计算绝对值和以及计算平方和之一来估计输出功率。此外，校准逻辑可以在嵌入式可编程微处理器上实行。此外，校准逻辑可以实行为包括自定义逻辑的芯片上体系结构。另外，校准逻辑可以用随机游走算法、模拟退火算法以及遗传算法之一来实行。

在另一实施例中，提供一种用于ΔΣ(三角积分)模拟数字转换器(ADC)的校准系统，并且所述校准系统包括：内部ADC，其接收模拟输入并将所述模拟输入转换成数字多比特数据；数字块，其基于所述数字多比特数据来测量振幅；以及校准逻辑，其被配置来基于所述数字块的输出来控制所述内部ADC的校准电路。内部ADC还接收训练信号，其中所述信号的统计数据是先验已知的并且导致内部ADC的状态随着时间的推移经历转变。在一个实行方案中，训练信号是关于ΔΣADC全尺度(full-scale)具有大功率的正弦波形。在另一实行方案中，训练信号是关于ΔΣADC全尺度具有大功率的随机噪声。

具体实施方式

图1是示出根据本公开的一个实施方案的用于闪速校准技术的系统10的简化框图。系统10包括ΔΣADC12、均方根(RMS)功率计18以及校准逻辑20。ΔΣADC12向RMS功率计18输出17级数字数据。在一个实施方案中，RMS功率计18向校准逻辑20输出RMS值和平均值两者。

ΔΣADC12包括环路滤波器14和闪速ADC16。将所述17级数字数据在内部从闪速ADC16反馈到回环路滤波器14。此外，闪速ADC16从校准逻辑20接收偏移控制值反馈。

图2是示出根据本公开的一个实施方案的闪速ADC16的简化框图。闪速ADC16包括开关矩阵24、混洗逻辑26以及比较器28a至28c。闪速ADC16具有N+1个输出电平，其中N表示比较器的数目。在上文所讨论的实施方案中，ADC具有17个输出电平并且具有16个比较器。闪速ADC16向RMS功率计18输出数字值，所述数字值对应于到闪速ADC16的模拟输入。闪速ADC16从校准逻辑20接收数字校准代码，所述数字校准代码驱动比较器28a至28c内的模拟电路，所述模拟电路调整这些比较器的偏移。

在典型的闪速ADC中，基准电压直接连接至比较器。因此，当没有模拟输入施加至V_IN时，到闪速ADC16的输入是非常小的、随时间变化的类噪声信号，所述信号导致相同的几个比较器输出随着时间的推移而转变。只有这些比较器转变，因为没有足够的变化来导致具有非常高的或非常低的基准的比较器改变其输出。

因此，在闪速ADC16中，开关矩阵24混洗与基准电压的连接，这样使得每个比较器28a至28c最终将获得不同的基准电压。例如，如果开关矩阵24最初向比较器28a施加Ref1、向比较器28b施加Ref2并且向比较器28c施加Ref3，那么开关矩阵稍后将向比较器28b施加Ref1、向比较器28c施加Ref2并且向比较器28a施加Ref3。在ΔΣADC的一个实施方案中，闪速ADC16中的开关矩阵24在每个时钟周期期间以部分随机的方式混洗与基准电压的连接。

因此，闪速基准混洗方案确保每个比较器随着时间的推移经历转变，即使到闪速ADC的输入是非常小的、随时间变化的信号。通过这些转变，可以在不向ΔΣADC12的输入端施加训练信号的情况下校准比较器28a至28c。确保一个或多个比较器随着时间的推移经历转变的其它方案包括数据加权平均(DWA)方案、跳步法方案、交换方案以及随机选择。

在一个实施方案中，校准逻辑20是在可编程微处理器中实行。在另一实施方案中，校准逻辑20是实行为包括自定义逻辑的芯片上体系结构。在又一实施方案中，校准逻辑20是实行为芯片外体系结构。校准逻辑是处理装置的一个例子。校准逻辑20经由数字通信接口与闪速ADC16和RMS计18的校准硬件接合。

环路滤波器14的输出包含输入信号和系统固有的噪声。因此，为了使输入信号的特性与测量结果去耦，断开环路滤波器14的输入端。在这个方案中，到闪速ADC16的输入是全尺度信号的一小部分，因为所述输入仅由热噪声和量化噪声组成。然后，对ΔΣ转换器12的输出进行FFT并且得到带内分格(bin)的功率。因为比较器的偏移引入白噪声，所以可以通过使从0到fs/2的整个FFT频谱的功率最小化来优化由偏移造成的带内噪声，如图3中所示出。图3示出未校准的ADC与已校准的ADC的快速傅立叶变换(FFT)频谱。按照Parseval定理，可以用时域RMS功率计来计算整个FFT频谱的功率。因此，图1中的RMS计18产生闪速ADC16输出的RMS和平均值。平均输出提供了在校准逻辑中通过以下公式从RMS中移除直流分量(DC component)的选项，

E(x-u)²=E(x²)-2uE(x)+u²=E(x²)-u²

其中E()是期望运算，并且u是x的平均值。

校准逻辑20调整校准代码，以使得ADC16的RMS输出(具有或没有DC分量)得以最小化。图4是示出ADC的RMS输出与带内量化噪声的曲线图。图4示出ADC16RMS输出与带内量化噪声之间的模拟相关性。所述模拟包括用于比较器偏移、基准混洗以及热噪声的模型。

RMS计18应当收集大量样本。使用大量样本以使得噪声中固有的方差不影响测量准确度。在一个实施方案中，RMS计18对ADC的每个信道的数字ADC样本值的平方以及(非平方)数字ADC值的总和两者进行累加。

$\mathrm{SumSquare}=\underset{i=1}{\overset{2^N}{\mathrm{\Σ}}}\mathrm{Rx}{\[i\]}^2,\mathrm{Sum}=\underset{i=1}{\overset{2^N}{\mathrm{\Σ}}}\mathrm{Rx}\[i\]$

在累加序列结束时，可以用以下公式来计算实际RMS值：

$\mathrm{RMS}=\sqrt{\frac{\mathrm{SumSquare}}{2^N}}$

因为所述算法寻求最小RMS值，所以仅执行累加并搜寻最低平方和就够了，而不是实际计算RMS值。图5是示出RMS计18的平方和部分的简化框图。

图5示出对值Rx求平方然后与前面的Rx值的平方相加的电路。然后通过寄存器对这个总和进行采样，所述寄存器是通过包括时钟CLK和信号!count_done的逻辑来控制的。寄存器启用信号是通过以从1计数到2^N的计数器开始的部分来控制的。所述计数器向与门输出变量!count_done。所述与门还接收时钟输入CLK。在计数器尚未计数到2N时，设置变量!count_done。这导致与门将时钟CLK传到寄存器。这是默认行为，其中寄存器在时钟CLK的每个上升边缘上对Rx²的当前样本与前一个寄存器输出的总和进行采样。在计数器已经计数到2^N时，清除变量!count_done。因此，清除启用信号，与门使得不能触发寄存器更新，并且所述总和将不再被采样到寄存器上。此时，累加值SumSquare成为RMS计18的有效输出。

除了计算平方和之外，在其它实施方案中，RMS计18还可以计算的绝对值并对闪速ADC16的输出进行子采样。

利用来自RMS计18的Sum-of-Squares以及Sum输出，校准逻辑20可以计算ADC16的RMS输出(具有或没有DC分量)。在校准逻辑20上实行校准算法使得基于设置来加载不同算法方面能够具有灵活性。例如，在测试期间可以使用针对校准时间进行了优化的算法，并且在现场启动期间可以使用针对一致性进行了优化的另一算法。

校准逻辑20中的优化算法通过仅仅正交地调整代码来显著减少搜索空间。也就是说，调整用于一个比较器的校准代码，而用于其它比较器的代码是固定的。这个方案假定每个比较器的偏移是不相关的，在使用随机闪速基准混洗方案的情况下正是这样。然而，这个示例性ADC中的闪速基准混洗方案仅是部分随机的，因此算法有可能陷在局部最小值中。为了解决这个问题，校准逻辑20周期性地扰动所有校准代码并随机选择对比较器28进行校准的顺序。校准逻辑通过使所有正校准代码在一个方向上移动设定的量并使负校准代码在另一方向上移动设定的量来执行扰动，并且受最大和最小校准代码范围的限制。具有零校准的比较器使其代码在一个方向上随机移动。

ADC16的闪速比较器中的偏移使ADC的噪声和线性度退化。ADC16中的每个比较器具有有限数量的校准代码，所述校准代码可以用来将偏移归零。这个校准方案试图用优化算法为所有比较器找到正确的校准代码。由于搜索空间的指数性质，对所有可能的校准代码进行穷举搜索是有问题的：存在X^Y种组合，其中X是校准电平的数目而Y是比较器的数目。应当使用优化算法应来减小搜索空间。如下文所详述，示例性优化算法包括随机游走算法、模拟退火算法以及遗传算法。优化的准则是ADC噪声。

图6是示出与本公开的一个实施方案相关联的可能操作的简化流程图。所述操作开始于S700并进行到S702，在S702处将所有的比较器校准代码清零。在S704处，触发对闪速ADC16中的16个比较器16之一的偏移控制。在S706处，通过命令RMS计进行采样来测量RMS计18的输出。校准逻辑20在S708处确定比较器的输出是否被最小化。例如，校准逻辑关于图4中所示出的曲线图的左下角来作出这一确定。如果输出未被最小化，那么过程回到S704。另一方面，如果输出被最小化，那么过程进行到S710。由此，校准逻辑20确定给出最低ADC噪声的校准代码。

在S710处，校准逻辑20确定16个比较器中的最后一个的输出是否已被最小化。如果所述比较器中的最后一个尚未被最小化，那么校准逻辑20在S712处前进至下一个比较器，然后回到S704。如果所述比较器中的最后一个的输出已被最小化，那么校准逻辑20在S714处混洗校准代码。随后，过程在S716处结束。

通过使用前一次重复(iteration)的校准代码作为当前重复的初始条件，可以将校准算法重复多次。然而，一旦第一比较器的偏移已确定，就存在关于其它比较器的偏移的相关性问题。尤其是，产生了多维优化问题。因此，在S714处混洗代码，以避免局部陷阱。校准逻辑利用包括随机游走算法、模拟退火算法以及遗传算法的各种算法，来克服由于闪速混洗动作的非理想随机性而出现的优化陷阱。当然，诸如禁忌算法的其它算法也是可能的。

在随机游走算法的一个例子中，校准逻辑随着时间的推移周期性地随机递增或递减比较器偏移。

模拟退火算法是用来寻找对应于比较器偏移的噪声的全局最小值的概率性方法。在一个实施例中，模拟退火算法考虑与初始比较器偏移相邻的状态，并概率性地选择保持当前偏移或者转变成相邻偏移。在此上下文中，术语“相邻”并不要求偏移紧邻前一偏移。在模拟退火算法的一些重复中，次优的解决方案被认为是可接受的，以避免局部优化陷阱。

在遗传算法的一个例子中，确定对应于多个初始比较器偏移的噪声电平。在给定的重复中，选择多个最优偏移连同这些最优偏移的修改版本来作为下一次重复的候选。算法继续进行，直到充分最优的偏移被确定或者直到给定数量的重复已完成。

总之，在ADC的配置与其可操作时的配置相同的情况下(原位)校准了ADC中的静态和动态偏移。方法观察ADC的量化噪声并使用一种算法来调整校准代码，直到量化噪声被优化，例如最小化。

在至少一个方面中，本公开的某些实施方案可以与过去的做法不同，因为偏移是在原位被校准，而不是使各个块不起作用。在本公开中还校准了由于动态效果和部件加载所造成的仅当各个块在正常操作时才存在的偏移。

所公开的技术是在对具有闪速基准混洗器的ΔΣADC中的闪速比较器偏移进行校准的上下文中进行讨论。除了偏移之外，校准逻辑20还可以被编程来调整内部多比特ADC16的定时和增益误差。

一个实行方案通过观察ADC的输出的直方图并推断与所述直方图的代码频率相匹配的一组偏移来估计闪速偏移。一旦已知所述偏移，就可以产生校准代码以使得校准后的偏移的标准偏差被最小化。为得到准确的偏移估计，在这个实行方案中应当关闭任何现有的基准混洗器，并且应当向ADC的输入端施加具有已知的理想直方图的信号。虽然这个实行方案是原位校准，但应提供已知的非静态训练信号。因为这个实行方案仅估计偏移，所以校准后的ADC性能可能不会提高所希望的那么多。

一种替代方案是观察ADC的输出直方图并找到将所述直方图的形状调整为尽可能接近理想情况的校准代码。这种方法在原位校准闪速ADC，可以在基准混洗器被启用的情况下完成，并且不要求非静态输入。在这种方法中，调整单个比较器的校准代码将影响直方图中的多个分格。因此，将需要复杂算法来在合理的校准时间内优化校准代码，如果有可能的话。

混洗不是必要的，但其可以简化设计，因为否则就应当施加非静态训练信号。这种训练信号的统计数据是先验已知的并且导致内部ADC16的大多数状态随着时间的推移经历转变。在一个实行方案中，所述训练信号是关于ΔΣADC全尺度具有大功率的正弦波形。在另一实行方案中，所述训练信号是关于ΔΣADC全尺度具有大功率的随机噪声。在一个实施方案中，到内部ADC的模拟输入是抖动的。

根据本发明的一个方面，提供一种用于ΔΣ模拟数字转换器(ADC)的校准系统，其包括：具有基准混洗的闪速比较器；数字块，其用来测量所述ADC的输出的振幅；以及校准逻辑，其控制闪速校准电路。

在一种实施方式中，闪速基准混洗方案被实行为确保一个或多个比较器随着时间的推移经历转变的多个方案，并且其中所述方案包括数据加权平均(DWA)方案、跳步法方案以及交换方案。

在一种实施方式中，测量所述输出的所述振幅的所述数字块是结合功率计来实行，所述功率计可以通过计算绝对值和来估计输出功率。

在一种实施方式中，所述校准逻辑是在嵌入式可编程微处理器上实行。

在一种实施方式中，所述校准逻辑被实行为包括自定义逻辑专用集成电路(ASIC)的芯片上体系结构。

在一种实施方式中，所实行的所述校准逻辑利用包括随机游走算法、模拟退火算法以及遗传算法的各种算法，来克服由于闪速混洗动作的非理想随机性而出现的优化陷阱。

根据本发明的另一方面，提供一种用于三角积分ADC的校准系统，其包括：不具有基准混洗的闪速比较器；施加至所述ADC的输入端的训练信号；数字块，其用来测量所述ADC的输出的振幅；以及校准逻辑，其控制闪速校准电路。

在一种实施方式中，所述训练信号包括导致所述ADC的闪速中的比较器随着时间的推移经历转变的信号。

在一种实施方式中，所述转变包括具有大功率的全尺度正弦波形或随机噪声。

虽然本公开是结合示例性体系结构来讨论的，但本公开显然不限于此。本公开的教义容易适用于大量转换器、框架、电路等。此外，在上文对实施方案的讨论中，ADC、DAC、计量器、滤波器、电源、放大器、门、电阻器以及电容器可容易被替换、取代或者以其它方式修改，来适应具体的电路需要。使用补充的电子装置、硬件、软件等提供了用于实行本公开的教义的同样可行的选项。

在一个示例性实施方案中，附图中任何数量的电路可以在相关联的电子装置的主板上实行。主板可以是通用电路板，这个电路板可容纳电子装置的内部电子系统的各种部件并且进一步提供用于其它外围设备的连接器。更具体来说，主板可以提供电连接，系统的其它部件可通过所述电气连接进行电通信。可以基于具体的配置需求、处理要求、计算机设计等将任何合适的处理器(包括数字信号处理器、微处理器、支持芯片组等)、存储元件等合适地耦接至主板。其它部件，如外部存储器、传感器、用于音频/视频显示器的控制器以及外围装置，可以经由缆线作为插入卡附接至主板或者集成到主板本身中。

在示例性实行方案中，校准逻辑是通过编码在一个或多个有形介质中的逻辑(例如，设在专用集成电路[ASIC]中的嵌入式逻辑、可编程阵列逻辑[PAL]、通用阵列逻辑[GAL])来实行。或者，所述逻辑可以编码在一个或多个无形介质(例如，数字信号处理器[DSP]指令、将由处理器或任何其它类似机器执行的软件[可能包括目标代码和源代码]、信号、传播波等)中。

存储元件可以存储被执行来完成本公开中所述的校准活动的软件、逻辑、代码或处理器指令。这种存储元件的一个例子是光盘ROM(CD-ROM)、数字多功能光盘ROM(DVD-ROM)或蓝光光盘(BD)。存储元件还可以存储安装软件，这个安装软件安装实际执行操作的软件以及相关联的驱动程序两者。

在另一实例中，本公开的操作是通过处理器执行从服务器下载的软件来执行。在这种实例中，服务器可以用由处理器执行的相同形式来存储所述软件。在另一实例中，服务器存储可执行文件，这个可执行文件安装所述软件和相关联的驱动程序，如上文关于存储元件所讨论。另外，这种软件或可执行文件可以散布在多个服务器上。

在另一示例性实施方案中，附图中的电路可以实行为独立的模块(例如，与被配置来执行特定应用程序或功能的部件和电路相关联的装置)，或者实行为插入到电子装置的专用硬件中的插入式模块。本公开的具体的实施方案可以容易部分或全部地包括在系统单芯片(SOC)封装中。SOC表示将计算机或其它电子系统的多个部件集成到单个芯片中的IC。SOC可以包括数字信号、模拟信号、混合信号，并且经常包括射频功能：所有这些都可以在单个芯片基片上提供。其它实施方案可以包括多芯片模块(MCM)，其中多个单独的IC定位在单个电子封装内并且被配置来通过所述电子封装相互进行紧密交互。在各种其它实施方案中，扩增功能可以在专用集成电路(ASIC)、现场可编程门阵列(FPGA)以及其它半导体芯片中的一个或多个硅芯中实行。

本文中所概述的所有规格、尺寸以及关系(例如，处理器和存储元件、逻辑运算等的数量)仅仅是为了举例和教导而提供的。在不脱离本公开的精神或者所附权利要求书的范围的情况下，可以显著改变这个信息。所述规格仅适用于一个非限制性实施例，且因此，所述规格应当被这样理解。在前面的描述中，已参考具体的处理器和/或部件布置来描述示例性实施方案。在不脱离所附权利要求书的范围的情况下，可以对这类实施方案做出各种修改和改变。因此，应当在说明性意义而不是限制性意义上来看待描述和附图。

在本文中所提供的多个实施例的情况下，可以用两个、三个、四个或更多个电气部件来描述交互。然而，这仅仅是为了清楚和举例而进行的。应理解，所述系统可以以任何合适的方式进行加强。按照类似的设计替代方案，附图的任何所示出部件、模块以及元件可以以各种可能的配置进行组合，所有这些都清楚地在本公开的广泛范围之内。在某些情况下，通过仅参考有限数量的电气元件来描述一组给定流程的功能中的一个或多个可能更为容易。应理解，附图及其教义的电路是容易扩展的并且可以适应大量的部件以及更为复杂/精密的布置和配置。因此，所提供的实施例不应限制所述电路的范围或约束其广泛教义，其可能适用于大量其它体系结构。

在本公开中，对“一个实施方案”、“示例性实施方案”、“实施方案”、“另一实施方案”、“一些实施方案”、“各个实施方案”、“其它实施方案”、“替代性实施方案”等中所包括的各种特征(例如，元件、结构、模块、部件、步骤、操作、特性等)的引用旨在意味着任何这类特征都被包括在本公开的一个或多个实施方案中，但可能或可能不是必然在相同的实施方案中进行组合。

本领域技术人员可以确定许多其它的改变、取代、变化、变更以及修改，并且本公开意图涵盖落入所附权利要求书的范围之内的所有这类改变、取代、变化、变更以及修改。为了协助美国专利和商标局(USPTO)，并且另外协助应本申请而签发的任何专利的任何读者理解所附权利要求书，申请人谨指出，申请人：(a)除非在具体的权利要求中明确地使用了词语“用于......的装置”或“用于......的步骤”，否则不意图所附权利要求书的任一项援引如在本发明申请日存在的35U.S.C.的第112(f)部分；并且(b)不意图通过说明书中的任何陈述以未在所附权利要求书中反映出的任何方式来限制本公开。

Claims (20)

1.一种用于模拟数字转换器(ADC)的校准系统，其包括：

噪声源；

内部ADC，其从所述噪声源接收模拟输入并将所述模拟输入转换成数字多比特数据；

基准混洗电路，其混洗所述内部ADC的比较器的基准值；

校准电路，其校准所述内部ADC的所述比较器；

数字块，其基于所述数字多比特数据来测量振幅；以及

校准逻辑，其被配置来基于所述数字块的输出来控制所述校准电路。

2.如权利要求1所述的校准系统，其中校准混洗方案被实行为确保所述比较器中的一个或多个随着时间的推移经历转变的多个方案，并且所述方案包括数据加权平均(DWA)方案、跳步法方案以及交换方案之一。

3.如权利要求1所述的校准系统，其中所述校准电路调整所述内部ADC的所述比较器的偏移。

4.如权利要求1所述的校准系统，其中所述数字块是结合功率计来实行，所述功率计通过计算绝对值和以及计算平方和之一来估计输出功率。

5.如权利要求1所述的校准系统，其中所述校准逻辑是在嵌入式可编程微处理器上实行。

6.如权利要求1所述的校准系统，其中所述校准逻辑被实行为包括自定义逻辑的芯片上体系结构。

7.如权利要求1所述的校准系统，其中所述校准逻辑是用随机游走算法、模拟退火算法以及遗传算法之一来实行。

8.一种用于模拟数字转换器(ADC)的校准方法，所述方法包括：

在内部ADC处从噪声源接收模拟输入；

用所述内部ADC将所述模拟输入转换成数字多比特数据；

混洗所述内部ADC的比较器的基准值；

基于所述数字多比特数据来测量振幅；以及

用校准逻辑基于所述振幅来校准所述内部ADC的所述比较器。

9.如权利要求8所述的校准方法，其中校准混洗方案被实行为确保所述比较器中的一个或多个随着时间的推移经历转变的多个方案，并且所述方案包括数据加权平均(DWA)方案、跳步法方案以及交换方案之一。

10.如权利要求8所述的校准方法，其中所述校准调整所述内部ADC的所述比较器的偏移。

11.如权利要求8所述的校准方法，其中所述测量是结合功率计来实行，所述功率计通过计算绝对值和以及计算平方和之一来估计输出功率。

12.如权利要求8所述的校准方法，其中所述校准逻辑是在嵌入式可编程微处理器上实行或者被实行为包括自定义逻辑的芯片上体系结构。

13.如权利要求8所述的校准方法，其中所述校准逻辑是用随机游走算法、模拟退火算法以及遗传算法之一来实行。

14.编码在一个或多个有形介质中的逻辑，其包括用于执行的代码并且在由处理器执行时可操作来执行多个操作，所述操作包括：

基于振幅来校准ADC的比较器，所述振幅是基于数字多比特数据来测得的，其中所述内部ADC的所述比较器的基准值被混洗。

15.如权利要求14所述的逻辑，其中所述校准调整所述ADC的所述比较器的偏移。

16.如权利要求14所述的逻辑，其中所述处理器被实行为嵌入式可编程微处理器或者被实行为包括自定义逻辑的芯片上体系结构。

17.如权利要求14所述的逻辑，其中所述校准是用随机游走算法、模拟退火算法以及遗传算法之一来实行。

18.一种用于模拟数字转换器(ADC)的校准系统，其包括：

噪声源；

内部ADC，其从所述噪声源接收模拟输入并将所述模拟输入转换成数字多比特数据，其中所述内部ADC还接收训练信号，其中所述信号的统计数据是先验已知的并导致所述内部ADC的状态随着时间的推移经历转变；

数字块，其基于所述数字多比特数据来测量振幅；以及

校准逻辑，其被配置来基于所述数字块的输出来控制所述内部ADC的校准电路。

19.如权利要求18所述的校准系统，其中所述训练信号是关于ΔΣADC全尺度具有大功率的正弦波形。

20.如权利要求18所述的校准系统，其中所述训练信号是关于ΔΣADC全尺度具有大功率的随机噪声。