CN106209105A - 模数转换器设备的校准 - Google Patents

模数转换器设备的校准 Download PDF

Info

Publication number
CN106209105A
CN106209105A CN201610363899.2A CN201610363899A CN106209105A CN 106209105 A CN106209105 A CN 106209105A CN 201610363899 A CN201610363899 A CN 201610363899A CN 106209105 A CN106209105 A CN 106209105A
Authority
CN
China
Prior art keywords
adc
calibration
adc device
value
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610363899.2A
Other languages
English (en)
Inventor
P·R·费尔南多
S·A·纳塔拉扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN106209105A publication Critical patent/CN106209105A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
    • H03M1/0639—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023—Offset correction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
    • H03M1/201—Increasing resolution using an n bit system to obtain n + m bits by dithering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本公开涉及模数转换器设备的校准。本文公开了用于校准模数转换器(ADC)设备的系统以及相关的设备和方法。在一些实施方案中，用于校准ADC设备的系统可包括ADC设备，其中所述ADC设备包括ADC和抖动源，并且其中所述ADC设备应用一组校准参数以生成数字输出。该系统还可以包括校准电路系统，其与所述ADC设备耦合，以确定多组校准参数值中的哪一组得到具有最低量噪声的数字输出，以及使所述ADC设备应用与最低噪声相关联的校准参数。

Description

模数转换器设备的校准
相关申请的交叉引用
本申请要求2015年5月28日提交的、名称为“CALIBRATION OF ANALOG-TO-DIGITALCONVERTERS(模数转换器的校准)”美国临时专利申请No.62/167,434的优先权，该在先申请的全文通过引用方式合并于本文中。
背景技术
理想的模数转换器(ADC)应当在其模拟输入与其数字输出之间展现出线性关系。在实际的ADC中，由于组件失配、非理想布局、建模局限性以及与理想或期望的行为的其它偏差源，该关系经常是非线性的。
附图说明
通过结合附图进行以下详细说明，将容易理解实施方案。为利于该说明，相似的附图标记指代相似的结构元件。在附图的各图中，实施方案通过实施例的方式示出，而不是通过限制的方式示出。
图1是根据各个实施方案的用于校准模数转换器(ADC)设备的系统的框图。
图2是根据各个实施方案的可包含在图1的系统中的ADC设备的部分的框图。
图3是根据各个实施方案的可包含在图1的系统中的逐次逼近寄存器(SAR)ADC的实施例的框图。
图4是根据各个实施方案的图3的SAR ADC的实施例的示意图。
图5是根据各个实施方案的校准ADC设备的方法的流程图。
图6是描绘了在使用本文公开的各个实施方案时实现的实施例的性能改进的绘图。
图7和图8是描绘根据各个实施方案的通过图1的系统进行ADC设备中的偏置或微调值的选择性设定的绘图。
具体实施方式
本文公开了用于校准模数转换器(ADC)设备的系统，以及相关的设备和方法。在一些实施方案中，用于校准ADC设备的系统可包括ADC设备，其中所述ADC设备包括ADC和抖动源，并且其中所述ADC设备应用一组校准参数以生成数字输出。该系统还可以包括校准电路系统，其与所述ADC设备耦合，以判定所述多组校准参数值中的哪一组得到具有最低噪声量的数字输出，以及使得所述ADC设备应用与最低噪声相关联的校准参数。
如上所述的，由于过程变化(例如，电容器失配)、非理想布局以及建模局限性引起的组件失配会导致ADC传递曲线中的非线性。常规地，通过将随机噪声注入模拟域中的输入以及从数字域中减去等价物，可以减小线性度误差。该增加随机噪声以改进ADC线性度超过其固有线性度的过程称为抖动。然而，抖动也会由于组件失配而遭受误差。如果所添加的模拟噪声量不等于所减的数字噪声量，则ADC的性能会变坏，而不是变好。通常用于测量非线性度的度量是积分非线性(INL)和差分非线性(DNL)，其中INL是DNL的运行和。典型地，INL/DNL测量需要变化的输入来遍及ADC传递曲线。
可采用校准来最小化组件失配的影响。校准可以跟踪每个组件距其理想值的偏差并且可试图最小化数字域中该偏差引入的误差。每个校准运行可以更新存储在校准查找表(LUT)中的一组校准参数(例如，校准系数)。在本文公开的实施方案的各个实施方案中，校准可以实现为前台过程(例如，通过在启动时按需执行校准运行，或者当操作条件变化时按需执行校准运行)，或者实现为后台过程(例如，按常规的时间安排)。
即使进行显著的平均化，常规的校准也易于受系统中的噪声影响。这会导致从校准运行到校准运行的INL/DNL变化。在ADC校准期间增加样本数量是最场景的用于降噪的方法。虽然该策略可以降低主分布的操作，但是其对变换的歪斜成分具有极小的影响。如本文所公开的，可以通过拾取“最佳”校准运行以及清除其它的来提高性能。各个实施方案在本文中呈现以用于解决限定和实现用于确定哪些校准运行是良好的(以及因此应当被依赖)以及哪些校准运行是差的(以及因此应当被丢弃)的高效的技术的难题。
本文公开的各个实施方案认识到，抖动将各中级码(例如，16位ADC中的位7至10)处的非线性映射到较窄的码(例如，最低有效位(LSB))部分。结果是抖动的添加导致更高的噪声。如果抖动成分在ADC成分(例如，当ADC包括抖动成分时ADC的“规律”成分)之后被校准，则由于误差累积，抖动成分的弱的校准会表明，ADC的成分同样被弱校准(即，表明这是总体上的弱校准运行)。
关键的观察是，抖动成分的弱校准会作为较高的总噪声出现在ADC的输出。如本文所使用的，“噪声”可以是指信号中的变化的任何适合的测量。噪声测量的特定实施例可包括方差、标准差、较高中心矩或任何其它变化测量。本文公开的各个实施方案可以使用ADC输出处的噪声测量作为INL或DNL测量的替代，从而在好的校准运行和差的校准运行之间进行区分。使用简单的且快速的测试类噪声作为度量来判断校准运行的精度的能力，而不是计算上昂贵的度量类INL或DNL，会实现显著的实际性能改进。在本文公开的一些实施方案中，电路系统可以嵌入设备中以区分好的和差的校准运行，并且选择实现最佳噪声性能(以及因此，好的INL/DNL性能)的校准运行。
在下面的详细说明中，参考了附图，附图构成详细说明的部分，并且其中仅通过实例的方式示出了可实现的实施方案。应当理解，可以使用其它实施方案，并且可以在不偏离本公开的范围的情况下进行结构或逻辑上的改变。因此，下面的详细说明不应在限制的意义上考虑。
各个操作可以按最有助于理解权利要求主题的方式依次描述为多个离散的动作或操作。然而，描述的顺序不应解释为暗示这些操作必然是顺序相关的。特别地，这些操作可以不按呈现的顺序来执行。所描述的操作可以按不同于所描述的实施方案的顺序来执行。可以执行各附加的操作，和/或可以在附加的实施方案中省去所描述的操作。
为了本公开的目的，短语“A和/或B”意思是(A)、(B)或(A和B)。为了本公开的目的，短语“A，B和/或C”意思是(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A，B和C)。当参考测量范围使用时，术语“在…之间”包含了测量范围的端点。如本文所使用的，记号“A/B/C”意思是(A)、B)和/或(C)。
说明书使用了短语“在一个实施例中”或“在实施例中”，其可各自指代相同或不同实施方案中的一个或多个。此外，如参考本公开的实施方案所使用的术语“包括”、“包含”、“具有”等是同义的。公开可以使用基于视角的描述，诸如“上方”、“下方”、“顶部”、“底部”和“侧部”；这些描述用于方便论述，而不意在限制公开的实施方案的应用。附图不一定是按比例绘制的。
图1是根据各个实施方案的用于校准ADC设备102的系统100的框图。系统100包括ADC设备102和校准电路系统110。根据本文所公开的技术，校准电路系统110可与ADC设备102耦合且可以控制ADC设备102使用的校准参数。
ADC设备102可包括抖动源104、ADC 106和校正电路系统108。虽然抖动源104、ADC106和校正电路系统108在图中单独地标出，但是这些组件中的多个组件可以根据需要在ADC设备102的各实现内进行物理地或逻辑地组合。
抖动源104可以是如上文所述的ADC 106的模拟噪声源。例如，图2是抖动布置128的框图，其中抖动源104生成模拟噪声，模拟噪声被提供给输入到ADC 106的求和结点130。抖动源104还生成模拟噪声的数字表示且将其提供给差结点132，使得模拟噪声的数字表示可从ADC 106的输出中减去。在一些实施方案中，抖动源104可以与ADC 106分离，而在其它实施方案中，抖动源104可包含在ADC 106中(以及例如求和结点130可以包含在组合抖动源104/ADC 106中)。下面参考图4来论述后一实施方案的实施例。在一些实施方案中，差结点132可以由校正电路系统108来提供。
校正电路系统108可以与ADC 106的输出耦合，并且可以调节由ADC 106提供的“原始”数字信号以生成“校正后”数字信号，该“校正后”数字信号可由ADC设备102输出为数字输出122(DOUT)。在一些实施方案中，校正电路系统108可将校准参数应用于由ADC 106提供的原始数字信号以生成校正后数字信号。这些校准参数以及校正电路系统108所使用的来应用这些校准参数的技术可以取本领域已知的任何ADC校准技术的形式。例如，校准参数可以包括与逐次逼近寄存器(SAR)ADC的开关电容器数模转换器(DAC)中包含的位电容器中的不同的位电容器相关联的校准系数，如下文参考图3和图4所论述的。校正电路系统108所应用的校准参数可存储在校准参数存储设备120中，校准参数存储设备120可以与ADC设备102以及与校准电路系统110耦合。校准参数存储设备120可以呈本文公开的任何存储设备的形式，并且可以包括例如LUT，在LUT中可以组织校准参数。
校准电路系统110可以从ADC设备102接收数字输出122，并且可以控制ADC 102的校准。特别地，校准电路系统110可以控制存储在校准参数存储设备120中存储的校准参数，并且还可以控制ADC设备102执行的校准运行。校准电路系统110可以包括性能仲裁电路系统112、定序器电路系统114和接口电路系统116。虽然性能仲裁电路系统112、定序器电路系统114和接口电路系统116在图1中单独地标出，这些组件中的多个组件可以根据需要在校准电路系统110的各个实现内物理地或者逻辑地组合。例如，在一些实施方案中，校准电路系统110可由包括性能仲裁逻辑、定序器逻辑和接口逻辑在内的嵌入式定制可编程处理器来提供。在一些实施方案中，该可编程处理器可以是数字信号处理器(DSP)、校准电路系统110还可以包括任何支持本文公开的操作的适合的存储器。
性能仲裁电路系统112可配置为分析来自ADC设备102的数字输出122。在一些实施方案中，性能仲裁电路系统112可以配置为测量由ADC设备102生成的一组数字输出122中的噪声量且将多个不同的数字输出122组的噪声量进行比较(例如，识别“最佳”校准运行)，如下文详述的。
定序器电路系统114可配置为与ADC设备102通信以调节ADC设备102的校准设定(例如，校准长度)以及操纵存储在校准参数存储设备120中的校准参数值。定序器电路系统114可以启动ADC设备102的校准运行且管理校准运行的定时。在一些实施方案中，定序器电路系统114可与ADC设备102通信以改变ADC设备102的偏置或微调设定，如下文详述的。在一些实施方案中，定序器电路系统114可以呈可编程状态机的形式。
接口电路系统116可以提供校准电路系统110与一个或多个其它计算设备之间的接口。例如，接口电路系统116可以提供校准电路110与SPI总线上的另一设备之间的串行外围接口(SPI)连接。在一些实施方案中，在校准电路系统110处接收到的来自接口电路系统116的数据可用于控制校准过程。例如，用于校准长度的值(例如由人类用户生成或者自动地由另一计算设备生成)可在校准电路系统110处经由接口电路系统116接收。在一些实施方案中，接口电路系统116可用于将来自校准电路系统110的数据报告给另一计算设备。例如，存储在校准参数存储设备120中的校准参数的值可以经由接口电路系统116报告给另一计算设备。在一些实施方案中，校准电路系统110可以是可编程的，并且可以经由接口电路系统116接收更新的校准算法。校准电路系统110可在操作期间(例如，在系统100已经离开工厂后)实现那些更新的校准算法。
在校准运行期间，开关SA可以打开(将ADC设备102的输入与模拟输入AIN解耦)，并且开关SB可以闭合(将ADC设备的输入与已知的电压耦合)。虽然图1所示的已知电压是地(并且因此开关SB的闭合可以代表内部输入短路)，但是可使用任何已知的电压。开关SA和SB可由定序器电路系统114来控制。一旦开关SB闭合，ADC设备102的不同的校准参数可以利用本领域已知的任何常规的校准技术来设定。例如，第一校准系数可以按特定校准表达来设定以最小化误差，然后第二校准系数可以利用第一校准系数的设定值以校准表达来设定，然后第三校准系数可以利用第一校准系数和第二校准系数的设定值以校准表达来设定，等等。当校准电路系统110已经确定了各个所需要的校准参数的值时，校准运行完成。
校准电路系统110可以执行多个校准运行，并且可以将它们的品质进行比较以选择很可能产生最佳性能的校准运行。特别地，在特定校准运行(具有关联的一组校准参数)之后，开关SB可以闭合，并且性能仲裁电路系统112可以接收在其在一组校准参数下操作时由ADC设备102生成的数字输出122的多个样本。性能仲裁电路系统112可以生成表示这些样本中的变化性的噪声测度，如上文所论述的。性能仲裁电路系统112可以存储噪声测度以及关联的一组校准参数(例如，存储在校准电路系统110中所包含的存储设备(未示出)中)，然后校准电路系统110可以启动新的校准运行。在该新的校准运行(生成一组新的校准参数)之后，开关SB可以闭合，并且性能仲裁电路系统112可以再次接收此时在新的一组校准参数下操作的ADC设备102所生成的数字输出122的多个样本。性能仲裁电路系统112可以生成表示样本中的可变化性的新的噪声测度，并且可以针对先前存储的噪声测度来存储该新的噪声测度。如果新的噪声测度低于先前存储的噪声测度，则性能仲裁电路系统112可以确定，新的校准运行是比先前校准运行高品质的运行，并且新的一组校准参数可存储在正常操作期间ADC设备102所使用的校准参数存储设备120中。两个校准运行的结果的比较仅是示例性的，并且校准电路系统110可以根据需要比较多于两个的校准运行。下面参考图5来论述校准ADC设备102的方法的特定实施方案。
在一些实施方案中，ADC 106可以是SAR ADC。图3是呈SAR ADC形式的实施例ADC106的框图。图3的SAR ADC 106可以使用DAC 136来连续地比较基准电压和模拟输入信号AIN，如下面所论述的。
ADC 106可以包括采样保持放大器(SHA)134、数模转换器(DAC)136、比较器138和SAR逻辑140。SHA 134可以在其输入处接收模拟输入信号AIN，并且可以提供模拟输入信号AIN的值的样本给比较器138的输入端子。比较器138可以生成输出，该输出指示在一个输入端子处的输入是否大于或小于另一输入端子处的输入。DAC 136可以将模拟值提供给比较器138的另一输入端子，并且模拟值可以是由SAR逻辑140提供给DAC 136的输入值的数模转换的结果。DAC 136可以在中等标度启动，并且基于比较器138的输出，SAR逻辑140可以改变提供给DAC 136的数字值，使得DAC 136的输出顺序地朝向产生SHA 134的输出与DAC 136的输出之间的最小差值的值收敛。SAR逻辑140可以提供与该值相关联的数字输入作为ADC106的数字输出。N位转换可以采取N个比较步骤。如上文参考图1所论述的，该数字输出可以是“原始”数字输出，并且可以提供给校正电路系统108进行校正。
当ADC 106是SAR ADC时，ADC 106的总精度和线性度可以主要通过内部DAC 136的精度和线性度来确定。常规地，最精确的SAR ADC已经使用了激光微调薄膜DAC来实现期望的精度和线性度。薄膜电阻器微调的过程增加了成本，并且在经受机械封装应力时，薄膜DAC中所包含的薄膜电阻器的值会受影响。开关电容器(或电荷再分布)DAC可以不呈现出这些缺陷。许多开关电容器DAC的精度和线性度主要由高精度广科法来确定，这又控制了电容器板面积和电容以及匹配。另外，小的电容器可与主位电容器平行地放置，并且这些小的电容器可以在自动校准例程的控制下切入和切出以实现高精度和线性度(而无需薄膜激光微调)。在一些实施方案中，DAC 136可以是开关电容器DAC。
图4示出了8位开关电容器DAC 136的实施例。显示出开关处于跟踪(或采样，或获取)阶段，在该节点中，模拟输入电压不断地对全部的位电容器144的并联组合进行充电和放电。保持阶段是通过打开SIN来启动的，在电容器阵列上留下采样模拟输入电压。开关SC随后打开以开始转换阶段。与AIN成比例的电荷现在被捕集在电容器阵列中。如果S0-S7均接地，则等于–AIN的电压出现在节点A处。将S7连接到基准电压VREF将等于VREF/2的电压与–AIN相加(即，节点A、VA处的电压变得等于–AIN+VREF/2)。如果VA<0(即，AIN>VREF/2)，则比较器138的输出高。如果VA>0(即，AIN<VREF/2)，则比较器138的输出低。如果比较器138的输出高，则SAR逻辑140可以保持开关S7连接到VREF；如果比较器138的输出低，则SAR逻辑140可以将开关S7接地。下一开关S6随后连接到VREF，并且新的电压VA与地进行比较，如上所述。对于全部的开关S7-S0继续该顺序；在转换间隔结束时，节点A处的电压等于：
VA＝-AIN+B7*VREF/2+B6*VREF/4+B5*VREF/8+…+B0*VREF/128
其中，如果开关Si连接到VREF，则Bi是1；而如果开关Si连接到地，则Bi是0。值Bi提供了模拟输入AIN的数字表示。包含了虚假电容器(与开关SX相关联)，使得阵列的(二进制加权值)的总电容累积为2C；该虚假电容器在获取阶段中连接到AIN并且在转换阶段中连接到地(并且在位决策过程中不起主动作用)。在转换间隔结束时，S0-S7和SIN连接到AIN，SC连接到地，并且转换器准备好另一周期。
图4的开关电容器DAC 136还包括充当抖动源104的两个抖动电容器142。在图4中使用两个抖动电容器142仅为示例性的，并且可包含任意期望数量的抖动电容器142。在获取阶段中，抖动电容器142可以随机地(或者伪随机地)连接到地或VREF(例如，通过校正电路系统108)。在转换阶段中，抖动电容器142可切换到VCM，从而将一定量的电压加或减到模拟域中的节点A。VCM处的电压可以等于VREF/2。对应于在数字域中加或减的电压的量的数字码可以在数字域中减去以从输出去除抖动(例如，如上文参考图2的差结点132所论述的)。
大多数SAR ADC采用校准来最小化DAC 136的电容器阵列中的误差。这些校准方案经常本质上是随机的，得到从一次校准到另一校准变化的ADC传递曲线，以及因此从一次校准到另一校准的噪声变化。校准抖动位将歪斜成分(加性噪声)添加到噪声变化。特别地，在一些实施方案中，校准参数存储设备120可以存储与位电容器144和抖动电容器142中的一些或全部相关联的不同的校准系数。例如，在示例性的实施方案中，校准参数可包括用于四个最高有效位B7-B4以及用于抖动电容器142的校准系数。可以不校准最低有效位B3-B0。通过利用与B3-B0相关联的位电容器144的电容的假设已知值校准B4(测量其误差)，校准运行可以开始。一旦B4被校准，随后可以利用B4的校准值以及与B3-B0相关联的位电容器144的电容的假设已知值来校准B5。该过程可以继续校准B6(基于B5，B4和B3-B0)以及B7(基于B6，B5，B4和B3-B0)。在位电容器144已经校准后，可利用B7-B4的校准值和B3-B0的假设已知值，来校准抖动电容器142。由于校准后的位B7-B4已经用于校准抖动电容器142，所以B7-B4的校准中的误差会累积并且出现在抖动电容器142的校准中。当抖动电容器142在正常操作期间随机地切换时，在校准期间累积的误差将显现其自身作为噪声(因为在模拟域中施加的抖动未在数字域中完全地减去)。该噪声的测量可因此指示校准运行的品质。
图5是根据各个实施方案的用于校准ADC设备的方法200的流程图。虽然方法200中的操作按特定顺序来论述，这些操作中的各个操作可适当地按其它顺序或者并行地执行。图5所示的各个操作可适当地省去。虽然方法200可在下文中参考图1-4的论述中示出，但是方法200可用于校准任何适合的ADC设备。
在202，校准电路系统110(例如，定序器电路系统114)可以设定校准运行计数器i等于1(或另一适合的初始值)。
在204，校准电路系统110(例如，定序器电路系统114)可以设定表示要执行的校准运行的最大数量的值M。在一些实施方案中，M值可从外部计算设备经由接口电路系统116提供给校准电路系统110。
在206，校准电路系统110(例如，定序器电路系统114)可以使得执行校准运行以生成用于校准运行i的校准参数的一组值(由values(i)标示)。例如，校准参数可规定，与开关电容器DAC 136中所包含的不同的位电容器144和抖动电容器142相关联的校准系数(例如，上文参考图4所论述的)。
在208，校准电路系统110(例如，定序器电路系统114)可以设定用于ADC设备102工作的校准参数等于values(i)中的值。结果，ADC设备102可在其工作期间应用values(i)中的校准参数值。
在210，校准电路系统110(例如，性能仲裁电路系统112)可确定在ADC设备102应用values(i)中的校准参数值的同时由ADC设备102生成的数字输出122的样本的数量n>0的噪声测度(由noise(i)标示)。在210处确定的噪声测度可呈本文所述的任何噪声测度的形式(例如，方差)。
在212，校准电路系统110(例如，性能仲裁电路系统112)可判定校准运行i是否是第一校准运行。如果是，则校准电路系统110可进行到214并且将噪声测度noise(i)存储在存储器中作为最佳观测噪声测度(由bestnoise标示)，并且也进行到216，将values(i)存储在存储器中。存储器可以为例如包含在校准电路系统110中的寄存器或其它存储器结构。
在216，校准电路系统110(例如，定序器电路系统114)还可以将校准运行i期间ADC设备102的任何偏置/微调设定存储在存储器中。校准电路系统110(例如，定序器电路系统114)随后可进行到224，并且判定当前校准运行i是否是最佳校准运行(M)。如果i＝M，则校准电路系统110可进行到228并且将存储器的内容应用于ADC设备102的操作。例如，校准电路系统110(例如，定序器电路系统114)可以将存储在存储器中的校准参数的值提供给校准参数存储设备120，使得ADC设备102在其正常操作期间使用那些值。如果要执行更多的校准运行，则校准电路系统110(例如，定序器电路系统114)可进行到226，并且在反馈206且开始另一校准运行之前将值i增一。
如果校准电路系统110在212处判定校准运行i不是第一校准运行，则校准电路系统110(例如，性能仲裁电路系统112)可进行到218并且判定噪声测度noise(i)是否小于最佳观测噪声测度bestnoise。如果是，则校准电路系统110可以进行到220并且将噪声测度noise(i)存储为最佳观测噪声测度(由bestnoise标示)并且进行到222将values(i)存储在存储器中。在222处，校准电路系统110(例如，定序器电路系统114)还可以将校准运行i期间ADC设备102的任何偏置/微调设定存储在存储器中。校准电路系统110随后可进行到224，如上所述。
如果校准电路系统110在218处判定噪声测度noise(i)大于最佳观测噪声测度bestnoise，则校准电路系统110可进行到224。通过这种方式，ADC设备102的校准参数可由与最低性能噪声相关联的值来更新。
本文所公开的系统100可用于任何适合的应用。例如，系统100可部署在电子成像设备中，其中模拟输入AIN可由图像传感器(例如，电荷耦合器件(CCD))来提供。成像应用中的重要的客户规格是保持接地输入电平处的噪声在阈值以下。需要保持校准之间的噪声和噪声变化在控制之下。本文公开的各个实施方案可显著地改进常规技术并且可以实现成像应用的噪声目标。例如，图6示出了通过如下两种不同的ADC设备进行的多个校准运行中的LSB中的噪声的均方根值的标准化直方图：常规的ADC设备(直方图252)和系统100中的ADC设备102(直方图254)。直方图254证实了可通过系统100实现的校准运行之间的降噪变化(其可以是例如近似50％的标准差的减小)。
如上文所表明的，在一些实施方案中，定序器电路系统114可以开始校准且管理系统定时。性能仲裁电路系统可测量每个校准运行中的噪声并且识别最佳运行。可通过在例如内部输入短路使能的情况下分析许多ADC输出样本来测量噪声。定序器电路系统114可以节约每个通道的最佳校准系数并且在进入ADC设备102的正常操作模式之前锁定在最佳校准设定。该顺序能够根据需要而运行，或者作为工厂校准例程而顺序，其中最优的LUT数据存储在非易失性存储器(NVM，例如，作为校准参数存储设备120)并且每当系统100被加电时装载。
在一些实施方案中，校准电路系统110可以动态地调节ADC设备102的偏置/微调设定以提高性能。产生用于模拟电路设计的精确的设备模型是一个挑战，尤其是以精细工艺几何结构。该挑战经常导致增加各种需要在特征化时最优化的ADC偏置/微调设定(例如，比较器138以及DAC 136的设定)。然而，最优/偏置/微调设定可以随工作条件(例如，电源电压、温度、频率等)和过程变化而变化。典型地，该偏置/微调设定在正常工作条件下最工厂中被优化，导致相对于变化的工作条件和零件的次最优性能。为解决这点，在一些实施方案中，校准电路系统110可以实时地设定偏置和微调设定以提高ADC设备102的性能。在一些这样的实施方案中，性能仲裁电路系统112可测量每个偏置/微调设定的噪声并且识别ADC设备102的当前工作条件的最佳设定。例如，图7是用于不同的两组偏置/微调设定的噪声相对于电源电压曲线302和304的绘图。当电源电压在值VX以下时，与曲线304相关联的偏置/微调设定显现出低噪声；当电源电压在值以上时，与曲线302相关联的偏置/微调设定显现出低噪声。校准电路系统110(例如，性能仲裁电路系统112)可以分析作为偏置/微调设定的函数可用的噪声数据(采集，例如如上文参考图5的方法200的216至222所论述的)并且可以设定ADC设备102的偏置/微调设定以及校准参数的值的设定(例如，上文参考图5的方法200的228所论述的)。图8示出了用于图7中所示的实施例数据的校准电路系统110进行该干预的结果；校准电路系统110可以使得ADC设备102根据曲线308来工作，提供对于特定电源电压已知的最低噪声设定。虽然参考图7和图8所论述的工作条件是电源电压，可以按照上述的方式来处理任何其它工作条件(例如，温度、频率等)以提高ADC设备102的性能。因此，在一些实施方案中，校准电路系统110可以提供分析ADC设备102(其可以包括例如SAR ADC)的输出且相应地改变ADC控制(微调/偏置)设定以获得最佳噪声与线性度性能的固定或可编程电路。
校准电路系统110的一些实施方案的可编程本质解锁了将校准算法开发与缓慢的硅修正循环解耦的能力。另外地，每个算法可以实现以满足每个客户的具体性能需要。例如，可实现算法以优化低频噪声、踢回、串扰和/或启动时间，取决于应用的需要。
本文公开的各个实施方案利用了噪声测量作为INL测量的有效替代，从而在具有校准的ADC中区分好的和差的校准运行。本文公开的各个实施方案利用噪声测量作为INL测量的有效替代，从而在具有校准的SAR ADC中区分好的和差的校准运行。本文公开的各个实施方案利用了噪声测量作为INL测量的有效替代，从而在具有校准和抖动的SAR ADC中区分好的和差的校准运行。
在一些实施方案中，校准电路系统110(例如通过一个或多个编程处理设备来实现)可以分析校准运行且选择具有最小噪声的一个。例如，校准电路系统110可以分析ADC设备102的数字输出122且利用该数字输出数据来确定应当使用哪些校准系数。在一些实施方案中，校准电路系统110可以实现为包括性能仲裁器(分析ADC输出数据)和定序器(调节ADC设定)的嵌入式定制可编程处理器。性能仲裁器和定序器可以分别是性能仲裁电路系统112和定序器电路系统114的实现。在一些实施方案中，定序器可以多次开始校准。例如，定序器可以在用于ADC设备102的变化的偏置/微调条件下多次运行校准过程，在各情况下测量噪声，保存每个通道的最佳校准系数和偏置/微调设定，并且在进入正常操作模式之前应用最佳设定。通过彻底搜索偏置/微调设定，校准电路系统110可以最小化具体操作条件(电压、温度、频率等)的噪声，如上文所论述的。
性能仲裁器的功能可以是测量每个运行中的测量以及挑选最佳运行。定序器可以保存每个通道的最佳校准系数以及偏置/微调设定，并且在进入正常操作模式之前应用最佳设定。在一些情况下，与具体的ADC偏置/微调条件相关联的最佳设定能够应用以针对该具体的ADC偏置/微调条件优化ADC。在一些实施方案中，校准电路系统110能够在具有零外部开销的情况下运行。在一些实施方案中，校准电路系统110的可编程本质可确保优化算法能够适合于每个客户的具体性能需求。校准电路系统110可与任何具有偏置/微调控制的ADC设备仪器使用以针对任何具体操作条件(在频率、电压、温度等范围内)优化设定。
在一些实施方案中，本文公开的一个或多个技术(例如，图5的方法200)可以在系统100每次启动时执行。这可有益地最小化客户编程开销，但是会需要加载和执行技术的时间。在一些实施方案中，本文公开的一个或多个技术(例如图5的方法200)可以在工厂运行一次，并且测试校准参数和偏置/微调设定可存储在NVM中且在系统100每次启动时应用。这可以最小化启动时间，但是需要客户开销以及外部NVM(其会在一些应用中需要存储近似10千比特)。该方法还不能使得校准电路系统100对于不同的工作条件来优化ADC设备102的性能。
在一些实施方案中，系统100可实现在单个芯片(由图1中的芯片边界126指示)上。因为数据分析能够在片上执行，所以系统100的一些这样的实施方案可加速测试时间。
上文论述的实施方案能够应用于任何电子设备。这些设备的非限制实施例包括医疗系统、科学仪器、无线和有线通信、雷达、工业过程控制、音频与视频装备以及其它仪器设备。本文所描述的实施方案的一个尤其有用的应用是数字成像，或其它类似的系统，其中ADC设备能够受益于本文所描述的校准方案。
用于校准ADC设备的各种装置的零件可以包括执行本文所描述的功能的电子电路系统。在一些情况下，装置的一个或多个零件可由专门配置为用于实施本文所描述的功能的处理器来提供。例如，处理器可以包括一个或多个专用组件，或者可以包括可编程逻辑门，这些可编程逻辑门可配置为实施本文所描述的功能。电路系统可在模拟域、数字域或在混合信号域中工作。在一些实例中，处理器可配置为通过执行存储在非暂态计算机介质上的一个或多个指令来实施本文所描述的功能。
在一个示例的实施方案中，本文所论述的任意数量的电路可以实现在相关联的电子设备的板上。该板可以是通用电路板，其能够保持电子设备的内部电子系统的各种组件，并且进一步提供用于其它外围设备的连接器。更具体地，该板能够提供电连接，通过该电连接系统的其它组件能够进行电通信。任何适合的处理器(包含数字信号处理器、微处理器、支持芯片组等)、计算机可读非暂态存储器元件等可以基于特定的配置需要、处理需求、计算机设计等而适当地与板耦合。其它组件，诸如外部存储设备、附加传感器、用于音频/视频显示的控制器以及外围设备可以作为插入卡、经由电缆附接到板上，或者集成到板本身中。在各个实施方案中，本文所描述的功能可以仿真形式实现为运行于布置在支持这些功能的结构内的一个或多个可配置(例如，可编程)元件内的软件或固件。提供仿真的软件或固件可以设置在非暂态计算机可读存储介质上，其包含有允许处理器实施那些功能的指令。
在另一示例性的实施方案中，图中的电路可以实现为独立的模块(例如，具有配置为执行具体应用或功能的关联组件和电路系统的器件)或者实现为电子器件的专用硬件的插入模块。注意，本公开的特定实施方案可易于包含在片上系统(SoC)封装件中，或者部分地，或者完全地。SoC代表了将计算机或其它电子系统的组件集成到单个芯片的集成电路(IC)。SoC可以包含数字的、模拟的、混合的信号，并且经常包含射频功能：全部可设在单个芯片基板上。其它实施方案可以包括多芯片模块(MCM)，多个单独的IC位于单个电子封装件内且配置为通过电子封装件彼此紧密交互。在其它各实施方案中，本文所描述的校准功能可以实现在专用集成电路(ASIC)、现场可编程门阵列(FPGA)和其它半导体芯片中的一个以上的硅核中。
注意，通过本文提供的若干实施例，根据两个、三个、四个、或更多的电组件描述了相互作用。然而，这仅为了清晰且仅为了示例的目的而做出。应当理解，系统能够按任何适合的方式进行结合。沿着类似的设计替选项，本文公开的任何组件可以组合在各种可能的构造中，全部都明确在本说明书的宽泛范围内。在一些情况下，通过仅参考有限数量的电气元件，可能更容易描述给定流程集合的一个以上的功能。应当理解，本文公开的电路易于进行缩放并且能够适应大量的特征以及更加复杂/精细化的布置和配置。
重要的是指出，与ADC校准有关的功能仅图示说明了可以由本文公开的系统实施的或者在本文公开的系统内实施的一些可能的功能。这些操作中的一些操作可以适当地删除或去除，或者这些操作可以进行大幅地修改或改变，而不偏离本公开的范围。另外，这些操作的定时可以在很大程度上改变。为了实施例和论述的目的前面提供了操作流程。通过本文描述的实施方案提供了很大的灵活性，因为可以提供任何适合的布置、时间顺序、配置和定时机制，而不偏离本公开的教导。
下面的段落中提供了本文公开的各个实施方案的实施例。
实施例1是用于校准模数转换器(ADC)设备的系统，包括：所述ADC设备，其中所述ADC设备包括ADC和抖动源，并且其中所述ADC设备应用一组校准参数以生成数字输出；以及校准电路系统，其与所述ADC设备耦合以便：确定当所述ADC设备应用所述一组校准参数的第一值时通过所述ADC设备生成的第一多个数字输出中的第一噪声量；确定当所述ADC设备应用所述一组校准参数中的第二值时通过所述ADC设备生成的第二多个数字输出中的第二噪声量；判定所述第二噪声量大于所述第一噪声量；以及响应于判定出所述第二噪声量大于所述第一噪声量，使得所述ADC设备应用所述一组校准参数的第一值。
实施例2可以包括实施例1的主题，并且可进一步规定，确定由所述ADC设备生成的所述第一多个数字输出中的所述第一噪声量包括：使得所述ADC设备的输入与基准电压耦合；其中通过所述ADC设备生成的所述第一多个数字输出响应于所述输入处的基准电压而生成。
实施例3可包括实施例1-2中的任一个的主题，并且可进一步规定，确定通过所述ADC设备生成的所述第一多个数字输出中的所述第一噪声量包括：确定所述第一多个数字输出的方差。
实施例4可包括实施例1-3中的任一个的主题，并且可进一步规定，所述一组校准参数包括一个或多个抖动校准参数。
实施例5可包括实施例4的主题，并且可进一步规定，所述校准电路系统按预定顺序选择所述一组校准参数中的单个校准参数的值，并且所述一个或多个抖动校准参数是所述预定顺序中的最后一个。
实施例6可包括实施例4-5中的任一个的主题，并且可进一步规定，所述ADC设备包括开关电容器数模转换器(DAC)，所述一组校准参数包括用于所述开关电容器DAC中的每个单个位电容器的单个校准参数，并且在所述一个或多个抖动校准参数被设定之前，用于每个单个位电容器的所述单个校准参数在所述一个或多个抖动校准参数被设定。
实施例7可包括实施例6的主题，并且可进一步规定，所述一个或多个抖动校准参数包括用于一个或多个抖动电容器中的每一个的单个校准参数。
实施例8可包括实施例1-7中的任一个的主题，并且可进一步规定，所述ADC设备包括校正电路系统，所述校正电路系统将所述一组校准参数应用于未校正数字输出以生成校正后数字输出，并且其中所述第一多个数字输出和第二多个数字输出是校正后数字输出。
实施例9可包括实施例1-8中的任一个的主题，并且可进一步规定，所述ADC设备和所述校准电路系统包含在单个芯片中。
实施例10可包括实施例1-9中的任一个的主题，并且可进一步规定，所述ADC设备包括逐次逼近寄存器(SAR)ADC。
实施例11一种电子成像设备，包括：图像传感器，其生成模拟图像数据；以及抖动模数转换器(ADC)设备，其与所述图像传感器耦合，其中所述抖动ADC设备应用一组校准参数以响应于模拟图像数据而生成数字图像数据，并且所述一组校准参数的值被选择以最小化接地输入电平处的噪声。
实施例12可包括实施例11的主题，并且可进一步规定，所述抖动ADC设备包括开关电容器数模转换器(DAC)。
实施例13可包括实施例11-12中的任一个的主题，并且可进一步包括接收抖动ADC设备的校准长度的接口电路系统。
实施例14可包括实施例11-13中的任一个的主题，并且可进一步包括接收更新校准算法的接口电路系统。
实施例15可包括实施例11-14中的任一个的主题，并且可进一步包括基于所述抖动ADC设备的操作条件来改变所述抖动ADC设备的偏置或微调设定的电路系统。
实施例16是一种校准模数转换器(ADC)设备的方法，包括：设定用于所述ADC设备的一组校准参数的第一值，其中所述ADC设备包括抖动源和ADC；在设定所述第一值之后，使所述ADC设备的输入与基准电压耦合，并且使所述ADC设备生成第一多个数字输出；确定所述第一多个数字输出的第一噪声测度；设定用于所述ADC设备的所述一组校准参数的第二值；在设定所述第二值后，使所述ADC设备的输入与所述基准电压耦合，并且使所述ADC设备生成第二多个数字输出；确定所述第二多个数字输出的第二噪声测度；判定所述第一噪声测度小于所述第二噪声测度；以及响应于所述判定，设定所述一组校准参数的值等于所述第一值。
实施例17可包括实施例16的主题，并且可进一步包括：在设定用于所述ADC设备的所述一组校准参数的第一值之前，执行校准运行以确定所述第一值。
实施例18可包括实施例17的主题，并且可进一步包括：在设定用于所述ADC设备的所述一组校准参数的第二值之前，执行校准运行以确定所述第二值。
实施例19可包括实施例16-18中的任一个的主题，并且可进一步包括：设定用于所述ADC设备的所述一组校准参数的第三值；在设定所述第三值之后，使所述ADC设备的输入与所述基准电压耦合，并且使所述ADC设备生成第三多个数字输出；确定所述第三多个数字输出的第三噪声测度；判定所述第三噪声测度小于所述第一噪声测度且小于所述第二噪声测度；以及响应于所述判定，设定所述一组校准参数的值等于所述第三值。
实施例20可包括实施例16-19中的任一个的主题，并且可进一步规定所述ADC设备包含在电子设备中，并且所述方法是在所述电子设备启动时执行的。

Claims (20)

1.用于校准模数转换器(ADC)设备的系统，包括：
所述ADC设备，其中所述ADC设备包括ADC和抖动源，并且其中所述ADC设备应用一组校准参数以生成数字输出；以及
校准电路系统，其与所述ADC设备耦合以便：
确定当所述ADC设备应用所述一组校准参数的第一值时通过所述ADC设备生成的第一多个数字输出中的第一噪声量；
确定当所述ADC设备应用所述一组校准参数中的第二值时通过所述ADC设备生成的第二多个数字输出中的第二噪声量；
判定所述第二噪声量大于所述第一噪声量；以及
响应于判定出所述第二噪声量大于所述第一噪声量，使得所述ADC设备应用所述一组校准参数的第一值。
2.如权利要求1所述的系统，其中确定由所述ADC设备生成的所述第一多个数字输出中的所述第一噪声量包括：
使得所述ADC设备的输入与基准电压耦合；
其中通过所述ADC设备生成的所述第一多个数字输出响应于所述输入处的基准电压而生成。
3.如权利要求1所述的系统，其中确定通过所述ADC设备生成的所述第一多个数字输出中的所述第一噪声量包括：
确定所述第一多个数字输出的方差。
4.如权利要求1所述的系统，其中所述一组校准参数包括一个或多个抖动校准参数。
5.如权利要求4所述的系统，其中所述校准电路系统按预定顺序选择所述一组校准参数中的单个校准参数的值，并且所述一个或多个抖动校准参数是所述预定顺序中的最后一个。
6.如权利要求4所述的系统，其中所述ADC设备包括开关电容器数模转换器(DAC)，所述一组校准参数包括用于所述开关电容器DAC中的每个单个位电容器的单个校准参数，并且在所述一个或多个抖动校准参数被设定之前，用于每个单个位电容器的所述单个校准参数在所述一个或多个抖动校准参数被设定。
7.如权利要求6所述的系统，其中所述一个或多个抖动校准参数包括用于一个或多个抖动电容器中的每一个的单个校准参数。
8.如权利要求1所述的系统，其中所述ADC设备包括校正电路系统，所述校正电路系统将所述一组校准参数应用于未校正数字输出以生成校正后数字输出，并且其中所述第一多个数字输出和第二多个数字输出是校正后数字输出。
9.如权利要求1所述的系统，其中所述ADC设备和所述校准电路系统包含在单个芯片中。
10.如权利要求1所述的系统，其中所述ADC设备包括逐次逼近寄存器(SAR)ADC。
11.电子成像设备，包括：
图像传感器，其生成模拟图像数据；以及
抖动模数转换器(ADC)设备，其与所述图像传感器耦合，其中所述抖动ADC设备应用一组校准参数以响应于模拟图像数据而生成数字图像数据，并且所述一组校准参数的值被选择以最小化接地输入电平处的噪声。
12.如权利要求11所述的电子成像设备，其中所述抖动ADC设备包括开关电容器数模转换器(DAC)。
13.如权利要求11所述的电子成像设备，进一步包括：
接收抖动ADC设备的校准长度的接口电路系统。
14.如权利要求11所述的电子成像设备，进一步包括：
接收更新校准算法的接口电路系统。
15.如权利要求13所述的电子成像设备，进一步包括：
基于所述抖动ADC设备的操作条件来改变所述抖动ADC设备的偏置或微调设定的电路系统。
16.校准模数转换器(ADC)设备的方法，包括：
设定用于所述ADC设备的一组校准参数的第一值，其中所述ADC设备包括抖动源和ADC；
在设定所述第一值之后，使所述ADC设备的输入与基准电压耦合，并且使所述ADC设备生成第一多个数字输出；
确定所述第一多个数字输出的第一噪声测度；
设定用于所述ADC设备的所述一组校准参数的第二值；
在设定所述第二值后，使所述ADC设备的输入与所述基准电压耦合，并且使所述ADC设备生成第二多个数字输出；
确定所述第二多个数字输出的第二噪声测度；
判定所述第一噪声测度小于所述第二噪声测度；以及
响应于所述判定，设定所述一组校准参数的值等于所述第一值。
17.如权利要求16所述的方法，进一步包括：
在设定用于所述ADC设备的所述一组校准参数的第一值之前，执行校准运行以确定所述第一值。
18.如权利要求17所述的方法，进一步包括：
在设定用于所述ADC设备的所述一组校准参数的第二值之前，执行校准运行以确定所述第二值。
19.如权利要求16所述的方法，进一步包括：
设定用于所述ADC设备的所述一组校准参数的第三值；
在设定所述第三值之后，使所述ADC设备的输入与所述基准电压耦合，并且使所述ADC设备生成第三多个数字输出；
确定所述第三多个数字输出的第三噪声测度；
判定所述第三噪声测度小于所述第一噪声测度且小于所述第二噪声测度；以及
响应于所述判定，设定所述一组校准参数的值等于所述第三值。
20.如权利要求16所述的方法，其中所述ADC设备包含在电子设备中，并且所述方法是在所述电子设备启动时执行的。
CN201610363899.2A 2015-05-28 2016-05-27 模数转换器设备的校准 Pending CN106209105A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562167434P 2015-05-28 2015-05-28
US62/167,434 2015-05-28
US15/153,711 US10382048B2 (en) 2015-05-28 2016-05-12 Calibration of analog-to-digital converter devices
US15/153,711 2016-05-12

Publications (1)

Publication Number Publication Date
CN106209105A true CN106209105A (zh) 2016-12-07

Family

ID=57399151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610363899.2A Pending CN106209105A (zh) 2015-05-28 2016-05-27 模数转换器设备的校准

Country Status (3)

Country Link
US (1) US10382048B2 (zh)
JP (1) JP6359589B2 (zh)
CN (1) CN106209105A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110518909A (zh) * 2019-08-15 2019-11-29 中国科学院新疆天文台 一种多核模数转换器的校准方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018088648A (ja) * 2016-11-29 2018-06-07 ルネサスエレクトロニクス株式会社 固体撮像装置
JP6887113B2 (ja) * 2017-04-20 2021-06-16 パナソニックＩｐマネジメント株式会社 演算システム、及び計測システム
US10467113B2 (en) * 2017-06-09 2019-11-05 Hewlett Packard Enterprise Development Lp Executing programs through a shared NVM pool
US10892768B2 (en) * 2017-09-11 2021-01-12 Texas Instruments Incorporated Low noise and low distortion test method and system for analog-to-digital converters
EP3496274A1 (en) * 2017-12-05 2019-06-12 Nxp B.V. Successive approximation register (sar) analog-to-digital converter (adc), radar unit and method for improving harmonic distortion performance
US10333543B1 (en) * 2018-05-10 2019-06-25 Analog Devices Global Unlimited Company Analog-to-digital converter with noise-shaped dither
US10715160B1 (en) 2019-09-13 2020-07-14 Analog Devices International Unlimited Company Low noise analog-to-digital converter
US11652492B2 (en) 2020-12-30 2023-05-16 Analog Devices International Unlimited Company Signal chain with embedded power management
US11146282B1 (en) * 2021-01-04 2021-10-12 Caelus Technologies Limited Calibration of residual errors using least-mean-squares (LMS) and stochastic-gradient methods for an analog-to-digital converter (ADC) with a pre-calibrated lookup table
US11489536B1 (en) 2021-06-25 2022-11-01 Intel Corporation Input circuitry for an analog-to-digital converter, receiver, base station and method for operating an input circuitry for an analog-to-digital converter
US11942960B2 (en) 2022-01-31 2024-03-26 Analog Devices, Inc. ADC with precision reference power saving mode
CN115987287B (zh) * 2023-03-20 2023-06-30 芯翼信息科技(南京)有限公司 基于模数转换器的参数校准方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1813409A (zh) * 2003-06-27 2006-08-02 奥普蒂科伦公司 模拟－数字转换器
US20070297025A1 (en) * 2006-06-26 2007-12-27 Sony Corporation Solid-state image-pickup device and method of processing signal of solid-state image-pickup device
CN104052477A (zh) * 2013-03-15 2014-09-17 亚德诺半导体技术公司 用于模拟数字转换器校准的系统、方法及记录介质

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4896155A (en) * 1988-06-22 1990-01-23 Rockwell International Corporation Method and apparatus for self-calibration of subranging A/D converter
US5187481A (en) * 1990-10-05 1993-02-16 Hewlett-Packard Company Combined and simplified multiplexing and dithered analog to digital converter
US5266951A (en) * 1991-12-30 1993-11-30 Raytheon Company Analog to digital converter calibration system and method of operation
US5189418A (en) * 1992-04-16 1993-02-23 Hewlett-Packard Company Dither error correction
US6885323B2 (en) * 2003-06-27 2005-04-26 Optichron, Inc. Analog to digital converter with distortion correction
US6894631B1 (en) * 2004-03-31 2005-05-17 Analog Devices, Inc. Pipeline ADC digital dithering for increased digital calibration resolution
US6993441B1 (en) 2004-05-12 2006-01-31 Zilog, Inc. Adaptive error correction in an oversampled ADC
US7221299B2 (en) * 2004-06-12 2007-05-22 Nordic Semiconductor Asa Method and apparatus for an ADC circuit with wider input signal swing
US7312734B2 (en) * 2005-02-07 2007-12-25 Analog Devices, Inc. Calibratable analog-to-digital converter system
US8497790B1 (en) * 2012-03-20 2013-07-30 Crest Semiconductors, Inc. Gain calibration
JP5960627B2 (ja) * 2013-03-11 2016-08-02 ルネサスエレクトロニクス株式会社 半導体集積回路装置
CN103346793B (zh) 2013-07-19 2016-12-28 深圳创维－Rgb电子有限公司 一种adc自动校正的方法及装置
US9214951B1 (en) * 2014-05-30 2015-12-15 Realtek Semiconductor Corp. Self-calibrating VCO-based analog-to-digital converter and method thereof
US9525428B2 (en) * 2014-12-17 2016-12-20 Analog Devices, Inc. Randomly sampling reference ADC for calibration
JP5915790B2 (ja) * 2015-02-19 2016-05-11 セイコーエプソン株式会社 Ｄ／ａ変換回路、ａ／ｄ変換回路及び電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1813409A (zh) * 2003-06-27 2006-08-02 奥普蒂科伦公司 模拟－数字转换器
US20070297025A1 (en) * 2006-06-26 2007-12-27 Sony Corporation Solid-state image-pickup device and method of processing signal of solid-state image-pickup device
CN104052477A (zh) * 2013-03-15 2014-09-17 亚德诺半导体技术公司 用于模拟数字转换器校准的系统、方法及记录介质

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110518909A (zh) * 2019-08-15 2019-11-29 中国科学院新疆天文台 一种多核模数转换器的校准方法

Also Published As

Publication number Publication date
US20160352347A1 (en) 2016-12-01
JP6359589B2 (ja) 2018-07-18
JP2016225979A (ja) 2016-12-28
US10382048B2 (en) 2019-08-13

Similar Documents

Publication Publication Date Title
CN106209105A (zh) 模数转换器设备的校准
CN104052477B (zh) 用于模拟数字转换器校准的系统、方法及记录介质
CN102177657B (zh) 具有减小的功率损失的流水线转换器的基于相关度背景校准
US10637495B2 (en) SAR ADCs with dedicated reference capacitor for each bit capacitor
US7671768B2 (en) Digital-to-analogue converter system with increased performance
US9362938B2 (en) Error measurement and calibration of analog to digital converters
CN100499376C (zh) 可于两相异模式下操作的模拟至数字转换器
US8049654B2 (en) Digital trimming of SAR ADCs
US9641189B2 (en) Calibration techniques for SAR ADCs with on-chip reservoir capacitors
CN102082572A (zh) 电容器阵列的校正方法和电容器阵列的校正装置
CN104067521A (zh) 用于减低流水线式模数转换器中的级间增益误差和非线性的基于关联的背景校准
CN103988435B (zh) 在交错式adc中校准定时、增益和宽带失配的方法及设备
KR20140015130A (ko) 아날로그-디지털 가속 변환 방법 및 시스템
CN105720979A (zh) 具有片内储能电容的sar adc的校准技术
EP3182593A1 (en) Circuit for stabilizing a dac reference voltage
US8223049B2 (en) Charge injection mechanism for analog-to-digital converters
US9823285B2 (en) Charge measurement
CN115940947A (zh) 一种数模转换器电容阵列容值权重校准方法
Jin et al. A digital self-calibration algorithm for ADCs based on histogram test using low-linearity input signals
KR101836222B1 (ko) 오프셋 보정이 적용된 아날로그-디지털 데이터 변환기 및 보정방법
KR101175230B1 (ko) 아날로그 디지탈 변환 장치
EP4380059A1 (en) Internally calibrated analog-to-digital converter
JP2013131838A (ja) Ｄ／ａコンバータシステムおよびそれを用いた試験装置
David All digital, background calibration for time-interleaved and successive approximation register analog-to-digital converters
JP5425288B2 (ja) アナログユニット

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20161207

RJ01 Rejection of invention patent application after publication