CN117706326A - Adc静态参数测试方法、装置、计算机设备及存储介质 - Google Patents
Adc静态参数测试方法、装置、计算机设备及存储介质 Download PDFInfo
- Publication number
- CN117706326A CN117706326A CN202311694687.9A CN202311694687A CN117706326A CN 117706326 A CN117706326 A CN 117706326A CN 202311694687 A CN202311694687 A CN 202311694687A CN 117706326 A CN117706326 A CN 117706326A
- Authority
- CN
- China
- Prior art keywords
- order
- slope signal
- signal
- adc
- slope
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 45
- 230000003068 static effect Effects 0.000 title claims abstract description 31
- 238000004364 calculation method Methods 0.000 claims abstract description 32
- 238000005070 sampling Methods 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 31
- 230000015654 memory Effects 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 11
- 238000010276 construction Methods 0.000 claims description 3
- 238000010998 test method Methods 0.000 abstract description 7
- 230000014509 gene expression Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明涉及集成电路测试技术领域,公开了ADC静态参数测试方法、装置、计算机设备及存储介质,本发明将待测ADC分为高低两个虚拟子ADC,对其非线性分别进行求解,并组合在一起求出整体非线性,从而大大减少了测试所需的采样点数。同时还利用双路输入信号进行识别,能够容忍一定的信号源非线性。所提测试方法具有较高的计算效率,适用于片上测试。
Description
技术领域
本发明涉及集成电路测试技术领域,具体涉及ADC静态参数测试方法、装置、计算机设备及存储介质。
背景技术
ADC作为连接现实世界和电路系统之间的重要桥梁,是片上系统的主要组成部分。在直流输电等领域用驱动芯片、高电位控制器芯片中,其安全性和可靠性极为重要。高压环境会对芯片造成严重的影响。积分非线性(Integral Nonlinearity,INL)可以表示ADC实际转换电平与理想转换电平之间的差值,是衡量ADC性能的重要指标之一。单次测试可能不够,因此需要实现内建自测试(BIST)功能,以保证ADC的可靠性。但是对于片上测试而言,产生满足要求的输入信号是十分困难的。根据IEEE对于静态参数的测试标准规定,传统直方图法所使用的信号源线性度需要比待测ADC高3位或3位以上。此时输入信号的非线性可以忽略不计,否则测试结果中将会引入严重的误差,导致测试结果不准确。同时直方图法测试需要大量的采样点以减少噪声的影响,因此会消耗较长的测试时间以及较多的片上存储单元。在长时间的采样过程中,信号发生器将很难保持稳定,可能会发生漂移现象而引起更大的误差。
发明内容
有鉴于此,本发明提供了ADC静态参数测试方法、装置、计算机设备及存储介质,以解决ADC静态参数测试中对信号源线性度要求较高,采样时间较长的问题。
第一方面,本发明提供了一种ADC静态参数测试方法,包括:获取第一斜坡信号及第二斜坡信号,并且第一斜坡信号与第二斜坡信号之间存在固定大小的偏移电平;将第一斜坡信号及第二斜坡信号输入至高位虚拟子ADC、低位虚拟ADC中,并通过调整第一斜坡信号及第二斜坡信号,得到基于微分线性值的高位积分线性值计算公式;基于第一斜坡信号、第二斜坡信号的斜率以及微分非线性定义计算各个低位输出码宽度,并基于各个低位输出码宽度计算低位积分线性值;基于高位虚拟子ADC输出的第一斜坡信号、第二斜坡信号的输出码及高位积分线性值计算公式,计算高位积分线性值;将高位积分线性值与低位积分线性值之和作为ADC的积分线性值。
本发明将待测ADC分为高低两个虚拟子ADC,对其非线性分别进行求解,并组合在一起求出整体非线性,从而大大减少了测试所需的采样点数。同时还利用双路输入信号进行识别,能够容忍一定的信号源非线性。所提测试方法具有较高的计算效率,适用于片上测试。
在一种具体实施方式中,得到基于微分线性值的高位积分线性值计算公式的过程包括:将第一斜坡信号及第二斜坡信号输入至高位虚拟子ADC,通过调整第一斜坡信号及第二斜坡信号,使得第二斜坡信号的第一输出码为零;将第一斜坡信号及第二斜坡信号的高位输出码的相同序号的输出点记为一对,通过调整第一斜坡信号及第二斜坡信号,使同一数据之间相差一位;将第一斜坡信号及第二斜坡信号输入至低位虚拟子ADC,将第一斜坡信号及第二斜坡信号的低输出码的相同序号的输出点记为一对,并将同一数据视为相同;基于积分非线性定义,得到第一斜坡信号及第二斜坡信号的积分非线性值方程,将两个积分非线性值方程作差后,每个采样点的积分非线性值方程;全部采样点的积分非线性值方程的平均值作为基于微分线性值的高位积分线性值计算公式。
在一种具体实施方式中,每个采样点的积分非线性值方程为:
式中,EH(CH[i])为第i个积分非线性值;ai为第一斜坡信号的第i个高位输出码;bi为第一斜坡信号的第i个高位输出码;k为每个斜坡信号的高位输出码数量,vα为偏移电平;LSB为最低有效位。
在一种具体实施方式中,计算各个低位输出码宽度的过程,包括:基于输出码内的采样点数与斜率成反比、与码仓宽度成正比,求得第一斜坡信号与第二斜坡信号在同一个跳变电平的采样点数差值;根据微分非线性定义及采样点数差值,反解偏移电平及各个码仓宽度。
在一种具体实施方式中,基于各个低位输出码宽度计算低位积分线性值的过程,包括:对于每个斜坡信号,将各个码仓宽度减1后求和得到每个斜坡信号的低位积分线性值。
第二方面,本发明提供一种ADC静态参数测试装置,包括:获取模块,用于获取第一斜坡信号及第二斜坡信号,并且第一斜坡信号与第二斜坡信号之间存在固定大小的偏移电平;第一计算模块,用于将第一斜坡信号及第二斜坡信号输入至高位虚拟子ADC、低位虚拟ADC中,并通过调整第一斜坡信号及第二斜坡信号,得到基于微分线性值的高位积分线性值计算公式;第二计算模块,用于基于第一斜坡信号、第二斜坡信号的斜率以及微分非线性定义计算各个低位输出码宽度,并基于各个低位输出码宽度计算低位积分线性值;第三计算模块,用于基于高位虚拟子ADC输出的第一斜坡信号、第二斜坡信号的输出码及高位积分线性值计算公式,计算高位积分线性值;将高位积分线性值与低位积分线性值之和作为ADC的积分线性值。
在一种具体实施方式中,第二计算模块包括:第一调整单元,用于将第一斜坡信号及第二斜坡信号输入至高位虚拟子ADC,通过调整第一斜坡信号及第二斜坡信号,使得第二斜坡信号的第一输出码为零;将第一斜坡信号及第二斜坡信号的高位输出码的相同序号的输出点记为一对,通过调整第一斜坡信号及第二斜坡信号,使同一数据之间相差一位;第二调整单元,用于将第一斜坡信号及第二斜坡信号输入至低位虚拟子ADC,将第一斜坡信号及第二斜坡信号的低输出码的相同序号的输出点记为一对,并将同一数据视为相同;方程构建单元,用于基于积分非线性定义,得到第一斜坡信号及第二斜坡信号的积分非线性值方程,将两个积分非线性值方程作差后,每个采样点的积分非线性值方程;平均值单元,用于全部采样点的积分非线性值方程的平均值作为基于微分线性值的高位积分线性值计算公式。
第三方面,本发明提供了一种计算机设备,包括:存储器和处理器,存储器和处理器之间互相通信连接,存储器中存储有计算机指令,处理器通过执行计算机指令,从而执行上述第一方面或其对应的任一实施方式的ADC静态参数测试方法。
第四方面,本发明提供了一种计算机可读存储介质,该计算机可读存储介质上存储有计算机指令,计算机指令用于使计算机执行上述第一方面或其对应的任一实施方式的ADC静态参数测试方法。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是根据本发明实施例的测试方法的流程示意图;
图2是根据本发明实施例的另一测试方法的流程示意图;
图3是根据本发明实施例的测试方法环境设置图;
图4是根据本发明实施例的高位非线性估计图;
图5是根据本发明实施例的低位非线性估计图;
图6是根据本发明实施例的INL测试结果图;
图7是根据本发明实施例的INL测试误差图;
图8是本发明实施例的计算机设备的硬件结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
根据本发明实施例,提供了一种ADC静态参数测试方法实施例,需要说明的是,在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行,并且,虽然在流程图中示出了逻辑顺序,但是在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤。
在本实施例中提供了一种ADC静态参数测试方法,如图1所示,ADC静态参数测试方法包括:
步骤S1:获取第一斜坡信号及第二斜坡信号,并且第一斜坡信号与第二斜坡信号之间存在固定大小的偏移电平。
具体地,本实施例向待测ADC输入两路具有相同非线性度的斜坡信号,两路信号之间存在一个固定大小的偏移电平,该电压可由一个电平产生电路生成。
其中两路输入信号之间的关系可以表示为:
V2(t)=V1(t)+Vα (1)
其中,V1(t)为第一斜坡信号;V2(t)为第二斜坡信号;Vα为偏移电平。
步骤S2:将第一斜坡信号及第二斜坡信号输入至高位虚拟子ADC、低位虚拟ADC中,并通过调整第一斜坡信号及第二斜坡信号,得到基于微分线性值的高位积分线性值计算公式。
由于逐次逼近寄存器型(SAR)模数转换器(ADC)架构呈现明显的分段特征,即码宽大小是由各个电容共同决定的,而每个电容本身可以近似视为固定不变。因此这些电容失配的组合共同决定了整体ADC的静态参数。基于这一特性,分段模型可以用较少的参数表示ADC的整体非线性。则第k个积分非线性值(INL)的值可以表示为:
INL[k]=EH[CH]+EL[CL] (2)
其中,EH[CH]为高位积分非线性值;EL[CL]为低位积分非线性值;CH为高位输出码;CL为低位输出码。
因此,本实施例将待测ADC分为高低两个虚拟子ADC,分别进行求解后将不同级别的非线性组合起来,即可求出整体ADC的静态参数。与直方图法相比,大大减少了测试所需的采样点数和采样时间。
可选地,如图2所示,得到基于微分线性值的高位积分线性值计算公式的过程包括:
步骤S21:将第一斜坡信号及第二斜坡信号输入至高位虚拟子ADC,通过调整第一斜坡信号及第二斜坡信号,使得第二斜坡信号的第一输出码为零;将第一斜坡信号及第二斜坡信号的高位输出码的相同序号的输出点记为一对,通过调整第一斜坡信号及第二斜坡信号,使同一数据之间相差一位。
步骤S22:将第一斜坡信号及第二斜坡信号输入至低位虚拟子ADC,将第一斜坡信号及第二斜坡信号的低输出码的相同序号的输出点记为一对,并将同一数据视为相同。
具体地,对于高位非线性,使用两个相差固定偏移电平的非线性斜坡信号作为输入。用ai和bi分别表示两组信号的第i个输出码,通过调整输入信号使得第二路信号的第一个输出码为0。并且将相同序号的输出点记成一对,使同一对数据之间相差一位,即满足以下几个表达式:
CH[ai]=CH[bi]+1 (3)
CH[ai]=CH[bi+1] (4)
CH[b1]=0 (5)
其中,CH[ai]为第一斜坡信号的第i个高位输出码;CH[bi]为第二斜坡信号的第i个高位输出码。
而低位非线性相对于高位而言较小,因此可近似认为每一对是相同的。低位采样点之间的关系可表示为:
CL[ai]≈CL[bi](6)
其中,CL[ai]为第一斜坡信号的第i个低位输出码;CL[bi]为第二斜坡信号的第i个低位输出码。
步骤S23:基于积分非线性定义,得到第一斜坡信号及第二斜坡信号的积分非线性值方程,将两个积分非线性值方程作差后,每个采样点的积分非线性值方程。
步骤S24:全部采样点的积分非线性值方程的平均值作为基于微分线性值的高位积分线性值计算公式。
具体地,根据INL定义,得到:
v1+n1=T[k1]+q1=k1·LSB+INL[k1]+q1 (7)
v2+n2=T[k2]+q2=k2·LSB+INL[k2]+q2 (8)
其中,v1和v2分别表示两路非线性斜坡信号,信号之间相差一个固定偏移电平;n1和n2表示两路信号的加性噪声,q1和q2表示两路信号的量化噪声;k1为第k1个输出码;k2为第k2个输出码;T[k1]和T[k2]分别是第k1个和第k2个转换电平;LSB为最低有效位。
将式(7)与式(8)作差得到:
(v1-v2)+(n1-n2)=(k1-k2)·LSB+INL[k1]-INL[k2]+(q1-q2) (9)利用式(3)~式(6)对上式进行化简得到:
通过调整输入信号使得第二路信号的第一个输出码为0,并且对应的非线性也为0。由此可以得到每个采样点的高位非线性的表达式为:
其中,
EH(CH[ai])=EH(CH[bi+1]) (13)
其中,EH(CH[ai])和EH(CH[bi])均表示高位ADC中的第i个INL值,并且输出码ai超前bi一位,因此二者之间的差即为高位ADC中的第i个DNL值。而他们差值之和,即所有DNL(微分非线性值)之和则为INL。
通常来说噪声较小,且均值为0,因此对所有噪声求和后,其相对于非线性来说可以进行忽略。同时低位非线性也可以看作噪声。至此,得到了高位ADC非线性的近似表达式为:
因为每个高位码中存在多个采样点,为了降低噪声和低位非线性的影响,高位非线性的值是通过多个高位码的非线性求平均值得到的。最终得到的高位非线性可以表示为:
其中表示高位数字码ai中的第j个值。
步骤S3:基于第一斜坡信号、第二斜坡信号的斜率以及微分非线性定义计算各个低位输出码宽度,并基于各个低位输出码宽度计算低位积分线性值。
可选地,计算各个低位输出码宽度的过程,包括:基于输出码内的采样点数与斜率成反比、与码仓宽度成正比,求得第一斜坡信号与第二斜坡信号在同一个跳变电平的采样点数差值;根据微分非线性定义及采样点数差值,反解偏移电平及各个码仓宽度。
可选地,基于各个低位输出码宽度计算低位积分线性值的过程,包括:对于每个斜坡信号,将各个码仓宽度减1后求和得到每个斜坡信号的低位积分线性值。
具体地,经过分段处理后,低位ADC所需的采样点数相比于整体ADC而言减少了很多。由于每个码的采样点数与代码宽度和输入信号斜率均相关。因此当采样率固定时,某个输出码内的采样点数与信号斜率成反比,与码仓宽度成正比。
其中D[k]表示两路输入信号在同一个跳变电平T[k]的采样点数差值。而根据点数与电平之间的关系,偏移电平可以表示为:
根据DNL的定义有:
其中Ha[k]表示两个直方图数据的平均值,表示如下:
根据该公式可以解出偏移电平为:
上述公式可以用偏移电平和采样点数之差来表示理想采样点数的值。各个码的宽度可以表示为:
最终得到的低位ADC的非线性表示如下:
步骤S4:基于高位虚拟子ADC输出的第一斜坡信号、第二斜坡信号的输出码及高位积分线性值计算公式,计算高位积分线性值;将高位积分线性值与低位积分线性值之和作为ADC的积分线性值。
在对ADC的高位和低位非线性分别进行求解后,将他们结合在一起即可得到完整的静态参数。通过所提算法,可以使得测试所需的采样点数量和测试时间都显著减少。同时由于采用双路输入信号来识别非线性,因此算法具备一定的非线性抑制能力。
本实施例通过输入两路具有固定压差斜坡的信号,将信号源中的非线性部分识别出,并进行消除。同时利用分段模型分别求解不同位ADC的静态参数,再进行组合得到最终参数,本实施例的测试方法能够减少所需的测试时间,并能容忍一定程度的信号源非线性。因此可以利用较少采样点数的低精度信号源测试高精度ADC,降低静态测试的成本。
在本实施例中还提供了一种ADC静态参数测试装置,该装置用于实现上述实施例及优选实施方式,已经进行过说明的不再赘述。如以下所使用的,术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现,但是硬件,或者软件和硬件的组合的实现也是可能并被构想的。
本实施例提供ADC静态参数测试装置,包括:
获取模块,用于获取第一斜坡信号及第二斜坡信号,并且第一斜坡信号与第二斜坡信号之间存在固定大小的偏移电平;
第一计算模块,用于将第一斜坡信号及第二斜坡信号输入至高位虚拟子ADC、低位虚拟ADC中,并通过调整第一斜坡信号及第二斜坡信号,得到基于微分线性值的高位积分线性值计算公式;
第二计算模块,用于基于第一斜坡信号、第二斜坡信号的斜率以及微分非线性定义计算各个低位输出码宽度,并基于各个低位输出码宽度计算低位积分线性值;
第三计算模块,用于基于高位虚拟子ADC输出的第一斜坡信号、第二斜坡信号的输出码及高位积分线性值计算公式,计算高位积分线性值;将高位积分线性值与低位积分线性值之和作为ADC的积分线性值。
在一些具体实施方式中,第二计算模块包括:
第一调整单元,用于将第一斜坡信号及第二斜坡信号输入至高位虚拟子ADC,通过调整第一斜坡信号及第二斜坡信号,使得第二斜坡信号的第一输出码为零;将第一斜坡信号及第二斜坡信号的高位输出码的相同序号的输出点记为一对,通过调整第一斜坡信号及第二斜坡信号,使同一数据之间相差一位;
第二调整单元,用于将第一斜坡信号及第二斜坡信号输入至低位虚拟子ADC,将第一斜坡信号及第二斜坡信号的低输出码的相同序号的输出点记为一对,并将同一数据视为相同;
方程构建单元,用于基于积分非线性定义,得到第一斜坡信号及第二斜坡信号的积分非线性值方程,将两个积分非线性值方程作差后,每个采样点的积分非线性值方程;
平均值单元,用于全部采样点的积分非线性值方程的平均值作为基于微分线性值的高位积分线性值计算公式。
本实施例中的ADC静态参数测试装置是以功能单元的形式来呈现,这里的单元是指ASIC电路,执行一个或多个软件或固定程序的处理器和存储器,和/或其他可以提供上述功能的器件。
上述各个模块和单元的更进一步的功能描述与上述对应实施例相同,在此不再赘述。
具体地,本实施例的测试方法环境设置如图3所示,基于上述方法及装置,本实施例给出以下具体应用实施例。
首先向待测ADC输入两路具有相同非线性度的斜坡信号,两路信号之间存在一个固定大小的偏移电平,该电压可由一个电平产生电路生成。测试环境设置如图3所示。如图4所示,并设置满足式(3)~(6)关系的两路相差固定偏移电平的非线性斜坡信号作为输入。
由于每个码的采样点数与代码宽度和输入信号斜率均相关。因此当采样率固定时,某个输出码内的采样点数与信号斜率成反比,与码仓宽度成正比,这一点可以参考正弦信号直方图法。由之前的静态参数性质可知,想要求解每个码的码宽,需要得到该数字码的理想采样点数。其估计方法如图4、图5所示,图中利用直角三角形的相似性原理来进行求解。
建模一个16位SAR ADC,并将待测ADC分为高低两级。其中高位ADC设为6位,低位ADC设为10位。两个ADC由不同的输入信号进行测试,对于高位ADC,令输入信号完全覆盖整个ADC量程范围;对于低位ADC,令输入信号仅覆盖第1个码到第1024个码(对应10位ADC)。
对于两路高位输入信号,其表达式分别为:
xh1(t)=t+0.04·(t2-t)+nh1(t) (23)
xh2(t)=t+0.04·(t2-t)+nh1(t)+αh (24)
对于两路低位输入信号,其表达式分别为:
xl1(t)=[t+0.04·(t2-t)+n1(t)]·r (25)
xl2(t)=[t+0.04·(t2-t)+nl1(t)]·r+αl (26)
其中n(t)是输入信号的加性噪声。信号最大非线性度约为输入量程的1%,对应着约8位线性度。同时调整低位信号的比例r,使其覆盖0码到1024码。令待测ADC的真实INL和DNL值作为参考,将使用不同方法获得的静态参数曲线及其测试误差分别展示在图6和图7中。
需要注意的是,所提测试方法使用的信号源仅有8位线性度,而直方图法则利用了理想斜坡信号。同时直方图法中每个码采集32个点,因此共有32×216=2097152个点。在所提算法中,高位ADC每个码采集1个点;低位ADC每个码采集32个点。因此所提算法的总采样点数为2×216+2×32×210=196608,这远少于直方图法所需的点数。因此可以大大降低测试所需的实际成本和信号源线性度要求。
本发明实施例还提供一种计算机设备,具有上述ADC静态参数测试装置。
请参阅图8,图8是本发明可选实施例提供的一种计算机设备的结构示意图,如图8所示,该计算机设备包括:一个或多个处理器10、存储器20,以及用于连接各部件的接口,包括高速接口和低速接口。各个部件利用不同的总线互相通信连接,并且可以被安装在公共主板上或者根据需要以其它方式安装。处理器可以对在计算机设备内执行的指令进行处理,包括存储在存储器中或者存储器上以在外部输入/输出装置(诸如,耦合至接口的显示设备)上显示GUI的图形信息的指令。在一些可选的实施方式中,若需要,可以将多个处理器和/或多条总线与多个存储器和多个存储器一起使用。同样,可以连接多个计算机设备,各个设备提供部分必要的操作(例如,作为服务器阵列、一组刀片式服务器、或者多处理器系统)。图8中以一个处理器10为例。
处理器10可以是中央处理器,网络处理器或其组合。其中,处理器10还可以进一步包括硬件芯片。上述硬件芯片可以是专用集成电路,可编程逻辑器件或其组合。上述可编程逻辑器件可以是复杂可编程逻辑器件,现场可编程逻辑门阵列,通用阵列逻辑或其任意组合。
其中,存储器20存储有可由至少一个处理器10执行的指令,以使至少一个处理器10执行实现上述实施例示出的方法。
存储器20可以包括存储程序区和存储数据区,其中,存储程序区可存储操作系统、至少一个功能所需要的应用程序;存储数据区可存储根据一种小程序落地页的展现的计算机设备的使用所创建的数据等。此外,存储器20可以包括高速随机存取存储器,还可以包括非瞬时存储器,例如至少一个磁盘存储器件、闪存器件、或其他非瞬时固态存储器件。在一些可选的实施方式中,存储器20可选包括相对于处理器10远程设置的存储器,这些远程存储器可以通过网络连接至该计算机设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
存储器20可以包括易失性存储器,例如,随机存取存储器;存储器也可以包括非易失性存储器,例如,快闪存储器,硬盘或固态硬盘;存储器20还可以包括上述种类的存储器的组合。
该计算机设备还包括通信接口30,用于该计算机设备与其他设备或通信网络通信。
本发明实施例还提供了一种计算机可读存储介质,上述根据本发明实施例的方法可在硬件、固件中实现,或者被实现为可记录在存储介质,或者被实现通过网络下载的原始存储在远程存储介质或非暂时机器可读存储介质中并将被存储在本地存储介质中的计算机代码,从而在此描述的方法可被存储在使用通用计算机、专用处理器或者可编程或专用硬件的存储介质上的这样的软件处理。其中,存储介质可为磁碟、光盘、只读存储记忆体、随机存储记忆体、快闪存储器、硬盘或固态硬盘等;进一步地,存储介质还可以包括上述种类的存储器的组合。可以理解,计算机、处理器、微处理器控制器或可编程硬件包括可存储或接收软件或计算机代码的存储组件,当软件或计算机代码被计算机、处理器或硬件访问且执行时,实现上述实施例示出的方法。
虽然结合附图描述了本发明的实施例,但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型,这样的修改和变型均落入由所附权利要求所限定的范围之内。
Claims (9)
1.一种ADC静态参数测试方法,其特征在于,包括:
获取第一斜坡信号及第二斜坡信号,并且所述第一斜坡信号与第二斜坡信号之间存在固定大小的偏移电平;
将所述第一斜坡信号及所述第二斜坡信号输入至高位虚拟子ADC、低位虚拟ADC中,并通过调整所述第一斜坡信号及第二斜坡信号,得到基于微分线性值的高位积分线性值计算公式;
基于所述第一斜坡信号、所述第二斜坡信号的斜率以及微分非线性定义计算各个低位输出码宽度,并基于各个低位输出码宽度计算低位积分线性值;
基于高位虚拟子ADC输出的第一斜坡信号、第二斜坡信号的输出码及高位积分线性值计算公式,计算高位积分线性值;将所述高位积分线性值与所述低位积分线性值之和作为ADC的积分线性值。
2.根据权利要求1所述的方法,其特征在于,得到基于微分线性值的高位积分线性值计算公式的过程包括:
将第一斜坡信号及第二斜坡信号输入至高位虚拟子ADC,通过调整所述第一斜坡信号及第二斜坡信号,使得所述第二斜坡信号的第一输出码为零;将第一斜坡信号及第二斜坡信号的高位输出码的相同序号的输出点记为一对,通过调整所述第一斜坡信号及第二斜坡信号,使同一数据之间相差一位;
将第一斜坡信号及第二斜坡信号输入至低位虚拟子ADC,将第一斜坡信号及第二斜坡信号的低输出码的相同序号的输出点记为一对,并将同一数据视为相同;
基于积分非线性定义,得到第一斜坡信号及第二斜坡信号的积分非线性值方程,将两个积分非线性值方程作差后,每个采样点的积分非线性值方程;
全部采样点的积分非线性值方程的平均值作为基于微分线性值的高位积分线性值计算公式。
3.根据权利要求2所述的方法,其特征在于,每个采样点的积分非线性值方程为:
式中,EH(CH[i])为第i个积分非线性值;ai为第一斜坡信号的第i个高位输出码;bi为第一斜坡信号的第i个高位输出码;k为每个斜坡信号的高位输出码数量,vα为偏移电平;LSB为最低有效位。
4.根据权利要求1所述的方法,其特征在于,计算各个低位输出码宽度的过程,包括:
基于输出码内的采样点数与斜率成反比、与码仓宽度成正比,求得第一斜坡信号与第二斜坡信号在同一个跳变电平的采样点数差值;
根据微分非线性定义及采样点数差值,反解偏移电平及各个码仓宽度。
5.根据权利要求4所述的方法,其特征在于,基于各个低位输出码宽度计算低位积分线性值的过程,包括:
对于每个斜坡信号,将各个码仓宽度减1后求和得到每个斜坡信号的低位积分线性值。
6.一种ADC静态参数测试装置,其特征在于,包括:
获取模块,用于获取第一斜坡信号及第二斜坡信号,并且所述第一斜坡信号与第二斜坡信号之间存在固定大小的偏移电平;
第一计算模块,用于将所述第一斜坡信号及所述第二斜坡信号输入至高位虚拟子ADC、低位虚拟ADC中,并通过调整所述第一斜坡信号及第二斜坡信号,得到基于微分线性值的高位积分线性值计算公式;
第二计算模块,用于基于所述第一斜坡信号、所述第二斜坡信号的斜率以及微分非线性定义计算各个低位输出码宽度,并基于各个低位输出码宽度计算低位积分线性值;
第三计算模块,用于基于高位虚拟子ADC输出的第一斜坡信号、第二斜坡信号的输出码及高位积分线性值计算公式,计算高位积分线性值;将所述高位积分线性值与所述低位积分线性值之和作为ADC的积分线性值。
7.根据权利要求6所述的装置,其特征在于,第二计算模块包括:
第一调整单元,用于将第一斜坡信号及第二斜坡信号输入至高位虚拟子ADC,通过调整所述第一斜坡信号及第二斜坡信号,使得所述第二斜坡信号的第一输出码为零;将第一斜坡信号及第二斜坡信号的高位输出码的相同序号的输出点记为一对,通过调整所述第一斜坡信号及第二斜坡信号,使同一数据之间相差一位;
第二调整单元,用于将第一斜坡信号及第二斜坡信号输入至低位虚拟子ADC,将第一斜坡信号及第二斜坡信号的低输出码的相同序号的输出点记为一对,并将同一数据视为相同;
方程构建单元,用于基于积分非线性定义,得到第一斜坡信号及第二斜坡信号的积分非线性值方程,将两个积分非线性值方程作差后,每个采样点的积分非线性值方程;
平均值单元,用于全部采样点的积分非线性值方程的平均值作为基于微分线性值的高位积分线性值计算公式。
8.一种计算机设备,其特征在于,包括:
存储器和处理器,所述存储器和所述处理器之间互相通信连接,所述存储器中存储有计算机指令,所述处理器通过执行所述计算机指令,从而执行权利要求1至5中任一项所述的ADC静态参数测试方法。
9.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机指令,所述计算机指令用于使计算机执行权利要求1至5中任一项所述的ADC静态参数测试方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311694687.9A CN117706326A (zh) | 2023-12-11 | 2023-12-11 | Adc静态参数测试方法、装置、计算机设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311694687.9A CN117706326A (zh) | 2023-12-11 | 2023-12-11 | Adc静态参数测试方法、装置、计算机设备及存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117706326A true CN117706326A (zh) | 2024-03-15 |
Family
ID=90149172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311694687.9A Pending CN117706326A (zh) | 2023-12-11 | 2023-12-11 | Adc静态参数测试方法、装置、计算机设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117706326A (zh) |
-
2023
- 2023-12-11 CN CN202311694687.9A patent/CN117706326A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102015017394B3 (de) | Kalibrierungstechniken für SAR-ADCs mit Reservoirkondensatoren auf-dem-Chip | |
CN107181489B (zh) | 一种模数转换校准方法及装置 | |
CN109756226B (zh) | 参考dac的背景校准和adc中的量化非线性 | |
CN104052477A (zh) | 用于模拟数字转换器校准的系统、方法及记录介质 | |
US9912343B1 (en) | Analog to digital converter with background calibration techniques | |
CN106063132A (zh) | 嵌入式装置的芯片上模数转换器(adc)线性度测试 | |
CN103475369A (zh) | 基于信号源误差一次性校准识别的高精度adc测试方法 | |
KR101053441B1 (ko) | 알고리즈믹 아날로그/디지털 변환기의 커패시터간 부정합 오차 보정 방법 및 그 장치 | |
CN114465622B (zh) | 一种流水线模数转换器误差提取方法、装置、设备及介质 | |
CN114499521A (zh) | 信号校准方法、装置、计算机设备及存储介质 | |
Kook et al. | Low-resolution DAC-driven linearity testing of higher resolution ADCs using polynomial fitting measurements | |
US7002496B2 (en) | All-digital calibration of string DAC linearity using area efficient PWL approximation: eliminating hardware search and digital division | |
WO2004106956A1 (en) | A method for testing analog and mixed-signal circuits using funtionally related excitations and functionally related measurements | |
Liu et al. | A Behavioral Representation for Nyquist Rate A/D Converters. | |
CN117706326A (zh) | Adc静态参数测试方法、装置、计算机设备及存储介质 | |
US11762019B2 (en) | Method of testing electronic circuits and corresponding circuit | |
CN109408970B (zh) | 一种模数转换方法、装置及一种模数转换器 | |
CN113364461B (zh) | 一种待测芯片的模数转换校准方法及系统 | |
Jin et al. | A digital self-calibration algorithm for ADCs based on histogram test using low-linearity input signals | |
Salib et al. | Blind SAR ADC capacitor mismatch calibration | |
Yu et al. | Pipeline ADC linearity testing with dramatically reduced data capture time | |
Goyal et al. | Linearity testing of A/D converters using selective code measurement | |
Jin et al. | Low-cost high-quality constant offset injection for SEIR-based ADC built-in-self-test | |
CN112468146B (zh) | 一种用于逐次逼近寄存器型模数转换器的校调方法及设备 | |
EP4380059A1 (en) | Internally calibrated analog-to-digital converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |