具体实施方式
模数转换器的基础
ADC是将输入模拟信号携带的连续物理量转换成表示例如该量的振幅(或携带该数字值的数字信号)的数字值的电子设备。该转换涉及模拟信号的量化,因此该转换引入了少量的误差。通常,通过模拟信号的周期性采样来进行量化。结果是已将连续时间和连续幅度模拟信号转换为离散时间和离散幅度数字信号的数字值序列(即,数字信号)。
ADC通常由以下应用要求定义:其带宽(其可适当地转换为数字信号的模拟信号的频率范围),其分辨率(离散电平的数目,最大模拟信号可被划分为并在数字信号中表示)以及其信噪比(ADC可以如何精确地测量相对于ADC引入的噪声的信号)。
Δ-Σ模数转换器
基于Δ-Σ(DS)调制(本文称为“DS ADC”)的ADC广泛用于数字音频和高精度仪器系统中。DS ADC通常提供以低成本以高分辨率将模拟输入信号转换为数字信号的优点。
图1是DS ADC的说明性系统图。DS ADC包括环路滤波器102,量化器104(在本文中有时称为Δ-Σ调制器)和反馈数模转换器(DAC)106(即,在DS ADC的反馈路径中的DAC)。
通常,DS ADC使用DS调制器来编码模拟信号u。DS ADS包括用于此目的的量化器104,采用例如低分辨率ADC作为1位ADC、闪速ADC、闪速量化器等。因此,量化器包括比较器。量化器104固有地引入量化噪声q。然后,如果适用,DS ADC可以包括到量化器104的输出的数字滤波器,以形成更高分辨率的数字输出。无论仅包括量化器104还是附加地数字滤波器,该级的输出是数字化信号v。
环路滤波器102具有一个或多个积分器,并为DS ADC提供误差反馈。误差通常通过取原始模拟输入信号u与使用反馈DAC 106产生的原始模拟输入信号的重构版本之间的差来产生。
DS ADC的一个关键特性是其将量化噪声q推到更高频率的能力,也称为噪声整形。环路滤波器102有助于将从量化器104反馈的噪声从基带形成到较高频率。实现的噪声整形的量取决于环路滤波器102的阶数。
反馈DAC 106与具有量化器104的反馈配置。也就是说,数字化信号v被馈送到反馈DAC 106的输入。反馈DAC 106通常是利用多个单元或DAC实现的多位DAC由输入到反馈DAC106的位控制的元件。单元元件中的每一者(例如,电流导引单元)从输入数字化信号va产生模拟输出信号的一部分。电流导引电路理想地将相同量的电流导向到输出。也就是说,在某些实施例中,DAC元件可以被相同地加权。反馈DAC 106输出反馈到DS ADC的输入路径的模拟信号。
频率域功率测量
闪速偏移在DS ADC中引入噪声,并且可能对ADC的性能不利。先前的校准闪光补偿的方法通过RMS计量器测量ADC的噪声,并调整闪光偏移校准码以最小化测量的噪声。对于这样的系统工作,输入信号应该断开,以便RMS仪只测量噪声。否则,在测量中难以区分噪声功率与信号功率。通过断开输入,该校准方法预期在前台执行。也就是说,校准被认为是ADC离线的一次性校准。此校准预计不会在后台中在ADC未脱机的连续校准中执行。
在闪光偏移可随时间漂移并且可在不使ADC离线的情况下校正的情况下期望背景校准。为了实现背景校准,可以修改现有方法,使得RMS功率计拒绝输入信号的功率。通常,输入信号的功率通常远远大于噪声。
一种解决方案是用频域功率计替换RMS功率计,并去除与输入信号相关联的频率仓。该解决方案在图2中示出。在该解决方案中,可以通过对除了紧邻输入信号的频槽之外的频谱中的所有频率仓进行积分来测量ADC噪声。如图2所示,可以通过去除两条虚线之间的频率分量(例如,紧密接近输入信号)来移除输入信号。
与RMS功率测量方法相比,频域功率测量提高了前台校准环境中的一致性和性能。如前所述,闪速校准的目的是使ADC的噪声最小化,从而最小化闪速ADC的偏移。更具体地,要最小化的噪声是带内噪声。
在图3中示出了没有输入的ADC的示例输出频谱。只有0和虚线之间表示为带宽的噪声是由芯片数字输出的。剩余的噪声通过低通滤波器以数字方式移除,不会影响ADC的性能。
使用RMS功率的常规前台校准方法依赖于事实:ADC的RMS功率与带内噪声相关。这在图4中示出,其中相对于针对各种闪光偏移电平的测量的RMS功率绘制ADC的带内噪声。虽然这种相关性很强,但仍有一些不确定性。使用频域功率测量方法,可以直接测量带内噪声,并且可以有效地最小化带内噪声和闪光偏移。
图5示出了根据本公开的实施例的系统的一般化实施例。系统接收多个参考电压605。该系统包括开关矩阵610、混洗逻辑615、快闪ADC 620、FFT单元625、频率滤波器630、频率求和器635和校准逻辑640。
参考电压605为稍后描述的比较器建立不同的阈值。
开关矩阵610将单独的参考电压605施加到不同的比较器,使得每个比较器将最终看到每个参考电压。
混洗逻辑615控制开关矩阵610的混洗。例如,在一个实施例中,混洗逻辑615控制开关矩阵610,以在每个时钟周期期间以部分随机方式混洗与参考电压605的连接。在其它实施例中,随机播放逻辑615控制开关矩阵610以预定顺序(例如,依次)混洗与参考电压605的连接。
快闪ADC 620包括作为比较器的多个1位ADC。比较器各自在结构上类似于量化器104.1位ADC从诸如环路滤波器102的ADC环路滤波器接收模拟输入。1位ADC还通过开关矩阵610接收参考电压605此外,1位ADC从校准逻辑接收校准码以调整比较器的偏移。
每个1位ADC将模拟输入与来自开关矩阵610的ADC接收的参考电压进行比较。该比较受比较器的偏移的影响。如果模拟输入大于参考电压,则ADC输出高数字信号。如果模拟输入小于参考电压,则ADC输出低数字信号。
FFT单元625从快闪ADC 620的多个1位ADC接收数字信号。FFT单元625对这些输出执行FFT,以在频域中输出接收的数字信号的频谱。FFT单元625可以在专用硬件中实现。FFT单元625可替代地在通用处理器上的软件中实现。FFT单元625是用于执行频谱分析的装置的示例。
频率滤波器630从FFT单元625接收频谱信号。频率滤波器630从接收的频谱中去除不需要的频率。具体地,频率滤波器630滤波带外信号和噪声。频率滤波器630可以另外去除与输入信号相关联的二进制位,例如先前关于图6讨论的频率。频率滤波器630输出滤波后的频谱信号。
频率加法器635从频率滤波器630接收经滤波的频谱信号。频率加法器635因此可以仅处理带内信息。具体地,频率加法器635对所有剩余的频率仓求和。这个求和等价于在Parseval定理下获取带内信息的功率。因此,频率加法器635输出功率信号。
校准逻辑640从加法器635接收功率信号。校准逻辑640将校准码输出到快闪ADC620,从而基于功率信号调整快速ADC 615的快闪偏移,如稍后描述的。校准逻辑640是用于调整比较器的偏移的装置的示例。校准逻辑640包括处理器和存储器。
图6描述了用于使用频域功率测量技术的闪存偏移的前台校准过程。此过程不是尝试最小化ADC的RMS功率,而是尝试直接最小化ADC的带内噪声。在此过程中,ADC与整个信号链断开连接。通过断开ADC的模拟输入来执行此断开连接。虽然ADC的模拟输入被断开,但ADC输入上固有地存在小的,随时间变化的模拟噪声信号。
在所示的技术中,在S705,校准逻辑最初使ADC的所有比较器的校准码为零。
ADC将ADC输入处的模拟噪声信号转换为数字信号,并将数字信号输出到FFT单元。然后在S710测量数字信号的功率。
具体地,FFT单元对数字信号进行FFT,并将频谱信号输出到频率滤波器。频率滤波器去除例如带外信号并将滤波后的信号输出到频率加法器。频率加法器接收滤波信号并对滤波信号求和以产生等效于数字信号的功率的和信号。
校准逻辑然后设置等于数字信号的功率的最小带内噪声值Min_IBN。
然后,在S715,校准逻辑选择初始比较器,并且校准逻辑在S720将该比较器的校准码设置为最小。该最小值可以例如是-4。如上所述,ADC基于校准码将存在的模拟噪声信号转换为输出数字信号,然后FFT单元对输出数字信号进行FFT以产生频谱信号,频率滤波器对频谱信号进行滤波,以及所述频率加法器功能对滤波信号求和以输出功率信号。因此,在S725获取比较器的输出信号的FFT的总带内功率。
在S730中,校准逻辑确定所采用的总带内功率是否小于Min_IBN值。如果是,则在S735校准逻辑将Min_IBN值设置为总带内功率,并存储相应的校准码。
在S735处将Min_IBN值设置为总带内功率之后,或者如果在S730处确定校准逻辑用于该校准码的总带内功率不小于Min_IBN值,则校准逻辑确定则在S740确定校准码是否是用于比较器的最后校准码。例如,在一个实施例中,最后的校准码是最大码。在一个实施例中,该最大代码是4。
如果校准逻辑在S740确定校准码不是最后一个校准码,则校准逻辑在S750前进到下一个校准码。例如,校准码被递增。然后,算法返回到S725。
如果校准逻辑在S740确定校准码是最后一个,则校准逻辑在S750为Min_IBN值设置比较器校准码。具体地,校准逻辑将比较器校准码设置为在S735中存储的最后的码。
然后,校准逻辑在S755确定电流比较器是否是S755处的最后一个比较器。如果校准逻辑确定电流比较器不是最后一个,则校准逻辑在S760前进到下一个比较器。然后,算法进行到S720。
如果校准逻辑确定当前比较器是最后一个(例如,算法已经应用于所有比较器),则算法结束。因此,可以对所有比较器执行算法。
图7描述了用于使用频域功率测量技术的闪存偏移的背景校准过程。作为一种背景技术,ADC是实时的,并在整个信号链中工作。通过利用频域功率计,可以从功率测量中去除输入信号。这种移除使得能够精确测量带内噪声,而不会使测量被信号功率破坏。
在S805,算法开始于具有比较器校准码的工作集合的系统。例如,校准逻辑可以从非易失性存储器加载比较器代码。在另一实施例中,校准逻辑在本地高速缓存中具有比较器代码。
如上所述,ADC基于校准码将模拟输入信号转换为数字输出信号,FFT单元对输出数字信号进行FFT并输出频谱,频率滤波器滤除输入信号,并且输出滤波信号,并且频率求和器对滤波信号中的剩余频率区间求和以产生等效于没有输入信号的数字信号的功率的和信号。在S810,校准逻辑然后将值Min_RMS设置为数字信号的功率。
然后校准逻辑在S815选择初始比较器。在S820,校准逻辑将校准码减少1。在S825,如上所述,ADC基于校准码将模拟输入信号转换为数字输出信号,FFT单元对输出数字信号进行FFT并输出频谱,频率滤波器滤除输入信号,并且输出滤波信号,并且频率求和器对滤波信号中的剩余频率区间求和以产生等效于没有输入信号的数字信号的功率的和信号。
在S830,校准逻辑确定ADC的输出功率(即,没有输入信号的功率信号)是否小于Min_RMS值。如果校准逻辑确定ADC的输出功率小于Min_RMS值,则在S735,校准逻辑将Min_RMS值设置为没有输入信号的功率信号。此外,校准逻辑存储在S820中设置的校准码。
在S835,在校准逻辑将Min_RMS值设置为ADC的输出功率之后,或者如果校准逻辑确定ADC的输出功率不小于Min_RMS值,则在S840,校准逻辑将校准码增加2。也就是说,校准码比初始校准码高一。
如上所述,ADC基于校准码将模拟输入信号转换为数字输出信号,并且FFT单元对数字信号进行FFT并输出频谱。频率滤波器滤除输入信号并输出滤波后的信号。频率求和器对经滤波的信号中的剩余频率仓求和,以在S845产生没有到ADC的输入信号的功率信号。
在S850,校准逻辑确定测量的功率是否小于Min_RMS值。如果校准逻辑确定所测量的功率小于Min_RMS值,则校准逻辑在S855将Min_RMS值设置为功率信号。另外,校准逻辑存储在S840中设置的校准码。
在S855处校准逻辑将Min_RMS值设置为功率信号之后,或者如果在S850校准逻辑确定功率信号不小于Min_RMS值,则校准逻辑为Min_RMS值设置比较器代码。特别地,如果这样的代码导致小于Min_RMS值的输出,则校准逻辑将比较器代码设置为存储在S820或S855中的校准代码。
因此,校准逻辑将比较器代码设置为使功率信号最小化的值。在一个实施例中,校准逻辑将比较器代码存储在非易失性存储器中。在另一实施例中,校准逻辑将比较器代码存储在本地高速缓存中。
在S865,校准逻辑确定是否已为最后一个比较器设置了校准码。如果校准逻辑确定电流比较器不是最后一个比较器,则校准逻辑在S875进入下一个比较器,然后返回到S820。
如果校准逻辑确定当前比较器是最后一个比较器,则校准逻辑等待预定时间段,例如在S870的X秒。然后,算法返回到S820,以将Min_RMS值设置为输出。
图8示出了根据本公开的实施例的算法的一般化实施例。在S905中,校准逻辑初始化变量。这些变量包括最小噪声值,比较器的标识和用于比较器的校准码。校准逻辑将比较器的身份和校准码发送到ADC。以这种方式,校准逻辑在ADC中的多个比较器中选择所识别的比较器和用于该比较器的初始校准码。
可以连接或断开到ADC的模拟输入。即使ADC的模拟输入断开,在ADC的输入端也存在固有的小的,随时间变化的模拟噪声。因此,即使模拟输入断开,ADC也可以转换模拟噪声并输出数字信号。
校准码调整所识别的比较器的偏移。该偏移会修改比较器相对于接收到的模拟输入的精度。因此,所识别的比较器基于初始校准码将模拟输入(信号或噪声)转换为输出。多个比较器,包括比较器,输出数字输出信号。
在S915中,确定数字输出信号的功率。具体地,FFT单元从ADC接收数字输出信号,然后进行数字输出信号的快速傅里叶变换以产生频谱信号。频率滤波器从频谱信号中滤除频率以产生滤波信号。频率求和器将经滤波的信号相加以产生等效于数字输出信号的功率的和信号。
随后,在S920中,校准逻辑确定功率是否最小化(即,小于先前的最小值)。例如,功率可以是最小带内噪声或其他最小功率。在一些实施例中,初始化最小功率,而在其他实施例中,最小值是来自先前迭代的值。
如果校准逻辑在S920中确定功率小于先前的最小功率,则校准逻辑在S925中用数字输出信号的功率更新最小功率。校准逻辑还记录相关联的校准码。
在S925中校准逻辑更新最小功率之后,或者如果校准逻辑在S920中确定功率不小于最小值,则校准逻辑可以重复S910的校准,S915的功率确定和条件更新S920的下一个校准码。如图1和2所示。在图5-6中,该校准码不一定是连续的校准码。
如果校准逻辑已经迭代了所有相关校准码的校准,功率确定和条件更新,则校准逻辑进行到S935。相关的校准码可以是校准码的全范围(例如,-4到4)或其子集(例如,预定校准码的任一侧上的第一或第二邻居)。
在S935中,针对下一个比较器迭代S905-S930的算法。如果对于ADC中的所有比较器迭代了算法,则算法结束。
其他实施方式说明、变型和应用
在先前的描述中,FFT 625将ADC的数字输出转换到频域。滤波器630随后在频域中对转换的输出执行滤波。在替代实施例中,FFT 625和滤波器630可以用时域滤波器(例如,高通滤波器)代替。
用时域滤波器替换FFT 625和滤波器630是背景校准方案中的替代方法。在上述背景校准方案中,输入信号通过FFT 625被选择性地去除。相反,在时域替换中,带内的所有内容都用高通滤波器去除,并且只有输出信号的功率带信号。
因此,在图7的算法中,S810被校准逻辑代替,该校准逻辑测量加法器的输出并且将Min_Power值设置为等于加法器的输出。
S825被用于测量加法器的输出的校准逻辑代替,并且S830被校准逻辑代替,以确定加法器的输出是否小于Min_Power值。
S835被校准逻辑代替,该校准逻辑将Min_Power值设置为加法器的输出。
S845被用于测量加法器的输出的校准逻辑代替,并且S850被校准逻辑代替,以确定加法器的输出是否小于Min_Power值。
S855由将Min_Power值设置为加法器的输出的校准逻辑代替。
S860被校准逻辑替换为Min_Power值设置比较器校准码。
虽然相对于Δ-Σ调制器描述了本文所描述的实施例,但是该方法也可以应用于其他架构。在一些情况下,校准技术还可以应用于独立的高速ADC。
如上所述,滤波器和加法器在与校准逻辑分离的数字块中实现。在其他实施例中,校准逻辑包括滤波器和求和器。
所公开的技术可以用于改善Δ-ΣADC的一般性能,并且具有较低功率和/或较小面积的适当权衡。这样的ADC可应用于各种汽车应用(例如,卫星无线电接收器,加速度计,跟踪控制)和保健应用(例如,磁共振成像(MRI),超声接收器)。在这些应用中,更好的性能、更低的功耗和更小的面积总是受欢迎。
前景频域校准技术可以产生比常规RMS方法更好和更一致的偏移校准码。这种改进的出现是因为通过校准闪光偏移(例如,带内噪声)来改进的参数被直接测量。在先前的方法中,最小化总噪声,其在没有输入信号的情况下与带内噪声相关。然而,总噪声与带内噪声不完全相同。
此外,背景频域校准技术可允许在施加输入的情况下校准快闪ADC。该校准可以允许在ADC在现场操作时对偏移进行校正。因此,校准可以校正由于温度、电源和老化引起的偏移移位。传统的前台校准方案不允许现场校准,因为闪速ADC仅在启动期间被校准,并且校准码被冻结,而ADC在现场操作。
在这两种情况下,频域校准可能具有改进的ADC性能(例如,更好的带内噪声和更高的ADC SNR/DR)。如果不需要改进的性能,则可以在ADC架构级别对低功率/面积进行性能改进。为了获得更低的功率要求,可以将ADC设计为具有更高的噪声,并且可以利用改进的闪光校准来平衡性能下降。为了获得更小的面积,可以以更大的偏移为代价来减小快闪ADC的面积。频域校准方法可以允许该面积减小。
校准逻辑可以由一个或多个处理器和/或一个或多个数字信号处理器(DSP)来实现。校准逻辑还可以由PAL(可编程阵列逻辑)、GAL(通用阵列逻辑)、FPGA(现场可编程门阵列)或离散逻辑来实现。在其中校准逻辑部分地以软件实现的实施例中,软件可以存储在瞬态介质(诸如信号)或非暂时性介质(诸如ROM,RAM或盘介质)上。
在一些实施例中,校准逻辑包括在与ADC相同的芯片上。在其他实施例中,ADC和校准逻辑不包括在同一芯片上。
在一个示例实施例中,附图的电路在电子设备的板上实现。板可以是能够保持电子设备的内部电子系统的各种部件并且还提供用于其他外围设备的连接器的通用电路板。更具体地,板可以提供电连接,系统的其他部件可以通过该电连接电通信。基于配置需求,处理需求和计算机设计,处理器(包括数字信号处理器、微处理器和支持芯片组)和计算机可读非暂时性存储器元件可耦合到板。诸如外部存储器,附加传感器,用于音频/视频显示的控制器以及外围设备的其他组件可以作为插入卡,通过电缆或集成到电路板本身中的方式附接到电路板。在各种实施例中,本文描述的功能可以仿真形式实现为在布置在支持这些仿真功能的结构中的一个或多个可配置(例如,可编程)元件内运行的软件或固件。提供仿真的软件或固件可以在包括允许处理器执行那些功能的指令的非暂时性计算机可读存储介质上提供。
在另一示例性实施例中,附图的电路可以被实现为独立模块(例如,具有被配置为执行特定应用或功能的组件和电路的设备)或被实现为插件模块到应用特定电子设备的硬件。本公开的特定实施例可以部分地或整体地包括在片上系统(SOC)封装中。SOC表示将计算机或其他电子系统的组件集成到单个芯片中的IC。它可以包含数字,模拟,混合信号和通常的射频功能:所有这些可以提供在单个芯片衬底上。其它实施例可以包括多芯片模块(MCM),其具有位于单个电子封装内的多个分离的IC,并且被配置为通过电子封装彼此紧密地相互作用。在各种其他实施例中,数字滤波器可以在专用集成电路(ASIC),FPGA和其他半导体芯片中的一个或多个硅核中实现。
本文概述的规格,尺寸和关系(例如,处理器的数量、逻辑操作等)仅仅是为了示例和教导的目的而提供的。在不脱离本公开的精神或所附权利要求的范围的情况下,可以显着地改变这样的信息。该规范仅适用于一个非限制性示例,因此,它们应当被这样解释。在前面的描述中,已经参考特定的处理器和/或组件布置描述了示例实施例。在不脱离所附权利要求的范围的情况下,可以对这些实施例进行各种修改和改变。因此,描述和附图被认为是说明性的而不是限制性的。
本架构特别适用于其中使用MASH ADC的高速,连续时间,高精度应用。可以极大地受益于该架构的应用包括:仪器,测试,频谱分析器,军事目的,雷达,有线或无线通信,移动电话(特别是作为标准继续推动更高速度的通信)和基站。
利用本文提供的众多示例,可以根据有限数量的电组件来描述交互。然而,这仅仅是为了清楚和示例的目的。该系统可以以任何方式合并。沿着类似的设计替代方案,附图的任何所示的组件,模块和元件可以以各种可能的配置进行组合,所有这些都在本公开的范围内。附图的电路容易扩展,并且可以容纳大量部件,以及更复杂/复杂的布置和配置。因此,所提供的示例不应限制可能应用于无数其它架构的电路的范围或抑制电路的教导。
在本公开中,包括在“一个实施例”、“示例性实施例”、“实施例”、“另一个实施例”、“实施例”、“实施例”、“一些实施例”、“各种实施例”、“其它实施例”等意味着任何这样的特征包括在本公开的一个或多个实施例中,但是可以或可以不必在相同的实施例。
在适当的情况下,可以删除或移除一些操作,或者可以在不脱离本公开的范围的情况下显着地修改或改变这些操作。此外,这些操作的定时可以显着改变。前面的操作流程已经被提供用于示例和讨论的目的。通过在此描述的实施例提供了基本的灵活性,因为在不脱离本公开的教导的情况下可以提供任何合适的布置、时间顺序、配置和定时机制。
本领域技术人员可确定许多其它改变、取代、变化、改变和修饰,并且本公开涵盖落入所附权利要求书的范围内的所有这些改变、替代、变化、改变和修饰。上述装置的可选特征也可以相对于本文描述的方法或过程来实现,并且示例中的细节可以在一个或多个实施例中的任何地方使用。