CN105610443B - 在时间交错模数转换器中减少顺序依赖的失配误差的方法和系统 - Google Patents

在时间交错模数转换器中减少顺序依赖的失配误差的方法和系统 Download PDF

Info

Publication number
CN105610443B
CN105610443B CN201510779290.9A CN201510779290A CN105610443B CN 105610443 B CN105610443 B CN 105610443B CN 201510779290 A CN201510779290 A CN 201510779290A CN 105610443 B CN105610443 B CN 105610443B
Authority
CN
China
Prior art keywords
adc
sub
error
sequence
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510779290.9A
Other languages
English (en)
Other versions
CN105610443A (zh
Inventor
S·德瓦拉简
L·A·辛格
P·M·什雷斯塔
黄萍莉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN105610443A publication Critical patent/CN105610443A/zh
Application granted granted Critical
Publication of CN105610443B publication Critical patent/CN105610443B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0836—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of phase error, e.g. jitter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)

Abstract

本公开涉及在时间交错模数转换器中减少顺序依赖的失配误差的方法和系统。时间交错模数转换器(ADC)使用M个子模数转换器(子ADC)，以根据序列采样模拟输入信号以产生数字输出。当M个子ADC交错时，由于子ADC之间的失配，数字输出表现出M个子ADC之间的失配误差。更多的第二顺序微妙效果在于：由于M个子ADC之间的内部耦合或其他此类相互作用和效果，特定ADC的特定数字输出的失配误差可以根据在特定子ADC之前和/或之后使用哪个子ADC而变化。如果M个子ADC是随机时间交错，所述M个子ADC之间的失配成为序列中子ADC的选择模式的函数。本公开描述用于测量和减少这些顺序依赖的失配的机制，以实现时间交错ADC的高动态范围性能。

Description

在时间交错模数转换器中减少顺序依赖的失配误差的方法和 系统
技术领域
本发明涉及集成电路的领域，尤其是时间交错模数转换器(ADC)。
背景技术
在许多电子应用中，模数转换器(ADC)将模拟输入信号转换为数字输出信号，例如，用于进一步的数字信号处理或由数字电子设备存储。从广义上讲，ADC可以转换表示现实世界现象的模拟电信号，例如，光、声、温度、电磁波或压力，用于数据处理的目的。例如，在测量系统中，传感器进行测量并产生模拟信号。该模拟信号然后作为输入被提供到模数转换器(ADC)，以产生数字输出信号，以便进一步处理。在另一实例中，发送器使用电磁波生成模拟信号，以在空气中携带信息，或发送器发送模拟信号以通过电缆携带信息。该模拟信号然后由数字电子作为输入提供到ADC的接收器处，以产生数字输出信号，例如，用于进一步处理。
由于其在许多应用中的适用性广，ADC可以用于诸如宽带通信系统、音响系统、接收器系统等。设计ADC不是简单的任务，因为每个应用程序可在性能、功率、成本和尺寸具有不同的需求。ADC被用于广泛的应用，包括通信、能源、医疗、仪器仪表和测量、电机控制、工业自动化和航空航天/国防。随着需要ADC的应用增长，需要快速又准确的转换也随之增加。
发明内容
时间交错模数转换器(ADC)使用M个子模数转换器(子ADC)以根据序列，采样模拟输入信号以产生数字输出。M个子ADC，以时间交错的方式操作，相比于仅一个ADC的采样速度提高N倍的取样速度。然而，当M个子ADC交错时，数字输出表现出M个子ADC之间的失配，由于子ADC之间的失配。更多的第二顺序微妙效果在于：由于M个子ADC之间的内部耦合或其他此类相互作用和效果，来自特定ADC的特定数字输出的失配误差可以根据在特定子ADC之前和/或之后使用哪个子ADC而不同。如果M个子ADC是随机时间交错，所述M个子ADC之间的失配成为序列中子ADC选择模式的函数。本公开描述了用于测量和减少这些顺序依赖的失配的机制，以实现时间交错ADC中的高动态范围性能。
附图说明
为了提供本公开内容和特征和优点，可参考下面的描述，结合附图并结合，其中，类似的参考数字表示相同的部件，的一个更完整的理解，其中：
图1A示出具有两个子ADC的示例性时间交错ADC；
图1B示出表示图1A的示例性时间交错ADC的采样边缘的时序图；
图2示出具有误差校正机制的示例性时间交错ADC；
图3示出具有三个子ADC的示例性随机时间交错ADC；
图4A示出具有两个子ADC的时间交错ADC的频谱的示例性曲线图；
图4B示出具有三个子ADC的时间交错ADC的频谱的示例性曲线图；
图5示出根据本公开的一些实施例，具有改进的顺序依赖的误差校正机制的示例性时间交错ADC；
图6是示出根据本公开的一些实施例，用于测量和存储顺序依赖的误差系数的方法的流程图；和
图7是示出根据本公开的一些实施例，用于降低时间交错ADC的顺序依赖误差的方法的流程图。
具体实施方式
模数转换器的基本原理
模数转换器(ADC)是将由模拟信号携带的连续物理量转换为表示量的幅度的数字输出或数字的电子设备(或携带该数字数的数字信号)。ADC通常由下述应用要求定义：它的带宽(它可以正确地转换为数字信号的模拟信号的频率范围)，其分辨率(最大模拟信号可划分并表示为数字信号的离散电平的数目)，其信噪比(ADC如何准确测量相对于ADC引入噪声的信号)。模数转换器(ADC)有许多不同的设计，其可根据应用的要求来选择。
了解时间交错的ADC
交错是用于增加ADC的采样率的技术。许多低速ADC可以并行地在序列中以时间交错的方式运行，使用合适时钟以增加有效的组合ADC采样速率。图1A示出具有两个子ADC的示例性时间交错ADC，以及图1B示出用于图1A的示例性时间交错ADC的采样边缘的时序图。
具体地，图1A示出了具有两个子ADC，ADC_0 102和ADC_1 104的时间交错ADC的例子，每一个能产生每秒100万个样本(MS/s)。与图1B中所示适当的时钟一起，两个子ADC可以提供最多200MS/s的总采样速率。适当的时钟可以由时钟发生器106提供，以产生具有不同相位的时钟信号或选择信号q0和q1以交替地选择子ADC，用于将模拟输入信号转换成数字输出。返回参照图1A，所述两个子ADC，ADC_0 102和ADC_1 104，交替地(即，以连续的顺序或按照固定顺序)采样输入信号Vin，并分别产生相应的数字输出，Dout0和Dout1，其然后通过数字组合器108进行组合以产生200MS/s的数字输出Dout。在本示例中，子ADC根据[...ADC_0，ADC_1，ADC_0，ADC_1，ADC_0，ADC_1，...]的固定顺序进行操作，例如以循环方式。
具有两个子ADC的时间交错ADC在本文中作为示例描述，用于理解时间交错ADC的操作，并且不旨在限制本公开。具有多于两个子ADC的其它时间交错ADC由本公开所设想。
时间交错ADC的子ADC之间的失配
虽然交错是实现较高的采样速度的有用技术，但交错也承受着缺点：即两个子ADC之间的性能(像偏移、增益、采样带宽或采样时间偏移)的任何失配引起像线性度的整个ADC性能指标的显著降解(或无杂散动态范围(SFDR))和信噪失真比(SNDR)。这些类型的失配误差可使用适当算法进行数字估计。一旦估计，失配误差可以在模拟域中补偿或在数字域中校正。
图2示出具有误差校正机制的示例性时间交错ADC。在本公开中，误差校正或减少涉及估计误差，补偿在模拟域中的误差，和/或校正在数字域中的误差。在本公开的上下文中，误差在模拟域中进行“补偿”，并且误差在数字域中进行“校正”。在这个例子中，时间交错ADC的数字块202包括误差估计器204和组合器208。此外，时间交错ADC可以包括数字误差校正器206和/或误差补偿反馈路径212。
图2所示的时间交错ADC的误差校准机制可经配置以校准或驱动ADC_1 104以匹配ADC_0 102。通常，误差估计器204可以通过静态测量数字输出之间的差异而估计子ADC之间的失配(或数字输出的平均版本)。因此，误差估计器204可以基于从两个子的ADC的数字输出测量ADC_0 102和ADC_1 104之间的失配。
在估计所述失配之后，误差估计器204或某些其它组件可确定用于减小所估计的失配可用的误差系数。一种校准技术涉及数字误差校正器206，它接受来自误差估计器204的误差系数，并以数字方式调整例如ADC_1 104的数字输出，以减少失配误差。另一校准技术涉及通过反馈数模转换器(DAC)208将所述误差系数为模拟值，例如以电压，电流，或电荷DAC调整的形式，并且经由误差补偿反馈路径212注入模拟值或某些其它适当的补偿量到模拟域，例如，ADC_1 104。误差估计器204通过控制通过误差补偿反馈路径212的模拟部分(即，子ADC)有效地降低失配。通过这些技术的任一个或两者，ADC_1 104的数字输出可以被调整以匹配使用一个或多个合适误差系数的ADC_0 102的输出。
包括例如ADC_0 102的数字输出和ADC_1 104的校准数字输出的数字输出然后利用组合器210数字化组合，以构建(最后)的数字输出Dout。
虽然上述的误差校正技术被描述成涉及具有两个子ADCS的交错ADC，误差校准技术也适用于具有三个或更多子ADC的交错ADC。此外，虽然上述的误差校准技术选择ADC_0102作为从其估计或测量失配的参考子ADC，其他子的ADC也可以被选作参考子ADC。
图1A和2所示顺序交错的类型受到属性的影响：在误差校正后的任何剩余的失配误差(这是不可避免的)仍然在ADC频谱显示(例如，通过快速傅里叶产生的频谱)，作为较大集中能量含量的离散频率箱的杂波(spur)。该杂波在图4A中是可观察到的，其中示出具有两个子ADC的时间交错ADC的频谱的示例性曲线图，其中子ADC中的一个具有100飞秒的定时歪斜。杂波存在，具有标签“tskew杂波”。这对于许多应用是不期望的，并且可以显著影响时间交错ADC的性能。
随机的时间交错ADC
减少上述杂波的一种解决方案是增加附加的子ADC并随机化子ADC的选择模式。图3示出具有三个子ADC的示例性随机时间交错ADC：ADC_0 302，ADC_1 304，ADC_2 306。通过增加附加的子ADC，例如，ADC_2 306，其中子ADC采样模拟输入并产生数字输出的子ADC选择或序列可以随机化，或至少伪随机化。在随机模式下的示例性子ADC的选择序列示于图3。序列包括以下面的示例性顺序选择子ADC：ADC_0 302、ADC_1 304、ADC_0 302、ADC_2 306、ADC_1 304、ADC_0 302和304ADC_1。基于示例性的子ADC选择规则产生或选择伪随机序列。该规则定义：如果选择子ADC，它不能被之后立即选择；(2个)剩余子ADC选择，一个被随机选择。这条规则产生伪随机化。如采用所看到的，当选择ADC_1 304时，在ADC_1 304之后的子ADC在ADC_0 302和ADC_2 306之间立即随机选择。
基于该序列，时钟发生器310产生适当的时钟/选择信号q0、q1和q2，使得子ADC根据伪随机序列采样模拟信号Vin并产生数字输出Dout1，Dout2，Dout3。数字块312可提供组合器314，所述组合器314按照伪随机序列组合数字输出Dout1、Dout2、Dout3。例如，与序列有关的信息可以被提供给在数字块312中的组合器314以合适的组合数字输出。数字块312还可以包括偏差估计器316以估计子ADC之间的失配。根据该实施方式，该数字块312可以包括数字误差校正器318，其通过应用由误差估计器316向数字输出提供的误差系数而减小失配误差。在一些实施例中，误差系数通过误差补偿反馈路径320被注入或施加到模拟域(其被暗示为包括DAC)。
伪随机有助于在最后的Dout ADC谱分散离散失配误差的色调。离散如果选择是连续的，单音(杂波)将已经存在，例如，其中按照固定的顺序使用子ADC。通过伪随机化，离散音调扩散到图4B看到的噪声基底，其表示具有三个子ADC的时间交错ADC的频谱的示例性曲线，其中子ADC中的一个具有100飞秒的定时偏斜。由于选择的伪随机性质，本底噪声不是“白的”，而是稍微“有色”。
顺序依赖的失配误差
虽然乍一看随机子ADC选择的想法似乎非常可取，它带有重要的二阶问题。因为子ADC之间的耦合因子，子ADC之间的失配往往是动态的。这是因为时间交错的子ADC不完全彼此独立地进行操作。
为了更好地理解耦合因子，考虑具有以随机模式下操作的四个子ADC的时间交错ADC的示例。当子ADC是时间交错时，他们每个对于给定周期都可以在四种状态：跟踪状态、比较状态、保持状态以及等待状态。跟踪状态是当子ADC采样模拟输入信号时。比较状态是当子ADC中的比较器产生结果时。保持状态是当结果被保持和数字输出被产生时(即，当子ADC处于保持状态时，读出数字输出)。等待状态是当子ADC正在等待时。下表说明例子，其中子ADC具有序列[...ADC_3，ADC_2，ADC_0，ADC_1，ADC_2，ADC_0，ADC_3，...](对应于提供数字输出的子ADC，即，在由列“保持状态”所示的序列)。
周期 跟踪状态 比较状态 保持状态 等待状态
1 ADC_0 ADC_2 ADC_3 ADC_1
2 ADC_1 ADC_0 ADC_2 ADC_3
3 ADC_2 ADC_1 ADC_0 ADC_3
4 ADC_0 ADC_2 ADC_1 ADC_3
5 ADC_3 ADC_0 ADC_2 ADC_1
6 ADC_2 ADC_3 ADC_0 ADC_1
7 ADC_1 ADC_2 ADC_3 ADC_0
当数字输出从在保持状态的子ADC读取时，数字输出可能受到处于跟踪状态的ADC、比较状态的子ADC，和等待状态的子ADC的影响。例如，对于周期#5，存在于保持状态的ADC_2的数字输出的失配可以受到处于其他状态的任何一个或多个其他子ADC的影响，即跟踪状态的ADC_3，比较状态的ADC_0和等待状态的ADC_1。此外，给定状态的可能子ADC可不同地影响ADC_2的数字输出。例如，当跟踪状态的子ADC对保持状态的子ADC的失配具有显著影响时，失配可以取决于对于保持状态的给定子ADC，哪个子ADC处于跟踪状态。在该特定示例中，对于保持状态的给定子ADC，有三个可能子ADC处于跟踪状态，每个对于给定子ADC的失配具有不同的贡献。对于具有四个子ADC的时间交错ADC，考虑跟踪状态中的三个可能子ADC的影响，误差校正机制可需要估计3×4＝12个单独失配，并使用12个不同的系数校正那些失配。
注意：当特定子ADC处于跟踪状态时，该特定子ADC在两个时钟周期之后进入保持状态。换句话说，该观察效果可以被描述为子ADC之间的顺序依赖作用的顺序依赖失配。例如，保持状态的子ADC受到两个周期之后处于保持状态的子ADC的影响。措辞方式不同地，由给定子ADC提供的数字输出受到具有序列中给定子ADC的位置的两个位置之后的位置(在本文中简称为“二个之后”)的子ADC的影响。
不仅每个子ADC具有相对于一个或多个其他子ADC的失配，失配进一步取决于哪一个或多个子ADC在给定子ADC之前和/或之后。一般来说，顺序依赖的误差可以存在于具有三个或更多子ADC的任何时间交错ADC。因此，失配可需要基于子ADC的图案进行校正。该顺序依赖的效果可以归因于耦合效果，诸如衬底耦合、供给弹跳、采样时间调制或参考弹跳，等等。此外，失配误差可以包括以下中的一个或多个：偏移误差、增益误差、定时歪斜误差、带宽误差、积分非线性误差和微分非线性误差。
尽管上面的示例讨论在给定子ADC“两个之后”的子ADC的顺序依赖的效果，该顺序依赖性作用可在该子ADC之前/或之后的任何子ADC观察到。效果通常取决于组成时间交错ADC的电路的特定硬件实现和布局，效果可确定经验地和/或通过模拟和计算进行确定。
在子ADC中的失配误差取决于与由当前子ADC所产生的数字输出相关联的顺序信息，即指定在特定子ADC之前和/或之后选取的子ADC的模式，所述特定子ADC产生给定的数字输出。在一些实施例中，顺序信息表示在序列中在序列中当前子ADC的ADC之前的位置的多个子ADC的至少一个。例如，ADC_2的失配可取决于ADC_1在它之前或ADC_0在它之前而改变。在一些实施例中，顺序信息表示在序列中具有在序列中当前子ADC的位置之后的位置的多个子ADC的至少一个。在另一示例中，ADC_2的失配可根据ADC_1在其两个位置之后或ADC_0在其两个位置之后而改变(但没有改变取决于在其一个位置之后的子ADC)。在一些实施例中，顺序信息指示在序列中具有序列中在当前子ADC的位置之后的位置的多个子ADC的至少一个，和在序列中具有序列中在当前子ADC的位置之后的位置的多个子ADC的至少一个。在又一示例中，ADC_2的失配可(1)取决于ADC_1是否在其一个位置之前或ADC_0是否在其一个位置之前而变化，和(2)取决于ADC_1是否在其之后两个位置，或ADC_0是否在其之后两个位置而变化(但没有变化根据在其一个位置之后的子ADC)。根据具体的电路实现，顺序依赖的误差可以延伸到在任何一个或多个许多样品之前和/或之后的只有一个样本。
通过将这些顺序依赖的失配误差考虑进去的改进误差校准，随机时间交错ADC可以达到更高的总体性能，诸如改进的线性度(或SFDR)和改进的SNDR。
配置用于减少顺序依赖的失配误差的部件的示例性时间交错ADC
图5示出根据本公开的一些实施例，具有改进的顺序依赖的误差校正机制的示例性时间交错ADC。所示的系统框图广义用于具有M个子ADC(ADC_0，ADC_1，...ADC_M-1)的时间交错ADC。具体地，时间交错ADC包括M个子ADC，用于按照序列采样模拟输入信号Vin并产生数字输出Dout0，Dout1，...DoutM-1。序列可以对应于伪随机序列，并且时间-交错ADC可是随机时间交错ADC。M个子ADC可包括三个或更多的子ADC，可经配置以在任何选择/所选/规定序列中采样模拟输入信号并产生数字输出。当存在三个或更多的子ADC时，该序列中的随机化导致多个可能的模式，用于给定子ADC的数字样本，使得失配误差依赖于模式。
类似于图2和3所示的时间交错ADC，数字块505或时间交错ADC的其它部件设置用于提供误差校正和组合功能的各部件。例如，该数字块505包括组合器516，其操作类似于图3的组合器314。经调整以减少顺序依赖的误差，该时间交错ADC具有特殊部件，其可以包括顺序依赖的误差估计器506、顺序依赖的误差系数块508以及纠错和/或补偿可能性510(有时被称为“误差校正和/或补偿部件”)。特殊部件经特殊设计和提供用于减少顺序依赖的失配误差。
为了校正顺序依赖的失配误差，误差检测器506可以测量/估计顺序依赖的失配误差。例如，当前子ADC的失配误差测量相对于在多个ADC中的一个或多个其他子ADC进行测量。此外，失配误差的测量考虑到哪个子ADC在给定的子ADC之前和/或之后，并且分别测量这些失配误差。用于测量的方法进一步结合图6详细地描述。
由误差估计器506测量的顺序依赖的误差可以被转换成适合于减少所测量的顺序依赖的失配误差的对应误差系数。这些顺序依赖的误差系数可维持在顺序依赖的失配误差的误差系数块508中。误差系数不仅可以基于当前子ADC(给定的子ADC)被组织，也可以根据顺序信息进行组织。换句话说，误差系数可以分别与在当前子ADC之前和/或之后选取的子ADC的特定模式相关联。根据不同的实施方式，顺序依赖误差系数块508可以根据示例性模式基于在给定子ADC之前和/或之后的任何一个或多个样品而存储顺序依赖的误差系数，诸如[“之前三个”，“之后一个”]，[“之前一个”和“之后一个”]，[“之前两个”]或[“之前两个”，“之前一个”和“之后一个”]等。因此，用于存储顺序依赖的误差系数的数据结构或逻辑可取决于实施方式在规模和组织上有所不同。
为了获得对于具有特定模式的当前子ADC的适当误差系数，时钟发生器502不仅根据(伪随机)序列产生时钟/选择信号q0，q1...qM-1，时钟发生器502还可以提供顺序信息504到数字块506，以允许失配误差基于顺序信息504减小。
时间交错ADC可以包括示出为误差校正和/或补偿可能性510的任何一个或多个部件，其可以利用一种或多种技术以基于顺序信息执行误差校正和/或补偿504。在一些实施例中，误差校正和/或补偿可能性510可确定(接收或获取)与来自多个子ADC的特定子ADC的特定数字输出相关联的顺序信息504，并基于顺序信息504确定(接收或获取)和特点数字输出相关联的顺序依赖误差系数。顺序依赖的误差系数块508可确定(接收或获取)与特定子ADC的特定数字输出相关联的顺序信息504。然后，该顺序依赖的误差系数块508可以确定(接收或获取)对应于与特定子ADC相关联的顺序信息的特定顺序依赖的误差系数。顺序依赖的误差系数块508可接着输出特定顺序依赖的误差系数，用于误差校正和/或补偿可能性510。
使用顺序依赖误差系数的误差校正和/或补偿可以以一种或多种方式进行。一种误差校正技术涉及数字误差校正器512，它接受来自顺序依赖误差系数块508的顺序依赖的误差系数，并以数字方式调整当前子DAC的数字输出值，以减少顺序依赖的失配误差。在一些实施例中，使用特定的顺序依赖误差系数执行特定数字输出的误差校正包括：由所述特定顺序依赖的误差系数调整特定的数字输出，以校正顺序依赖的误差。一种误差补偿技术涉及：通过误差补偿反馈路径514将顺序依赖误差系数转换为模拟值，以在模拟域中减少或补偿顺序依赖的误差。误差补偿反馈路径514可具有反馈数模转换器(DAC)，用于以电压、电流或电荷DAC调整的形式注入模拟值或一些其它适当的补偿量到模拟域中。在一些实施例中，采用特定的顺序依赖的误差系数执行特定数字输出的误差补偿包括：调整特定子ADC的系数，以在模拟域中补偿顺序依赖的误差。
顺序依赖的误差失配测量或估计的示例性方法
图6是示出根据本公开的一些实施例，用于测量和存储顺序依赖误差系数的方法的流程图。该方法600包括测量顺序依赖的误差(方框602)和存储顺序依赖的误差系数(方框604)。测量可以通过顺序依赖的误差估计来执行(例如，图5的顺序依赖误差估计器506)。在一些情况下，测量可以在“前台”由ADC脱机并且施加预定输入而执行。在一些情况下，测量可以在“后台”通过测量和比较子ADC的数字输出而执行，如果没有失配误差存在，其静态预期以匹配长时间内。对于给定的子ADC，可以测量不同模式的失配。测量可以通过寻找子ADC之间的平均数字输出不同之处进行。测量可以对于和给定子ADC相关联的关注的任何图案重复，并且测量可以对于关注的任何子ADC重复。
根据这些测量结果，可确定对应的顺序依赖的误差系数。依赖于从其产生数字输出的给定子ADC和图案的顺序依赖的误差系数可以保持在适当的数据结构中，并存储在存储器中，诸如图5的顺序依赖的误差系数块508。在一些实施例中，顺序依赖的误差系数可以是周期性地、不时地、或根据需要，在后台被更新以跟踪任何温度、电源、时钟速率和/或其他环境和系统的变化。
用于减少顺序依赖的误差的示例性方法
图7是示出根据本公开的一些实施例，用于降低时间交错ADC的顺序依赖性误差的方法的流程图。时间交错模数转换器(ADC)将包括多个子ADC，其根据序列采样模拟输入信号并产生数字输出。该方法包括：确定(接收或获得)与来自多个ADC的第一子ADC的第一数字输出相关联的第一顺序信息(框702)。此外，该方法包括：基于第一顺序信息，获得与第一数字输出相关联的第一顺序依赖的误差系数(框704)。在一些实施例中，获得第一顺序依赖的误差系数包括：确定对应于与第一子ADC相关联的第一顺序信息的顺序依赖的误差系数。而且，该方法包括：使用第一顺序依赖的误差系数执行误差补偿和/或校正(框706)。用于误差校正的方法700可通过任何合适的组件(例如，图5的顺序依赖的误差估计器506、顺序依赖的误差系数块508、数字误差校正器512、误差补偿反馈路径514，等等)来执行。在一些实施例中，误差补偿和/或校正可以包括：使用顺序依赖的误差系数，补偿模拟域中的误差，和/或校正数字域中的误差。通过执行方法700，失配误差可基于顺序减少，以及随机时间交错的ADC的整体性能在随机时间交错的ADC得到改进，所述随机时间交错的ADC并没有考虑顺序信息。
取决于与由相同或不同子ADC所产生的其他数字输出相关的顺序信息，同样的方法可以应用到其它数字输出。例如，该方法可以进一步包括：确定(接收或获得)与来自多个子ADC的第二子ADC(或第一子ADC)的第二数字输出相关联的第二顺序信息，其中，所述第二顺序不同于第一顺序信息。第一顺序信息和第二顺序信息允许适当补偿顺序依赖的失配误差(不同的顺序提出使用不同的系数，用于补偿或校正误差)。该方法进一步包括：基于所述第二顺序信息，获取与第二数字输出相关联的第二顺序依赖的误差系数。使用第二顺序依赖的误差系数，该方法可以包括执行误差补偿和/或校正。
时序依赖的失调失配误差校准的示例性数学公式
概括地说，在随机交错ADC中交错失配误差的估计和校准/校正可基于顺序顺序通过适当的分级或分类每个子ADC的失配系数而提供，所述顺序信息指定在产生特定的数字输出之前和/或之后的一个或多个子ADC。考虑例如三个随机交错的子ADC的情况下。如果ADC_0的失配可以取决于在ADC_0之前是否采样ADC_1或ADC_2有所不同，则ADC_0将具有两个顺序依赖的误差系数，而不是仅一个。
在一个示例中，任何子ADC的偏移失配可以通过在长时间平均该子ADC的数字输出进行确定。因此，在3路随机交错示例中，可以获取平均数字输出：
·平均ADC_0的输出＝OS_ADC_0＝AVE(Dout0)
·平均ADC_1的输出＝OS_ADC_1＝AVE(Dout1)
·平均ADC_2的输出＝OS_ADC_2＝AVE(Dout2)
然后，使用合适的顺序依赖的误差系数，可以通过使用简单的数字减法或使用模拟域中某种类型的DAC反馈强制ADC_1和ADC_2匹配ADC_0(其被任意选择为“参考”子ADC)，而校准时间交错ADC。这一过程将补偿或校正失调失配误差。任意选择OS_ADC_0(即ADC_0)作为基准，校准可以表示为：
·Dout0＝Dout0
·Dout1＝Dout1-(OS_ADC_1-OS_ADC_0)，其中OS_ADC_1-OS_ADC_0表征ADC_1和参考ADC_0之间的失配
·Dout2＝Dout2-(OS_ADC_2-OS_ADC_0)，其中OS_ADC_2-ADC_2表征ADC_0和参考ADC_0之间的失配
然而，如果3路随机交错系统受到顺序依赖的失配误差的影响，并假定主要的顺序依赖误差是由在当前子ADC之前的子ADC引起，每个子ADC将具有如下图所示的两个失配系数，以弥补/校正失调失配误差。
·当ADC_1前面＝OS_ADC0_1＝Ave(Dout0_1)时，平均ADC_0的输出，其中，当ADC_0前面是ADC_1时，Dout0_1是Dout0
·当ADC_2前面＝OS_ADC0_2＝Ave(Dout0_2)，平均ADC_0的输出其中当ADC_0前面是ADC_2时，Dout0_2是Dout0
·当ADC_0前面＝OS_ADC1_0＝Ave(Dout1_0)，平均ADC_1的输出，其中当ADC_1前面是ADC_0时，Dout1_0是Dout1
·当ADC_2前面＝OS_ADC1_2＝Ave(Dout1_2)，平均ADC_1的输出，其中当ADC_1前面是ADC_2时，Dout1_2是Dout1
·当ADC_0前面＝OS_ADC2_0＝Ave(Dout2_0)，平均ADC_2的输出，其中当ADC_2前面是ADC_0，Dout2_0是Dout2
·当ADC_1前面＝OS_ADC2_1＝Ave(Dout2_1)，平均ADC_2的输出，其中当ADC_2前面是ADC_1，Dout2_1是Dout2
因此，取决于产生它的图案，每个子ADC数字输出由上述测量的六个失配中的一个进行调整。在这六个子ADC配置中，任何一种都可任意地进行“参考”，而使用数字减法或模拟域中某种类型的DAC反馈，其他5个失配将等于参考。任意选择OS_ADC0_1(当前面ADC_1即ADC_0)作为基准，通过获取具有特定图案的给定子ADC的平均输出并从平均输出减去OS_ADC0_1，顺序依赖的失配可以相对于OS_ADC0_1进行定义。因此，该校准可以数学表示为：
·Dout0_1＝Dout0_1
·Dout0_2＝Dout0_2-(OS_ADC0_2-OS_ADC0_1)
·Dout1_0＝Dout1_0-(OS_ADC1_0-OS_ADC0_1)
·Dout1_2＝Dout1_2-(OS_ADC1_2-OS_ADC0_1)
·Dout2_0＝Dout2_0-(OS_ADC2_0-OS_ADC0_1)
·Dout2_1＝Dout2_1-(OS_ADC2_1-OS_ADC0_1)
取决于实施方式，该相同的公式可以扩展到其他模式。例如，可以对各种关注的模式测量更多的系数。任意地选择具有特定图案的子ADC的一个平均输出作为基准，顺序依赖的偏移失配可以相对于该参考平均输出来限定。例如，该偏移失配可被定义为具有特定图案的给定子ADC的平均输出和基准平均输出之间的差。
本公开设想：各种类型的失配可以使用相同或不同的公式测量。其他失配可以包括(除了如上所述的偏移失配)，但不限于，包括定时偏移失配、增益失配、采样带宽失配等。
上面的示例说明提供顺序依赖的误差系数并使用顺序依赖的误差系数以减少顺序依赖的失配误差的一些可能方式，并且不意图限制本公开内容。在一些情况下，如果提供反馈路径以减少失配误差，公式可以被不同地定义。以上说明算法的排序和分级类型仅是如何纠正顺序依赖的失配误差的许多可能实施方式中的一个。应当理解，适于此目的的其他可能的算法也由本公开设想。
变化和实现
请注意，上面参照附图讨论的操作都适用于涉及处理模拟信号以及使用多个模数转换器将模拟信号转换成数字数据的任何集成电路。在某些情况下，这里讨论涉及到高速ADC(即，时间交错ADC)的这些特征，可以适用于医疗系统、科学仪器，无线和有线通信系统(特别是系统需要高采样率)、雷达、工业过程控制、音频和视频设备、仪器仪表和使用ADC的其他系统。
由时间交错的ADC提供的性能水平可特别有利于要求苛刻的市场中的产品和系统，诸如医疗成像、精确和高速的药物分配器(流体的流量测量)、合成孔径雷达、数字波束形成通信性能系统和先进的测试/测量系统(示波器)。此外，上述讨论的某些实施例可以置备在技术中，用于医疗成像、病人监护、医疗仪器和家庭医疗保健。这可包括肺监控器、加速度计、心脏率监测仪、心脏起搏器等。其他应用程序可以涉及汽车技术的安全系统(例如，稳定控制系统、驾驶辅助系统、制动系统，信息娱乐和任何类型的内部应用)。此外，动力系统(例如，在混合动力汽车和电动汽车中)可以在电池监视、控制系统、报告控制、维护活动等中使用高速和高精度数据转换产品。
在另外的其它示例方案中，本公开的教导可以适用于工业市场，包括过程控制系统，以帮助驱动生产率、能源效率和可靠性。在消费者应用中，上面讨论的信号处理电路的教导可用于进行图像处理、自动对焦、以及图像稳定(例如，数码相机、摄像机，等等)。其他消费应用包括音频和视频处理器，用于家庭影院系统、DVD录像机和高清晰度电视。然而，其他消费应用可以包括先进的触摸屏控制器(例如，对于任何类型的便携式媒体设备)。因此，这种技术可以很容易成为智能手机、平板电脑、安全防范系统、个人电脑、游戏技术、虚拟现实、模拟训练等的一部分。
另外，在上述各实施例的讨论中，零部件能容易更换、取代或为了适应特定的电路需要另外修改。此外，应当注意：使用补充型电子设备、硬件、软件等提供同样可行的选择，用于实施本公开内容的教导。
用于减少顺序依赖的失配误差的各种装置的部件可包括电子电路以执行本文所述功能。在某些情况下，可以通过专门配置用于执行本文描述的功能的处理器来提供所述装置的一个或多个部分。例如，该处理器可以包括一个或多个特定应用程序组件，或者可以包括被配置为执行所述功能的在此描述的可编程逻辑门。该电路可以在模拟域、数字域或在混合信号域中操作。在一些情况下，所述处理器可以被配置为通过执行在在非临时性计算机介质上存储的一个或多个指令而执行本文描述的功能。
在一个示例实施例中，任何数量的图的部件的可以在相关联的电子设备的电路板来实现。该板可以是一般的电路板，可以装载电子设备的内部电子系统的各种组件，并进一步为其他外围设备提供连接器。更具体地，电路板可提供通过该系统的其它部件可电通信的电连接。根据特定配置的需求、处理需求、计算机设计等，任何合适的处理器(包括数字信号处理器、微处理器、芯片组支持等)、计算机可读非临时存储元件等可以适当地耦合到电路板。其它部件(诸如，外部存储器、另外的传感器、用于音频/视频显示器的控制器以及外围设备)可以通过电缆连接到电路板插入式卡或集成到所述板本身。在各种实施例中，本文描述的功能可以以仿真的形式被实现为软件或固件中的一个或多个可配置(如可编程)，布置在支持这些功能的结构元件上运行。提供所述仿真的软件或固件可以提供一种包括指令以允许处理器执行这些功能的非临时性计算机可读存储介质上。
在另一示例实施例中，附图的电路可以被实现为单独的模块(例如，具有相关联的设备元件和电路被配置为执行特定的应用程序或功能)或实施作为插入式模块插入电子设备的应用特定硬件。需要注意，本公开的具体实施例可以部分或全部容易地包含在系统级芯片(SOC)包中。SOC表示集成计算机或其它电子系统的组件到单个芯片的集成电路。它可包含数字、模拟、混合信号以及经常射频功能：所有这些可设置在单个芯片衬底上。其他实施例可以包括多芯片模块(MCM)，多个单一IC位于单个电子封装内并配置成通过电子封装彼此紧密相互作用。在各种其它实施例中，本文描述的各种功能可以实施在特定应用集成电路(ASIC)、现场可编程门阵列(FPGA)、其他的半导体芯片或它们的组合中的一个或多个半导体芯(诸如，硅芯)中。
此外，还必须要注意，所有的规格，尺寸，且本文所概述的关系(例如，处理器，逻辑运算，数量等)只被提供用于示例的目的，仅教学。该信息可以变化相当大，而不脱离本公开的精神或所附权利要求的范围。规格只适用于非限制性实例，因此，它们应被理解为这样。在前面的描述中，示例实施例已经描述参考特定的处理器和/或部件的安排。可以对这样的实施例进行各种修改和改变，而不脱离本公开的范围或所附权利要求的范围。说明书和附图相应地应被视为示例性的而不是限制性的意义。
注意，本文所提供的许多实施例，相互作用可以两个、三个、四个或更多个电部件来描述。但是，这项工作已经完成仅用于清楚和示例。应当理解，该系统可以任何合适的方式进行合并。沿着类似的设计替代方案，任何示出的组件、模块和附图的元件可以以各种可能的配置相结合，所有这些都清楚在本说明书的范围之内。在某些情况下，仅参考数量有限的电气元件可更容易地描述给定流程集合的一个或多个功能。应当理解，附图的电路和其教导是容易可扩展的，并且可以容纳大量的组件，以及更复杂/精密的安排和配置。因此，所提供的示例不应该限制或抑制电路的广泛教导的范围为可应用于其它无数结构。
注意，在本说明书中，提及在“一个实施例”、“示例实施例”、“实施例”、“另一实施例”、“一些实施方案”、“各种实施例”、“其他实施例”、“替代实施例”等中包含的各种特征(例如，元件、结构、模块、组件、步骤、操作、特性等)旨在表示：任何这样的功能都包含在本公开的一个或多个实施例中，但可或可不一定要在同一实施例组合。
同样重要的是要注意，与减少顺序依赖的失配误差的功能仅示出了可由或在图中所示的系统内执行的一些可能的功能。在适当情况下，其中的一些操作可被删除或移除，或者这些操作可以被修改或改变很大，而不脱离本公开的范围。另外，这些操作的定时可以大大改变。已经提供前面的操作流程用于示例和讨论的目的。极大的灵活性通过在此描述的实施例提供，在于任何合适的布置、年表、配置和定时机制可在不脱离本公开的教导的情况下提供。
许多其它改变、替换、变化、改变和修改可以对于本领域技术人员确定，目的在于本发明包括所有这样的改变、替换、变化、改变和修改，为落入本公开的范围内，或所附权利要求的范围(如果有的话)内。需要注意：上面描述的装置的所有可选特征也可以相对于本文描述的方法或处理实施，并且示例中的细节可在一个或多个实施例中用于任何地方。

Claims (19)

1.一种用于减少包括多个子ADC的时间交错模数转换器ADC的顺序依赖的误差的方法，所述多个子ADC能够根据序列采样模拟输入信号并产生数字输出，所述方法包括：
确定与所述多个子ADC中的第一子ADC的第一数字输出相关联的第一顺序信息；
基于所述第一顺序信息，确定与第一数字输出相关联的第一顺序依赖的误差系数；
确定与所述多个子ADC中的第二子ADC的第二数字输出相关联的第二顺序信息，其中所述第二顺序信息不同于所述第一顺序信息；
基于所述第二顺序信息，确定与所述第二数字输出相关联的第二顺序依赖的误差系数；和
使用第一顺序依赖的误差系数和第二顺序依赖的误差系数执行误差补偿和/或校正。
2.根据权利要求1所述的方法，其中，所述第一顺序信息表示在所述序列中所述多个子ADC中的具有在所述序列中的第一子ADC的位置之前的位置的至少一个子ADC。
3.根据权利要求1所述的方法，其中，所述第一顺序信息表示在所述序列中所述多个子ADC中的具有在所述序列中的第一子ADC的位置之后的位置的至少一个子ADC。
4.根据权利要求1所述的方法，其中，所述第一顺序信息表示在所述序列中所述多个子ADC中的具有在所述序列中的第一子ADC的位置之前的位置的至少一个子ADC，以及在所述序列中所述多个子ADC中的具有在所述序列中的第一子ADC的位置之后的位置的至少一个子ADC。
5.根据权利要求1所述的方法，其中确定第一顺序依赖的误差系数包括：使用第一顺序信息，获得对应于和第一子ADC相关联的第一顺序信息的顺序依赖的误差系数。
6.根据权利要求1所述的方法，其中，所述序列对应于伪随机序列，并且时间交错ADC是随机时间交错ADC。
7.根据权利要求1所述的方法，其中，所述第一顺序依赖的误差系数对应于第一子ADC相对于所述多个子ADC中一个或多个其他子ADC的失配误差。
8.根据权利要求7所述的方法，其中，所述失配误差包括如下的一个或多个：偏移误差、增益误差、定时歪斜误差、带宽误差、积分的非线性误差和微分非线性误差。
9.根据权利要求1所述的方法，其中，所述多个子ADC包括三个或更多的子ADC，所述三个或更多的子ADC能够在任何选择序列中采样模拟输入信号并产生数字输出。
10.根据权利要求1所述的方法，其中，执行误差补偿和/或校正包括：由第一顺序依赖的误差系数调节所述第一数字输出，以校正顺序依赖的误差。
11.根据权利要求1所述的方法，其中，执行误差补偿和/或校正包括：调节所述第一子ADC的系数，以补偿顺序依赖的误差。
12.一种用于减少包括多个子ADC的时间交错模数转换器ADC的顺序依赖的误差的装置，所述多个子ADC能够根据序列采样模拟输入信号并产生数字输出，所述装置包括：
确定与所述多个子ADC的第一子ADC的第一数字输出相关联的第一顺序信息的部件；
基于所述第一顺序信息，确定与第一数字输出相关联的第一顺序依赖的误差系数的部件；
确定与所述多个子ADC的第二子ADC的第二数字输出相关联的第二顺序信息的部件，其中所述第二顺序信息不同于所述第一顺序信息；
基于所述第二顺序信息，确定与所述第二数字输出相关联的第二顺序依赖的误差系数的部件；和
使用第一顺序依赖的误差系数和第二顺序依赖的误差系数执行误差补偿和/或校正的部件。
13.根据权利要求12所述的装置，其中，所述第一顺序信息表示在所述序列中所述多个子ADC中的具有在所述序列中的第一子ADC的位置之前的位置的至少一个子ADC。
14.根据权利要求12所述的装置，其中，所述第一顺序信息表示在所述序列中所述多个子ADC中的具有在所述序列中的第一子ADC的位置之后的位置的至少一个子ADC。
15.根据权利要求12所述的装置，其中，所述第一顺序信息表示在所述序列中所述多个子ADC中的具有在所述序列中的第一子ADC的位置之前的位置的至少一个子ADC，和在所述序列中所述多个子ADC中的具有在所述序列中的第一子ADC的位置之后的位置的至少一个子ADC。
16.根据权利要求12所述的装置，进一步包括：
使用第一顺序信息，确定对应于与第一子ADC相关联的第一顺序信息的特定顺序依赖的误差系数的部件；和
输出所述特定顺序依赖的误差系数的部件。
17.一种经配置以用于减少顺序依赖的误差的时间交错模数转换器ADC，时间交错ADC包括：
多个子ADC，根据序列采样模拟输入信号和产生数字输出；
纠错和/或补偿部分：
确定与所述多个子ADC中的第一子ADC的第一数字输出相关联的第一顺序信息；
基于所述第一顺序信息，确定与第一数字输出相关联的第一顺序依赖的误差系数；
确定与所述多个子ADC中的第二子ADC的第二数字输出相关联的第二顺序信息，其中所述第二顺序信息不同于所述第一顺序信息；
基于所述第二顺序信息，确定与所述第二数字输出相关联的第二顺序依赖的误差系数；和
使用第一顺序依赖的误差系数和第二顺序依赖的误差系数，执行误差补偿和/或校正。
18.根据权利要求17所述的时间交错ADC，其中，所述序列对应于伪随机序列，并且时间交错ADC是随机时间交错ADC。
19.根据权利要求17所述的时间交错ADC，其中，所述多个子ADC包括三个或更多的子ADC，所述三个或更多的子ADC在任何选择序列中采样模拟输入信号并产生数字输出。
CN201510779290.9A 2014-11-13 2015-11-13 在时间交错模数转换器中减少顺序依赖的失配误差的方法和系统 Active CN105610443B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/540,515 2014-11-13
US14/540,515 US9294112B1 (en) 2014-11-13 2014-11-13 Methods and systems for reducing order-dependent mismatch errors in time-interleaved analog-to-digital converters

Publications (2)

Publication Number Publication Date
CN105610443A CN105610443A (zh) 2016-05-25
CN105610443B true CN105610443B (zh) 2019-04-16

Family

ID=54542111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510779290.9A Active CN105610443B (zh) 2014-11-13 2015-11-13 在时间交错模数转换器中减少顺序依赖的失配误差的方法和系统

Country Status (3)

Country Link
US (1) US9294112B1 (zh)
EP (1) EP3021489B1 (zh)
CN (1) CN105610443B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3043478A1 (en) * 2014-12-17 2016-07-13 Analog Devices, Inc. Microprocessor-assisted calibration for analog-to-digital converter
US9525428B2 (en) 2014-12-17 2016-12-20 Analog Devices, Inc. Randomly sampling reference ADC for calibration
MX2017013365A (es) * 2015-05-29 2017-12-07 Ericsson Telefon Ab L M Sistema de convertidor analogico a digital.
US9559713B1 (en) * 2016-02-23 2017-01-31 Broadcom Corporation Dynamic tracking nonlinearity correction
WO2018006972A1 (en) 2016-07-08 2018-01-11 Telefonaktiebolaget Lm Ericsson (Publ) Ti adc circuit
US10057048B2 (en) * 2016-07-19 2018-08-21 Analog Devices, Inc. Data handoff between randomized clock domain to fixed clock domain
US9793910B1 (en) * 2016-09-12 2017-10-17 Analog Devices, Inc. Time-interleaved ADCs with programmable phases
US10177778B2 (en) 2016-12-12 2019-01-08 Rambus Inc. Phase adjustment for interleaved analog to digital converters
US10187078B2 (en) * 2017-02-03 2019-01-22 Qualcomm Incorporated Data converters for mitigating time-interleaved artifacts
CN107154804B (zh) * 2017-03-28 2020-07-24 中山大学 低通信号的双通道tiadc非线性系统参数估计方法
CN110061742B (zh) * 2018-01-19 2023-03-10 创意电子股份有限公司 模拟数字转换器校准系统
CN108282163B (zh) * 2018-02-12 2021-03-05 上海贝岭股份有限公司 采样时刻失配校准装置、方法及时间交织模数转换器
US10763878B2 (en) 2018-03-27 2020-09-01 Analog Devices, Inc. Calibrating time-interleaved switched-capacitor track-and-hold circuits and amplifiers
US10218372B1 (en) * 2018-03-28 2019-02-26 Xilinx, Inc. Method to detect blocker signals in interleaved analog-to-digital converters
WO2020007494A1 (en) * 2018-07-06 2020-01-09 Telefonaktiebolaget Lm Ericsson (Publ) Receiver circuit for an antenna array system
CN109245766B (zh) * 2018-07-20 2021-03-30 中国电子科技集团公司第二十四研究所 一种时间交织结构模数转换器的误差补偿校正系统及方法
WO2020043305A1 (en) * 2018-08-31 2020-03-05 Telefonaktiebolaget Lm Ericsson (Publ) Control of a time-interleaved analog-to-digital converter
WO2020083461A1 (en) 2018-10-22 2020-04-30 Telefonaktiebolaget Lm Ericsson (Publ) Sub-adc assignment in ti-adc
US10720934B1 (en) * 2019-02-28 2020-07-21 Nxp Usa, Inc. MDAC based time-interleaved analog-to-digital converters and related methods
US10924129B2 (en) * 2019-04-29 2021-02-16 Mediatek Inc. Time-interleaved analog-to-digital converter device and associated control method
US10707889B1 (en) 2019-05-13 2020-07-07 Analog Devices International Unlimited Company Interleaving method for analog to digital converters
WO2020236209A1 (en) * 2019-05-22 2020-11-26 Adesto Technologies Corporation Pulse width signal overlap compensation techniques
US10680630B1 (en) * 2019-06-12 2020-06-09 Stmicroelctronics S.A. System and method to cancel skew mismatch in ADCs
CN110690902B (zh) * 2019-09-25 2022-05-17 电子科技大学 一种基于随机截断的时间交织adc失配优化方法
US11349491B2 (en) * 2020-03-04 2022-05-31 Omni Design Technologies, Inc. Time-interleaved sampling circuits with randomized skipping
US11438002B2 (en) 2020-03-06 2022-09-06 Omni Design Technologies Inc. Time-interleaved A/D converters with isolation inductors
TWI745945B (zh) * 2020-04-29 2021-11-11 創意電子股份有限公司 類比數位轉換系統、時脈偏斜校準方法與相關的電腦程式產品
TWI733488B (zh) * 2020-06-10 2021-07-11 瑞昱半導體股份有限公司 位於數位域之訊號處理電路及方法
CN113824659B (zh) * 2020-06-18 2024-03-26 瑞昱半导体股份有限公司 位于数字域之讯号处理电路及方法
US11552646B2 (en) * 2020-06-24 2023-01-10 Stmicroelectronics International N.V. Timing skew mismatch calibration for time interleaved analog to digital converters
US11977181B2 (en) * 2020-10-13 2024-05-07 Nxp B.V. Systems and methods for processing errors in digital beamforming receivers
US11569856B2 (en) 2020-12-07 2023-01-31 Electronics And Telecommunications Research Institute Method and apparatus for receiving periodic band-limited signal
US11677409B2 (en) * 2021-03-19 2023-06-13 Microsoft Technology Licensing, Llc Cloud assisted calibration of analog-to-digital converters
KR20230010400A (ko) * 2021-07-12 2023-01-19 삼성전자주식회사 타임-인터리빙된 아날로그-디지털 컨버터의 부정합들을 교정하기 장치 및 방법
CN114389609B (zh) * 2021-12-14 2022-11-11 中国科学院微电子研究所 一种补偿电路及补偿方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7312734B2 (en) * 2005-02-07 2007-12-25 Analog Devices, Inc. Calibratable analog-to-digital converter system
CN102291141A (zh) * 2011-04-22 2011-12-21 合肥工业大学 无冗余通道的时间交叉adc劈分校准结构及其自适应校准方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE516156C2 (sv) 1999-06-23 2001-11-26 Ericsson Telefon Ab L M En parallell analog-till-digitalomvandlare och ett förfarande för att omvandla analoga värden till digitala i parallella, oberoende av varandra utförda processer
US6542017B2 (en) 2001-06-13 2003-04-01 Texas Instruments Incorporated Feed-forward approach for timing skew in interleaved and double-sampled circuits
US6771203B1 (en) 2003-04-29 2004-08-03 Analog Devices, Inc. Temporally-interleaved parallel analog-to-digital converters and methods
US6900750B1 (en) 2004-04-16 2005-05-31 Analog Devices, Inc. Signal conditioning system with adjustable gain and offset mismatches
TWI282216B (en) 2005-04-13 2007-06-01 Realtek Semiconductor Corp Correlation circuit for time-interleaved ADC and method thereof
US7250885B1 (en) 2006-04-03 2007-07-31 Analog Devices, Inc. System and method for using timing skew estimation with a non-sequential time-interleaved analog-to-digital converter
US7408495B2 (en) * 2006-05-15 2008-08-05 Guzik Technical Enterprises Digital equalization of multiple interleaved analog-to-digital converters
CA2655506C (en) 2006-06-30 2016-01-05 Signal Processing Devices Sweden Ab Time-interleaved analog-to-digital converter system
TWI330000B (en) 2006-07-27 2010-09-01 Realtek Semiconductor Corp A calibration apparatus for mismatches of time-interleaved analog-to-digital converter
US7839323B2 (en) 2008-12-29 2010-11-23 Intersil Americas, Inc. Error estimation and correction in a two-channel time-interleaved analog-to-digital converter
US8890729B2 (en) 2012-12-05 2014-11-18 Crest Semiconductors, Inc. Randomized time-interleaved sample-and-hold system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7312734B2 (en) * 2005-02-07 2007-12-25 Analog Devices, Inc. Calibratable analog-to-digital converter system
CN102291141A (zh) * 2011-04-22 2011-12-21 合肥工业大学 无冗余通道的时间交叉adc劈分校准结构及其自适应校准方法

Also Published As

Publication number Publication date
EP3021489A1 (en) 2016-05-18
EP3021489B1 (en) 2019-09-25
US9294112B1 (en) 2016-03-22
CN105610443A (zh) 2016-05-25

Similar Documents

Publication Publication Date Title
CN105610443B (zh) 在时间交错模数转换器中减少顺序依赖的失配误差的方法和系统
CN107819467B (zh) 具有可编程的相位的时间交错式adc
US7671768B2 (en) Digital-to-analogue converter system with increased performance
US10547319B2 (en) Background calibration of reference, DAC, and quantization non-linearity in ADCS
US7146283B2 (en) Calibrating analog-to-digital systems using a precision reference and a pulse-width modulation circuit to reduce local and large signal nonlinearities
CN104980155B (zh) 多级δ-σ模数转换器中数模转换器误差反馈的抵消
US10057048B2 (en) Data handoff between randomized clock domain to fixed clock domain
CN108700618B (zh) 多通道系统的串扰校准
KR20090094264A (ko) 기기 채널 내의 하모닉 왜곡에 대한 보상
US20180106857A1 (en) Measuring and correcting non-idealities of a system
CN104052477A (zh) 用于模拟数字转换器校准的系统、方法及记录介质
JP2016225979A (ja) アナログ・デジタルコンバータデバイスの校正
CN109936366A (zh) 信号路径线性化
CN113258930B (zh) 一种数字示波器及时间交织模数转换器的校正方法
US6944569B2 (en) Method and apparatus for generating an electronic test signal
CN110943741A (zh) 用于时间交错的adc的交错误差的背景或盲校准中的基于直方图的数据鉴定
Jeanneret et al. High precision comparison between a programmable and a pulse-driven Josephson voltage standard
CN110460333A (zh) 在产生模数转换器的连续时间残差中的阻断器容差
CN105790762B (zh) 自参考数模转换器
KR20100077300A (ko) 알고리즈믹 아날로그/디지털 변환기의 커패시터간 부정합 오차 보정 방법 및 그 장치
CN105471454A (zh) 用于射频信号源的自校正装置以及射频信号的校正系统
JP2010271173A (ja) 変換装置並びに信号発生装置及び信号測定装置
EP2700172B1 (en) Arrangement for reading out an analogue voltage signal
Rüfenacht et al. A digital-to-analog converter with a voltage standard reference
CN104205644A (zh) 用以改善模拟到数字转换器输出的系统、装置及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant