CN108282163B - 采样时刻失配校准装置、方法及时间交织模数转换器 - Google Patents

采样时刻失配校准装置、方法及时间交织模数转换器 Download PDF

Info

Publication number
CN108282163B
CN108282163B CN201810145403.3A CN201810145403A CN108282163B CN 108282163 B CN108282163 B CN 108282163B CN 201810145403 A CN201810145403 A CN 201810145403A CN 108282163 B CN108282163 B CN 108282163B
Authority
CN
China
Prior art keywords
sampling
sub
channel
calibration
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810145403.3A
Other languages
English (en)
Other versions
CN108282163A (zh
Inventor
富浩宇
张辉
李丹
王海军
陈正
李琪林
高远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Beiling Co Ltd
Original Assignee
Shanghai Beiling Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Beiling Co Ltd filed Critical Shanghai Beiling Co Ltd
Priority to CN201810145403.3A priority Critical patent/CN108282163B/zh
Publication of CN108282163A publication Critical patent/CN108282163A/zh
Application granted granted Critical
Publication of CN108282163B publication Critical patent/CN108282163B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods

Abstract

本发明公开了一种采样时刻失配校准装置、方法及时间交织模数转换器，其中，采样时刻失配校准装置包括参考通道、若干采样子通道、校准调节模块和伪随机电平发生器，参考通道、采样子通道均与校准调节模块电连接，伪随机电平发生器分别与参考通道和采样子通道电连接。本发明采用伪随机电平发生器，并根据伪随机电平Vth得到参考通道的采样点的极性和采样子通道的采样点的极性，然后通过简单极性统计获得过零点数量，再根据相对过零点数来调节子采样时钟相对参考时钟的延时值，实现校准，校准速度快，可不受通道数的限制，也可适用于相干采样。

Description

采样时刻失配校准装置、方法及时间交织模数转换器
技术领域
本发明涉及模数转换技术领域，特别涉及一种采样时刻失配校准装置、方法及时间交织模数转换器。
背景技术
在传统的多通道TIADC(Time interleaved analog-to-digital converter，时间交织模数转换器)中，一般通过额外的校准ADC通道来对采样子ADC通道进行采样时刻校准。
图1为基于互相关统计的校准系统组成框图，当校准ADC通道(Cal-ADC)的采样信号phi_cal与采样子ADC通道(Sub-ADC)的采样信号phi_sub的采样时刻失配越小，则两个通道对输入信号Vin的采样输出Dout的相关性越大，经相互运算、累加平均后互相关
Figure BDA0001578690710000011
将在无失配时达到最大(如图2所示)，其中
Figure BDA0001578690710000012
其中N为采样数，Dout[n]为第n个采样值。因此，可由控制逻辑单元根据
Figure BDA0001578690710000013
来调整phi_sub相对phi_cal的延时值τ，实现phi_sub相对phi_cal的校准。由于校准容易受限于ADC量化噪声，在采样时刻匹配要求较高，或者延时值τ调节步长较小时，互相关结果可能维持不变，使校准逻辑无法正常运转，尤其是当Sub-ADC的分辨率较低时，这一困扰将更加严重。
图3为基于过零点统计的校准系统组成框图，当校准ADC通道(Sub-ADC1)的采样时钟phi_sub1与采样子ADC通道(Sub-ADC2)的采样时钟phi_sub2的相位刚好相差180度，Sub-ADC1与Sub-ADC2的采样点均匀的分布在时间轴上，即第k时刻，Sub-ADC2的采样点Dout2[k]与Sub-ADC1在第k-1时刻的采样点Dout1[k-1]和第k+1时刻的采样点Dout1[k+1]的时间间隔相等(如图4中的虚线采样点)；如果采样时刻失配，比如Sub-ADC2的采样时钟相位提前，此时Sub-ADC2的采样点Dout2[k]与其前一时刻的Sub-ADC1采样点Dout1[k-1]的时间间隔T12变小，而与其后一时刻的Sub-ADC1采样点Dout1[k+1]的时间间隔T21变大，这意味着，Dout2[k]与Dout1[k-1]间信号存在过零点的概率变小，而Dout2[k]与Dout1[k+1]间信号存在过零点的概率变大。因此，可由过零统计单元根据相邻输出数据是否异号来判定过零点情况，并由控制逻辑根据统计结果调整phi_sub2相对phi_sub1的相位，使Sub-ADC2采样点与其前后采样点间出现过零点的概率相等来实现校准。虽然不受ADC量化误差影响。但是，由于过零点统计需要相位差为180度的两个Sub-ADC的输出数据，尤其在通道数目增多时，各通道的校准需要更长时间，校准速度变得极为缓慢。
另外，当输入信号Vin与采样时钟相干时，即时钟信号与输入信号Vin同步时，采样得到的输入信号样本在时钟信号周期的整数倍内周期性地出现，此时两种校准算法均无法正常工作。
发明内容
本发明要解决的技术问题是为了克服现有技术中由于校准系统结构的固有缺陷，当信号频率与采样时钟频率相干时无法正常校准的缺陷，提供一种采样时刻失配校准装置、方法及时间交织模数转换器。
本发明是通过下述技术方案来解决上述技术问题：
本发明提供一种采样时刻失配校准装置，包括参考通道、若干采样子通道和校准调节模块，所述参考通道、所述采样子通道均与所述校准调节模块电连接，其特点是，所述采样时刻失配校准装置还包括伪随机电平发生器；
所述伪随机电平发生器分别与所述参考通道和所述采样子通道电连接；
所述伪随机电平发生器用于生成每个参考时钟对应的伪随机电平；
所述参考通道用于在所述参考时钟的控制下对接收到的模拟信号和所述伪随机电平进行采样，并对在所述参考时钟的控制下的采样结果比较后向所述校准调节模块输出第一极性信号；
所述采样子通道用于在子采样时钟的控制下对接收到的所述模拟信号和所述伪随机电平进行采样，并对在所述子采样时钟的控制下的采样结果比较后向所述校准调节模块输出第二极性信号；
所述校准调节模块用于根据所述第一极性信号和所述第二极性信号统计一时间段内所述采样子通道与所述参考通道之间的过零点数量，并根据统计结果调节所述子采样时钟相对所述参考时钟的延时量以使所述采样子通道与所述参考通道之间的过零点数量收敛到零。
较佳地，所述参考通道包括第一比较器，所述第一比较器的正输入端接收所述模拟信号，所述第一比较器的负输入端接收所述伪随机电平，所述第一比较器的输出端与所述校准调节模块电连接；所述第一比较器在所述参考时钟的控制下输出所述第一极性信号。
较佳地，所述采样子通道还包括第二比较器，所述第二比较器的正输入端接收所述模拟信号，所述第二比较器的负输入端接收所述伪随机电平，所述第二比较器的输出端与所述校准调节模块电连接；所述第二比较器在所述子采样时钟的控制下输出所述第二极性信号。
较佳地，所述伪随机电平的幅度落在所述采样子通道的满幅输入范围内。
较佳地，所述伪随机电平的概率密度函数包括均匀分布或高斯分布。
本发明还提供一种采样时刻失配校准方法，其特点是，包括：
伪随机电平发生器生成每个参考时钟对应的伪随机电平；
参考通道在所述参考时钟的控制下对接收到的模拟信号和所述伪随机电平分别进行采样，并对采样结果比较后输出第一极性信号；
采样子通道在子采样时钟的控制下对接收到的所述模拟信号和所述伪随机电平分别进行采样，并对采样结果比较后输出第二极性信号；
校准调节模块根据所述第一极性信号和所述第二极性信号统计一时间段内所述采样子通道与所述参考通道之间的过零点数量，并根据统计结果调节所述子采样时钟相对所述参考时钟的延时量以使所述采样子通道与所述参考通道之间的过零点数量收敛到零。
较佳地，所述参考通道包括第一比较器，所述第一比较器的正输入端接收所述模拟信号，所述第一比较器的负输入端接收所述伪随机电平，所述第一比较器的输出端与所述校准调节模块电连接；所述第一比较器在所述参考时钟的控制下输出所述第一极性信号。
较佳地，所述采样子通道还包括第二比较器，所述第二比较器的正输入端接收所述模拟信号，所述第二比较器的负输入端接收所述伪随机电平，所述第二比较器的输出端与所述校准调节模块电连接；所述第二比较器在所述子采样时钟的控制下输出所述第二极性信号。
较佳地，所述伪随机电平的幅度落在所述采样子通道的满幅输入范围内。
较佳地，所述伪随机电平的概率密度函数包括均匀分布或高斯分布。
本发明还提供一种时间交织模数转换器，其特点是，包括前述任一项所述的采样时刻失配校准装置。
本发明的积极进步效果在于：本发明采用伪随机电平发生器产生伪随机电平Vth，并根据伪随机电平Vth得到参考通道的采样点的极性和采样子通道的采样点的极性，然后通过简单极性统计获得过零点数量，再根据相对过零点数来调节子采样时钟相对参考时钟的延时值，实现校准，可不受通道数的限制，校准速度快，也可适用于相干采样。另外，通过采用比较器的电路形式，使得校准不受ADC量化误差的影响，即不受TIADC分辨率限制，进一步拓展了校准的适用场合。
附图说明
图1为现有技术中基于互相关统计的校准系统的组成示意图。
图2为现有技术中基于互相关统计的校准系统的失配示意图。
图3为现有技术中基于过零点统计的校准系统的组成示意图。
图4为现有技术中基于过零点统计的校准系统的失配示意图。
图5为本发明的实施例1的采样时刻失配校准装置的组成示意图。
图6为本发明的实施例1的采样时刻失配校准装置的过零点的示意图。
图7为本发明的实施例2的采样时刻失配校准装置的组成示意图。
图8为本发明的实施例3的采样时刻失配校准方法的流程图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
实施例1
如图5所示，本实施例涉及的采样时刻失配校准装置，包括参考通道1、若干采样子通道2(为图示简洁，图中仅示出一个采样子通道2)和校准调节模块3，参考通道1、采样子通道2均与校准调节模块3电连接，所述采样时刻失配校准装置还包括伪随机电平发生器4，伪随机电平发生器4分别与参考通道1和采样子通道2电连接，伪随机电平发生器4用于生成每个参考时钟phi_cal对应的伪随机电平Vth，参考通道1用于在参考时钟phi_cal的控制下对接收到的模拟信号Vin和伪随机电平Vth进行采样，并对在参考时钟phi_cal的控制下的采样结果比较后向校准调节模块3输出第一极性信号D1，采样子通道2用于在子采样时钟phi_sub的控制下对接收到的模拟信号Vin和伪随机电平Vth进行采样，并对在子采样时钟phi_sub的控制下的采样结果比较后向校准调节模块3输出第二极性信号D2，校准调节模块3用于根据第一极性信号D1和第二极性信号D2统计一时间段内采样子通道2与参考通道1之间的过零点数量，并根据统计结果调节子采样时钟phi_sub相对参考时钟phi_cal的延时量以使采样子通道2与参考通道1之间的过零点数量收敛到零。
本实施例中，为便于说明，这里将采样时刻k的采样点大于伪随机电平Vth时输出正信号，反之输出负信号，即在采样时刻k，若参考通道1对模拟信号Vin的采样点大于伪随机电平Vth时，参考通道1输出的第一极性信号D1[k]为正信号，反之D1[k]为负信号；同理，采样子通道2对模拟信号Vin的采样点大于伪随机电平Vth时，采样子通道2输出的第二极性信号D2[k]为正信号，反之D2[k]为负信号。这样，校准调节模块3就很容易地根据第一极性信号D1和第二极性信号D2是否异号统计出采样子通道2与参考通道1之间的过零点数量。在经一段时间统计后，比如在有M个采样子通道2的系统中，当经过M个参考时钟phi_cal的周期后，正好完成所有M个采样子通道2的采样，这时统计的时间段可采用P×M×T，其中P为正整数，T为参考时钟phi_cal的周期，所以在统计后校准调节模块3就很容易地获得采样子通道2与参考通道1之间的过零点数量，然后就知道采样子通道2的采样时刻是否偏离了参考通道1的采样时刻，从而可根据偏离的多少去调节对应子采样时钟相对参考时钟的延时量。
本实施例中，参考时钟phi_cal一般就为采样时钟信号，这样每个采样子通道2的子采样时钟phi_sub都依参考时钟phi_cal生成，所以在理想情况下，每个采样子通道2的子采样时钟phi_sub的采样边沿将依次与参考时钟phi_cal的采样边沿对齐。因此，若子采样时钟phi_sub与参考时钟phi_cal完全匹配，则第k采样时刻，参考通道1输出的第一极性信号D1[k]和采样子通道2输出的第二极性信号D2[k]将同属于正信号或同属于负信号，这样在一段时间内，采样子通道2与参考通道1之间的过零点数量趋于零；而若子采样时钟phi_sub与参考时钟phi_cal失配，则在一段时间内，采样子通道2与参考通道1之间的过零点数量显著大于零，从而可及时发现采样子通道2的子采样时钟phi_sub与参考时钟phi_cal出现失配，这样校准调节模块3就可根据统计的过零点数量来调整子采样时钟phi_sub相对参考时钟phi_cal的延时量，使得采样子通道2与参考通道1之间的过零点数量最小化，从而实现失配校准。
本实施例中，通过判断某一采样时刻的第一极性信号D1是属于正信号还是负信号，以及判断同一采样时刻的第二极性信号D2是正信号还是负信号，所以过零点数量的统计，仅仅是对极性信号进行判断统计，而无需对采样数据进行复杂运算，极大地简化了数据处理；还有，判断统计的数据仅需同一采样时刻的数据，而无需前后采样时刻的数据，非常便于判断统计；以及，对各个采样子通道2的子采样时钟phi_sub的校准，依据仅仅是各个采样子通道2相对于参考通道1的过零点数的大小，极大地简化了对校准依据的判断，这样即使采样子通道2的数量非常多，对各个通道的校准也非常快，从而可适用于更多采样通道的应用。
本实施例中，由于采用了伪随机电平Vth，这样参考通道1的采样点、采样子通道2的采样点将不受到采样频率是否与输入信号Vin的频率相关的影响。如图6所示，假设子采样时钟phi_sub与参考时钟phi_cal失配，这样采样子通道2的采样点相对于伪随机电平Vth的比较结果将可能不同于参考通道1的采样点相对于伪随机电平Vth的比较结果，如第一个伪随机电平Vth(图中圆圈所示)时，采样子通道2的采样点大于伪随机电平Vth，而参考通道1的采样点小于伪随机电平Vth，同样第五个伪随机电平Vth(图中圆圈所示)时，采样子通道2的采样点小于伪随机电平Vth，而参考通道1的采样点大于伪随机电平Vth，这样采样子通道2与参考通道1之间存在过零点，这时经一段时间统计后，采样子通道2与参考通道1之间的过零点数量不为零，从而能及时发现子采样时钟phi_sub相对于参考时钟phi_cal失配和及时进行校准。由于采用伪随机电平发生器4生成伪随机电平Vth，使得过零点位置与模拟信号Vin不存相关性，所以即使子采样时钟phi_sub、参考时钟phi_cal与模拟信号Vin相关，失配校准也能有效地进行，这样所述采样时刻失配校准装置就可适应各种输入的模拟信号Vin的频率。特别是在伪随机电平Vth的间隔足够小时，失配校准的优势将更明显。
本实施中，鉴于校准调节模块3仅需根据第一极性信号D1、第二极性信号D2判断统计出过零点数量，所以校准调节模块3仅需对参考通道1、采样子通道2输出的极性信号进行判断统计即可，省去了复杂的数据运算处理，可省去复杂的数据运算单元比如乘法器，这样相对现有校准系统，校准调节模块3只需保留过零统计、逻辑控制及延时调节等单元即可。具体地，校准调节模块3包括过零统计单元31、控制逻辑单元32和延时调节单元33，其中过零统计单元31用于根据第一极性信号D1和第二极性信号D2统计所述时间段内采样子通道2与参考通道1之间的过零点数量；控制逻辑单元32用于根据过零统计单元31输出的统计结果控制延时调节单元33；延时调节单元33用于根据控制逻辑单元32的控制调节子采样时钟phi_sub相对于参考时钟phi_cal的延时量以使采样子通道2与参考通道1之间的过零点数量收敛到零。在具体实施中，可根据每个采样子通道2，形成对应的零统计单元31、控制逻辑单元32和延时调节单元33，从而更便于控制调节各个采样子通道2的延时量。
本实施例中，只需一个参考通道1，并经校准调节模块3统计得到每个采样子通道2相对于参考通道1的相对过零点数，这样校准调节模块3就可以依据每个采样子通道2相对于参考通道1的相对过零点数去调节相应的子采样时钟phi_sub，从而实现校准。
实施例2
如图7所示，本实施例涉及的采样时刻失配校准装置，是在实施例1的基础上，具体实施时，参考通道1采用比较器的电路形式来实现实施例1中所述的功能，即参考通道1包括第一比较器A1，第一比较器A1的正输入端接收模拟信号Vin，第一比较器A1的负输入端接收伪随机电平Vth，第一比较器A1的输出端与校准调节模块3电连接，第一比较器A1在参考时钟phi_cal的控制下输出第一极性信号D1。通过采用比较器这样简单的电路形式，就能实现参考通道1的功能，既消除了ADC量化误差对校准的影响，即校准不受TIADC分辨率的影响，也进一步简化了电路设计。
同样，采样子通道2也可采样比较器的电路形式来实现，鉴于采样子通道2中的子采样ADC(sub_ADC)内部含比较器，所以采样子通道2也可以不增加额外的比较器，即第二比较器A2可使用sub_ADC内部的比较器，但由于sub_ADC内部的比较器需要同时承担量化输入信号的作用，因此需要在数字域扣减伪随机电平Vth产生的偏差，以确保ADC的量化结果正确。为便于说明，这里采用外部的比较器来实现。具体地，采样子通道2还包括第二比较器A2，第二比较器A2的正输入端接收模拟信号Vin，第二比较器A2的负输入端接收伪随机电平Vth，第二比较器A2的输出端与校准调节模块3电连接，第二比较器A2在子采样时钟phi_sub的控制下输出所述第二极性信号。因此，由于第一比较器A1的输入信号和第二比较器A2的输入信号均相同，这时若子采样时钟phi_sub与参考时钟phi_cal匹配，则第二极性信号D2将与第一极性信号D1相同，即采样时刻k，第二极性信号D2[k]与第一极性信号D1[k]均同属于正信号或同属于负信号；而若子采样时钟phi_sub与参考时钟phi_cal失配，则第二极性信号D2将可能与第一极性信号D1不同，从而在一段时间的过零点统计后，得到采样子通道2与参考通道1之间的过零点数量，这样就得到了各个采样子通道2相对于参考通道1的过零点数，从而校准调节模块3就可依据统计后的过零点数对各个采样子通道2的采样时钟phi_sub进行延时调节。
具体实施时，伪随机电平Vth的幅度落在采样子通道2的满幅输入范围内，这样伪随机电平Vth的幅度均落在采样子通道2的满幅输入范围内，可减少无效的比较，从而提高比较效率。这样，伪随机电平发生器4可采用(N+1)level(级别)的电平发生器，并在输入满幅范围内随机产生N+1个伪随机电平Vth，这些伪随机电平Vth在时间轴上可等间隔分布。
具体实施时，可根据实际应用特点和需要，伪随机电平发生器4产生的伪随机电平Vth的样本间距可以不相等，具体地，伪随机电平Vth的概率密度函数包括均匀分布或高斯分布，以进一步提高所述采样时刻失配校准装置对不同模拟信号Vin的适应性。
实施例3
如图8所示，本实施例涉及的采样时刻失配校准方法，包括：
步骤101、伪随机电平发生器生成每个参考时钟对应的伪随机电平；
步骤102、参考通道在所述参考时钟的控制下对接收到的模拟信号和所述伪随机电平分别进行采样，并对采样结果比较后输出第一极性信号；
步骤103、采样子通道在子采样时钟的控制下对接收到的所述模拟信号和所述伪随机电平分别进行采样，并对采样结果比较后输出第二极性信号；
步骤104、校准调节模块根据所述第一极性信号和所述第二极性信号统计一时间段内所述采样子通道与所述参考通道之间的过零点数量，并根据统计结果调节所述子采样时钟相对所述参考时钟的延时量以使所述采样子通道与所述参考通道之间的过零点数量收敛到零。
本实施例中，所述参考时钟一般就为系统的采样时钟信号，这样每个采样子通道的子采样时钟都依参考时钟生成，所以在理想情况下，每个采样子通道的子采样时钟的采样边沿将依次与参考时钟的采样边沿对齐。这样在经一段时间统计后，比如在有M个采样子通道的系统中，当经过M个参考时钟的周期后，正好完成所有M个采样子通道的采样，这时统计的时间段可采用P×M×T，其中P为正整数，T为参考时钟的周期，所以在统计后校准调节模块就很容易地获得采样子通道与参考通道之间的过零点数量，从而可根据过零点数量的多少去调节对应的子采样时钟相对参考时钟的延时量，从而实现校准。
具体实施时，所述参考通道优选比较器的电路形式，具体地，所述参考通道包括第一比较器，所述第一比较器的正输入端接收所述模拟信号，所述第一比较器的负输入端接收所述伪随机电平，所述第一比较器的输出端与所述校准调节模块电连接；所述第一比较器在所述参考时钟的控制下输出所述第一极性信号。
具体实施时，所述采样子通道还包括第二比较器，所述第二比较器的正输入端接收所述模拟信号，所述第二比较器的负输入端接收所述伪随机电平，所述第二比较器的输出端与所述校准调节模块电连接；所述第二比较器在所述子采样时钟的控制下输出所述第二极性信号。
具体实施时，所述伪随机电平的幅度落在所述采样子通道的满幅输入范围内。
具体实施时，所述伪随机电平的概率密度函数包括均匀分布或高斯分布。
具体实施时，所述校准调节模块包括过零统计单元、控制逻辑单元和延时调节单元；所述过零统计单元用于根据所述第一极性信号和所述第二极性信号统计所述时间段内所述采样子通道与所述参考通道之间的过零点数量；所述控制逻辑单元用于根据所述过零统计单元输出的统计结果控制所述延时调节单元；所述延时调节单元用于根据所述控制逻辑单元的控制调节所述子采样时钟相对所述参考时钟的延时量以使所述采样子通道与所述参考通道之间的过零点数量收敛到零。
实施例4
本实施例涉及的时间交织模数转换器，包括实施例1或实施例2所述的采样时刻失配校准装置，其中参考时钟phi_cal就为所述时间交织模数转换器的采样时钟信号，这样每个采样子通道2的子采样时钟phi_sub都依参考时钟phi_cal生成，从而实现时间交织模数转换。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (11)

1.一种采样时刻失配校准装置，包括参考通道、若干采样子通道和校准调节模块，所述参考通道、所述采样子通道均与所述校准调节模块电连接，其特征在于，所述采样时刻失配校准装置还包括伪随机电平发生器；
所述伪随机电平发生器分别与所述参考通道和所述采样子通道电连接；
所述伪随机电平发生器用于生成每个参考时钟对应的伪随机电平；
所述参考通道用于在所述参考时钟的控制下对接收到的模拟信号和所述伪随机电平进行采样，并对在所述参考时钟的控制下的采样结果比较后向所述校准调节模块输出第一极性信号；
所述采样子通道用于在子采样时钟的控制下对接收到的所述模拟信号和所述伪随机电平进行采样，并对在所述子采样时钟的控制下的采样结果比较后向所述校准调节模块输出第二极性信号；
所述校准调节模块用于根据所述第一极性信号和所述第二极性信号统计一时间段内所述采样子通道与所述参考通道之间的过零点数量，并根据统计结果调节所述子采样时钟相对所述参考时钟的延时量以使所述采样子通道与所述参考通道之间的过零点数量收敛到零；
采样子通道的采样点相对于伪随机电平的比较结果不同于参考通道的采样点相对于伪随机电平的比较结果时，所述采样子通道与所述参考通道之间存在过零点。
2.如权利要求1所述的采样时刻失配校准装置，其特征在于，所述参考通道包括第一比较器，所述第一比较器的正输入端接收所述模拟信号，所述第一比较器的负输入端接收所述伪随机电平，所述第一比较器的输出端与所述校准调节模块电连接；
所述第一比较器在所述参考时钟的控制下输出所述第一极性信号。
3.如权利要求1所述的采样时刻失配校准装置，其特征在于，所述采样子通道还包括第二比较器，所述第二比较器的正输入端接收所述模拟信号，所述第二比较器的负输入端接收所述伪随机电平，所述第二比较器的输出端与所述校准调节模块电连接；
所述第二比较器在所述子采样时钟的控制下输出所述第二极性信号。
4.如权利要求1所述的采样时刻失配校准装置，其特征在于，所述伪随机电平的幅度落在所述采样子通道的满幅输入范围内。
5.如权利要求1所述的采样时刻失配校准装置，其特征在于，所述伪随机电平的概率密度函数包括均匀分布或高斯分布。
6.一种采样时刻失配校准方法，其特征在于，包括：
伪随机电平发生器生成每个参考时钟对应的伪随机电平；
参考通道在所述参考时钟的控制下对接收到的模拟信号和所述伪随机电平分别进行采样，并对采样结果比较后输出第一极性信号；
采样子通道在子采样时钟的控制下对接收到的所述模拟信号和所述伪随机电平分别进行采样，并对采样结果比较后输出第二极性信号；
校准调节模块根据所述第一极性信号和所述第二极性信号统计一时间段内所述采样子通道与所述参考通道之间的过零点数量，并根据统计结果调节所述子采样时钟相对所述参考时钟的延时量以使所述采样子通道与所述参考通道之间的过零点数量收敛到零；
采样子通道的采样点相对于伪随机电平的比较结果不同于参考通道的采样点相对于伪随机电平的比较结果时，所述采样子通道与所述参考通道之间存在过零点。
7.如权利要求6所述的采样时刻失配校准方法，其特征在于，所述参考通道包括第一比较器，所述第一比较器的正输入端接收所述模拟信号，所述第一比较器的负输入端接收所述伪随机电平，所述第一比较器的输出端与所述校准调节模块电连接；
所述第一比较器在所述参考时钟的控制下输出所述第一极性信号。
8.如权利要求6所述的采样时刻失配校准方法，其特征在于，所述采样子通道还包括第二比较器，所述第二比较器的正输入端接收所述模拟信号，所述第二比较器的负输入端接收所述伪随机电平，所述第二比较器的输出端与所述校准调节模块电连接；
所述第二比较器在所述子采样时钟的控制下输出所述第二极性信号。
9.如权利要求6所述的采样时刻失配校准方法，其特征在于，所述伪随机电平的幅度落在所述采样子通道的满幅输入范围内。
10.如权利要求6所述的采样时刻失配校准方法，其特征在于，所述伪随机电平的概率密度函数包括均匀分布或高斯分布。
11.一种时间交织模数转换器，其特征在于，包括如权利要求1至5中任一项所述的采样时刻失配校准装置。
CN201810145403.3A 2018-02-12 2018-02-12 采样时刻失配校准装置、方法及时间交织模数转换器 Active CN108282163B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810145403.3A CN108282163B (zh) 2018-02-12 2018-02-12 采样时刻失配校准装置、方法及时间交织模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810145403.3A CN108282163B (zh) 2018-02-12 2018-02-12 采样时刻失配校准装置、方法及时间交织模数转换器

Publications (2)

Publication Number Publication Date
CN108282163A CN108282163A (zh) 2018-07-13
CN108282163B true CN108282163B (zh) 2021-03-05

Family

ID=62808519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810145403.3A Active CN108282163B (zh) 2018-02-12 2018-02-12 采样时刻失配校准装置、方法及时间交织模数转换器

Country Status (1)

Country Link
CN (1) CN108282163B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109274372B (zh) * 2018-09-05 2022-03-11 东南大学 一种tiadc系统通道间采样时刻失配误差提取方法
CN111863114B (zh) * 2019-04-29 2022-05-03 长鑫存储技术有限公司 芯片采样准位确定方法及装置
CN111863112B (zh) * 2019-04-29 2022-05-17 长鑫存储技术有限公司 芯片采样准位确定方法及装置
CN110690902B (zh) * 2019-09-25 2022-05-17 电子科技大学 一种基于随机截断的时间交织adc失配优化方法
CN111049522B (zh) * 2019-12-20 2023-12-22 西安电子科技大学 基于伪随机码的随机化通道校准方法和系统
CN113268016B (zh) * 2020-04-29 2022-05-31 深圳怡化电脑股份有限公司 一种基于fpga实现电机控制的方法和装置
CN113778932A (zh) * 2021-09-13 2021-12-10 苏州裕太微电子有限公司 一种多通道数据同步的校正方法及系统
CN115425972B (zh) * 2022-08-31 2023-06-02 集益威半导体(上海)有限公司 高速级联模数转换器电路的误差校准电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101888247A (zh) * 2010-07-02 2010-11-17 北京工业大学 时间交替模数转换器失配误差的自适应校准装置
CN201957001U (zh) * 2011-02-16 2011-08-31 东南大学 一种可进行后台数字校准的流水线式模数转换器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420991B1 (en) * 1999-09-08 2002-07-16 Texas Instruments Incorporated Dynamic element matching for converting element mismatch into white noise for a pipelined analog to digital converter
TWI459723B (zh) * 2012-02-03 2014-11-01 Nat Univ Chung Cheng 具電流不匹配校正功能之以零界交越偵測器為基礎的類比數位轉換器
CN103580691B (zh) * 2013-11-08 2017-02-08 中国电子科技集团公司第五十八研究所 对失调误差和电容失配误差动态补偿的流水线adc子级电路
US9294112B1 (en) * 2014-11-13 2016-03-22 Analog Devices, Inc. Methods and systems for reducing order-dependent mismatch errors in time-interleaved analog-to-digital converters
US9746832B1 (en) * 2016-09-09 2017-08-29 Samsung Electronics Co., Ltd System and method for time-to-digital converter fine-conversion using analog-to-digital converter (ADC)
CN107124185A (zh) * 2017-04-10 2017-09-01 中山大学 一种时间交织模数转换系统的数据缓存与重现系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101888247A (zh) * 2010-07-02 2010-11-17 北京工业大学 时间交替模数转换器失配误差的自适应校准装置
CN201957001U (zh) * 2011-02-16 2011-08-31 东南大学 一种可进行后台数字校准的流水线式模数转换器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A Background Time-skew Calibration Technique in Flash-Assisted Time-Interleaved SAR ADCs;Yongzhen Chen;《Proceedings of 2017 IEEE 12th International Conference on ASIC》;20171231;311-314 *
高速时间交织模数转换器数字校准技术研究;陈红梅;《中国博士学位论文全文数据库信息科技辑》;20170515;第2017年卷(第05期);I135-21 *

Also Published As

Publication number Publication date
CN108282163A (zh) 2018-07-13

Similar Documents

Publication Publication Date Title
CN108282163B (zh) 采样时刻失配校准装置、方法及时间交织模数转换器
CN101783683B (zh) 双通道时间交错型模数转换器系统及其误差估计与校正的方法
US9287889B2 (en) System and method for dynamic path-mismatch equalization in time-interleaved ADC
US7084793B2 (en) Method and device for estimating time errors in time interleaved A/D converter system
US8890739B2 (en) Time interleaving analog-to-digital converter
US9000962B1 (en) System and method for interleaved analog-to-digital conversion having scalable self-calibration of timing
EP3308466B1 (en) Calibration and tracking of receiver
CN107636971B (zh) 模拟到数字转换器系统
US11387838B1 (en) SAR analog-to-digital converter calibration
US10312927B1 (en) Calibration for time-interleaved analog-to-digital converters and signal generators therefor
US8842029B2 (en) Area-efficiency delta modulator for quantizing an analog signal
US20230047734A1 (en) Time-interleaved successive approximation analog to digital converter and calibration method thereof
CN106209103B (zh) 基于频谱分析的tiadc增益和时间误差的校正方法
Haftbaradaran et al. A background sample-time error calibration technique using random data for wide-band high-resolution time-interleaved ADCs
CN108432140B (zh) 一种校正装置和方法
US10277210B1 (en) Clock skew suppression for time-interleaved clocks
CN107896110B (zh) 自举采样开关电路、采样保持电路及时间交织型adc
US20160182076A1 (en) Background Calibration for Digital-to-Analog Converters
CN114142858B (zh) 多通道采样时间偏差校准模块及时间交织模数转换器
Gao et al. An adaptive calibration technique of timing skew mismatch in time-interleaved analog-to-digital converters
CN114079463A (zh) 基于低频参考时钟的通道失配校准方法及其电路
US9602120B1 (en) Analog to digital converter with digital reference voltage signal
CN113364460B (zh) 用于超高速时域交织adc的快速收敛时钟偏差校准方法
CN114448441B (zh) 一种时钟校准方法、装置和设备
US9835931B1 (en) Differential voltage-mode integrate and dump photonic analog to digital converter (pADC)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant