CN113778932A - 一种多通道数据同步的校正方法及系统 - Google Patents
一种多通道数据同步的校正方法及系统 Download PDFInfo
- Publication number
- CN113778932A CN113778932A CN202111069994.9A CN202111069994A CN113778932A CN 113778932 A CN113778932 A CN 113778932A CN 202111069994 A CN202111069994 A CN 202111069994A CN 113778932 A CN113778932 A CN 113778932A
- Authority
- CN
- China
- Prior art keywords
- subsequence
- data channel
- sequence
- data
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000012937 correction Methods 0.000 title claims abstract description 26
- 238000005070 sampling Methods 0.000 claims abstract description 43
- 230000001934 delay Effects 0.000 claims abstract description 4
- 238000012545 processing Methods 0.000 claims description 18
- 238000012795 verification Methods 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 230000003111 delayed effect Effects 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 5
- 230000000630 rising effect Effects 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 230000009286 beneficial effect Effects 0.000 abstract description 3
- 238000004891 communication Methods 0.000 abstract description 3
- 101150071746 Pbsn gene Proteins 0.000 description 10
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种多通道数据同步的校正方法及系统,属于通信技术领域,包括:步骤S1,分别发送一第一伪随机二进制序列;步骤S2,每一数据通道的延时单元根据预设的延时策略对第一伪随机序列进行延时,同时于时钟信号的控制下对第一伪随机序列进行采样,得到最佳采样点;步骤S3,同时发送第二序列;步骤S4,得到所有数据通道之间的相位差,并根据相位差进行校正。本发明的有益效果在于:通过三步法实现多通道数据传输时的数据和时钟的对齐,第一步,发送相同的伪随机二进制序列,找到最佳采样点;第二步,同时发送一随机序列,找到所有数据通道的相位差;第三步,再次发送伪随机二进制序列对前两步的步骤的校正结果进行校验。
Description
技术领域
本发明涉及通信技术领域,具体涉及一种多通道数据同步的校正方法及系统。
背景技术
对于多路数据串行收发系统,多路数据对齐是决定收发系统性能的关键因素。在目前业界主流的多路数据对齐方法中,基本做法是:发端发送特殊字符,收端通过接收特殊字符计算出各个通道之间的延时;然后,设计者根据计算出的延时信息在原方案中插入延时寄存器来达到数据对齐的效果;最后,在插入延时寄存器后,发端开始发送正常数据。
该做法虽然能够最终达到多路数据对齐的效果,但是收端在计算出通道之间的延时后,需要停止整个系统的收发工作,然后重新修改设计插入延时寄存器。这样带来的效果是对齐工作过于繁琐,如果传输通道环境发生变化,计算通道之间延时和插入延时寄存器的工作必须得重新进行;并且在插入延时寄存器后,发端开始发送正常数据,收端数据是否能够严格对齐并无保障,这些潜在的问题都直接影响着多路数据收发系统收端接收数据的性能指标,因此针对以上问题,迫切需要设计出一种多通道数据同步的校正方法及系统,以满足实际使用的需要。
发明内容
本发明的目的在于,提供一种多通道数据同步的校正方法及系统。
本发明所解决的技术问题可以采用以下技术方案来实现:
本发明提供一种多通道数据同步的校正方法,包括:
步骤S1,发送端通过各数据通道分别发送一第一伪随机二进制序列;
步骤S2,每一所述数据通道的一延时单元根据一预设的延时策略分别对每一所述数据通道上的所述第一伪随机二进制序列进行不同延时量的延时处理,同时于一时钟信号的控制下对延时后的所述第一伪随机二进制序列进行采样,以得到每一所述数据通道对应的最佳采样点;
步骤S3,所述发送端通过各所述数据通道分别同时发送一第二序列;
步骤S4,所述接收端分别根据每一所述数据通道的最佳采样点对各数据通道的所述第二序列进行采样,以得到所有所述数据通道之间的相位差,并根据所述相位差进行校正。
优选地,所述步骤S4之后,还包括:
步骤S5,提供一第三伪随机序列,所述第三伪随机序列包括若干子序列;
步骤S6,将所有所述子序列按顺序划分成多个子序列分组;
步骤S7,所述发送端按顺序将所述子序列分组中的各所述子序列依次分配给各所述数据通道并同时发送,每一所述子序列分组中的所述子序列与各所述数据通道一一对应;
步骤S8,所述接收端根据各所述数据通道接收的所述子序列推演出对应的所述数据通道预测的能够接收到的下一子序列分组的子序列;
步骤S9,将预测的所述下一子序列分组的子序列与实际接收到的子序列进行比对,若推演的所述下一子序列分组的子序列与所述实际接收的子序列一致,则结束流程。
优选地,所述步骤S9中,若推演的所述下一子序列分组的子序列与实际接收的子序列不一致,则返回所述步骤S1。
优选地,预设的延时策略包括:
步骤A1,所述延时单元根据不同的延时量对各所述数据通道上传输的第一伪随机二进制序列进行延时;
步骤A2,通过每一所述数据通道对应的一检测单元对采样的所述第二伪随机序列进行检测,将在所述时钟信号的上升沿时所述第一伪随机序列稳定后的点作为对应的采样点;
步骤A3,所述延时单元根据一预设步进值调整所述延时量,随后执行步骤A1-A2,并从得到的所有所述采样点中确定所述最佳采样点。
优选地,所述延时量的范围为[0,一个符号周期]。
优选地,还包括:
每一所述数据通道中传输的差分信号通过一转换单元转换为单端信号;
所述延时单元对转换后的所述单端信号进行延时处理;
于所述时钟信号的控制下,通过一触发器对所述数据通道上延时处理后的所述单端信号进行采样。
本发明还提供一种多通道数据同步的校正系统,用于实施如上述的多通道数据的校正方法,包括:
第一发送单元,用于发送端通过各数据通道分别发送一第一伪随机二进制序列;
采样点确认单元,连接所述第一发送单元,用于每一所述数据通道的一延时单元根据一预设的延时策略分别对每一所述数据通道上的所述第一伪随机二进制序列进行进行不同延时量的延时处理,同时于一时钟信号的控制下对延时后的所述第一伪随机二进制序列进行采样,以得到每一所述数据通道对应的最佳采样点;
第二发送单元,连接所述采样点确认单元,用于所述发送端通过各所述数据通道分别同时发送一第二序列;
校正单元,连接所述第二发送单元,用于所述接收端分别根据每一所述数据通道的最佳采样点对各数据通道的所述第二序列进行采样,以得到所有所述数据通道之间的相位差,并根据所述相位差进行校正。
优选地,还包括:一第三发送单元,连接所述校正单元,所述第三发送单元包括:
划分模块,用于提供一第三伪随机序列,所述第三伪随机序列包括若干子序列,并将所有所述子序列按顺序划分成多个子序列分组;
同步发送模块,连接所述划分模块,用于所述发送端按顺序将所述子序列分组中的各所述子序列依次分配给各所述数据通道并同时发送,每一所述子序列分组中的所述子序列与各所述数据通道一一对应;
推演模块,连接所述同步发送模块,用于所述接收端根据各所述数据通道接收的所述子序列推演出对应的所述数据通道预测的能够接收到的下一子序列分组的子序列;
验证模块,连接所述推演模块,用于将预测的所述下一子序列分组的子序列与实际接收到的子序列进行比对,并于推演的所述下一子序列分组的子序列与所述实际接收的子序列一致时,确认校正成功。
优选地,若推演的所述下一子序列分组的子序列与所述实际接收的子序列不一致,表明验证失败,所述验证模块调用第一发送单元开始重新校正。
优选地,还包括:
转换单元,用于将每一所述数据通道中传输的差分信号转换为单端信号;
延时单元,分别对应每一所述数据通道分别设置,且所述延时单元连接所述转换单元,用于对每一所述数据通道转换后的所述单端信号进行延时处理;
触发器,连接所述延时单元,用于在所述时钟信号的控制下对所述数据通道上延时处理后的所述单端信号进行采样。
本发明技术方案的有益效果在于:
本发明中通过三步法实现多通道数据并发传输时的数据和时钟的对齐,第一步,发送伪随机二进制序列,找到各数据通道分别对应的最佳采样点;第二步,各数据通道同时发送一随机序列,找到所有数据通道之间的相位差;第三步,再次发送伪随机二进制序列,对第一步和第二步中最佳采样点和相位差校正后数据通道中的信号进行校验。
附图说明
图1是本发明中,一种多通道数据同步的校正方法的流程示意图;
图2是本发明中,步骤S4之后具体实施例的流程示意图;
图3是本发明中,预设的延时策略具体实施例的流程示意图;
图4是本发明中,一种多通道数据同步的校正系统具体实施例的结构框图;
图5是本发明中,第三发送单元具体实施例的结构框图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明的是,在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明,但不作为本发明的限定。
本发明提供一种多通道数据同步的校正方法,属于通信技术领域,如图1所示,包括:
步骤S1,发送端通过各数据通道分别发送一第一伪随机二进制序列;
步骤S2,每一数据通道的一延时单元根据一预设的延时策略分别对每一数据通道上的第一伪随机二进制序列进行不同延时量的延时处理,同时于一时钟信号的控制下对延时后的第一伪随机二进制序列进行采样,以得到每一数据通道对应的最佳采样点;
步骤S3,发送端通过各数据通道分别同时发送一第二序列;
步骤S4,接收端分别根据每一数据通道的最佳采样点对各数据通道的第二序列进行采样,以得到所有数据通道之间的相位差,并根据相位差进行校正。
具体的,在本实施例中,发送端和接收端之间通过一个或一个以上的数据通道进行数据传输,每一数据通道通过一差分线对同时传输数据和时钟,在本实施例中数据通道为三个,分别通过三个数据通道向接收端传输数据,每个数据通道中的数据信号和时钟信号同时传输,三路时钟信号采样三路数据信号。
本实施例中在每一数据通道后增加一个延时单元delay cell,delay cell中的延时量可调,延时量范围为0-1ns,例如延时量可以是0、10ps、20ps、30ps、40ps…1ns。
发送端和接收端之间采用低电压差分信号(Low-Voltage DifferentialSignaling,LVDS)进行差分传输,随后,将差分信号转变成单端信号,单端信号经过延时单元delay cell,进入存储器redis,或DFF触发器中,DFF触发器的时钟端于一时钟信号的作用下对延时单元delay cell输出的数据进行采样。
本发明提供一种多通道数据同步的校正方法,总体包括三步,第一步,即包括步骤S1-S2,发送伪随机二进制序列,找到各数据通道分别对应的最佳采样点;第二步,即包括步骤S3-S4,各数据通道同时发送一随机的第二序列,随机序列可以是十六进制,例如8080,或者也可以是二进制,例如在本实施例中三个数据通道同时发送随机序列:1000 0000 10000000,在接收数据时,当数据发生1比特的偏差后,可以清楚的观察到1和0不对齐,找到所有数据通道之间的相位差,进而根据获得的相位差进行校正;第三步,即包括步骤S5-S9,再次发送伪随机二进制序列,对第一步和第二步中最佳采样点和相位差校正后数据通道中的信号进行校验;通过上述三步法实现对多通道数据并发传输时的数据和时钟的对齐。
进一步的,获得各数据通道的相位差后,通过控制各数据通道从对应的缓存寄存器中获取数据的节拍,实现相位差的校正。
作为优选的实施方式,如图2所示,步骤S4之后,还包括:
步骤S5,提供一第三伪随机序列,第三伪随机序列包括若干子序列;
步骤S6,将所有子序列按顺序划分成多个子序列分组;
步骤S7,发送端按顺序将子序列分组中的各子序列依次分配给各数据通道并同时发送,每一子序列分组中的子序列与各数据通道一一对应;
步骤S8,接收端根据各数据通道接收的子序列推演出对应的数据通道预测的能够接收到的下一子序列分组的子序列;
步骤S9,将预测的下一子序列分组的子序列与实际接收到的子序列进行比对,若推演的下一子序列分组的子序列与实际接收的子序列一致,则结束流程。
作为优选的实施方式,如图2所示,步骤S9中,若推演的下一子序列分组的子序列与实际接收的子序列不一致,则返回步骤S1。
具体的,在本实施例中,第一步和第三步中虽然发送的都是伪随机二进制序列PRBS,但是第一步中发送的相同的伪随机二进制序列PRBS,而第三步中是将一个完整的伪随机二进制序列PRBS分成若干份,并由各数据通道分别发送,例如一个完整的伪随机二进制序列PRBS包括{A0,A1,A2,A3,A4,A5,A6…An},其中A0,A1,A2…An为一个子序列,将一个完整的伪随机二进制序列PRBS划分成多个子序列分组,即A0,A1,A2为第一个子序列分组;A3,A4,A5为第二个子序列分组;按此顺序3个子序列组成一个子序列分组;第一个子序列分组中将A0分配给第一个数据通道,A1分配给第二个数据通道,A2分配给第三个数据通道,并且同时发送;第二个子序列分组中将A3分配给第一个数据通道,A4分配给第二个数据通道,A5分配给第三个数据通道,并且同时发送;按此方法将一个完整的伪随机二进制序列PRBS依次循环分配给数据通道并同时发送,以验证前两步中的采样和相位差是否校正完成,若验证成功,则表明第一步和第二步的校正成功,否则重新执行步骤S1-S4,重新校正。
进一步的,本发明中通过发送伪随机二进制序列PRBS进行验证,接收端首先将收到的数据寄存一拍(并行数据),将寄存的数据进行PRBS编码,编码后的数据与最新接收到的数据进行比较,如果一致则表示PRBS校验正确,每个数据通道都设有一个检测单元,检测单元用于根据接收的伪随机二进制序列进行PRBS验证。
作为优选的实施方式,如图3所示,预设的延时策略包括:
步骤A1,延时单元根据不同的延时量对各数据通道上传输的第一伪随机二进制序列进行延时;
步骤A2,通过每一数据通道对应的一检测单元对采样的第一伪随机序列进行检测,将在时钟信号的上升沿时第一伪随机序列稳定后的点作为对应的采样点;
步骤A3,延时单元根据一预设步进值调整延时量,随后执行步骤A1-A2,并从得到的所有采样点中确定最佳采样点。
作为优选的实施方式,延时量的范围为[0,一个符号周期];
预设步进值为10ps。
具体的,100M的数据对应的一个符号周期是1ns,即此时延时量的范围是0~1ns,预设步进值为10ps,即延时量可以是0、10ps、20ps、30ps、40ps…1ns。
作为优选的实施方式,还包括:
每一数据通道中传输的差分信号通过一转换单元转换为单端信号;
延时单元对转换后的单端信号进行延时处理;
于时钟信号的控制下,通过一触发器对数据通道上延时处理后的单端信号进行采样。
本发明还提供一种多通道数据同步的校正系统,用于实施如上述的多通道数据同步的校正方法,如图4所示,包括:
第一发送单元1,用于发送端通过各数据通道分别发送一第一伪随机二进制序列;
采样点确认单元2,连接第一发送单元1,用于每一数据通道的一延时单元根据一预设的延时策略分别对每一所述数据通道上的所述第一伪随机二进制序列进行进行不同延时量的延时处理,同时于一时钟信号的控制下对延时后的所述第一伪随机二进制序列进行采样,以得到每一数据通道对应的最佳采样点;
第二发送单元3,连接采样点确认单元2,用于发送端通过各数据通道分别同时发送一第二序列;
校正单元4,连接第二发送单元3,用于接收端分别根据每一数据通道的最佳采样点对各数据通道的第二序列进行采样,以得到所有数据通道之间的相位差,并根据相位差进行校正。
作为优选的实施方式,如图5所示,还包括:一第三发送单元5,连接校正单元4,第三发送单元5包括:
划分模块51,用于提供一第三伪随机序列,第三伪随机序列包括若干子序列,并将所有子序列按顺序划分成多个子序列分组;
同步发送模块52,连接划分模块51,用于发送端按顺序将子序列分组中的各子序列依次分配给各数据通道并同时发送,每一子序列分组中的子序列与各数据通道一一对应;
推演模块53,连接同步发送模块52,用于接收端根据各数据通道接收的子序列推演出对应的数据通道预测的能够接收到的下一子序列分组的子序列;
验证模块54,连接推演模块53,用于将预测的下一子序列分组的子序列与实际接收到的子序列进行比对,并于推演的下一子序列分组的子序列与实际接收的子序列一致时,确认校正成功。
作为优选的实施方式,若推演的下一子序列分组的子序列与实际接收的子序列不一致,表明验证失败,验证模块调用第一发送单元开始重新校正。
作为优选的实施方式,还包括:
转换单元(图中未示出),用于将每一数据通道中传输的差分信号转换为单端信号;
延时单元(图中未示出),分别对应每一数据通道分别设置,且延时单元连接转换单元,用于对每一数据通道转换后的单端信号进行延时处理;
触发器(图中未示出),连接延时单元,用于在时钟信号的控制下对数据通道上延时处理后的单端信号进行采样。
本发明技术方案的有益效果在于:通过三步法实现对多通道数据并发传输时的数据和时钟的对齐,第一步,发送伪随机二进制序列,找到各数据通道分别对应的最佳采样点;第二步,各数据通道同时发送一随机序列,找到所有数据通道之间的相位差;第三步,再次发送伪随机二进制序列,对第一步和第二步中最佳采样点和相位差校正后数据通道中的信号进行校验。
以上所述仅为本发明较佳的实施例,并非因此限制本发明的实施方式及保护范围,对于本领域技术人员而言,应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案,均应当包含在本发明的保护范围内。
Claims (10)
1.一种多通道数据同步的校正方法,其特征在于,包括:
步骤S1,发送端通过各数据通道分别发送一第一伪随机二进制序列;
步骤S2,每一所述数据通道的一延时单元根据一预设的延时策略分别对每一所述数据通道上的所述第一伪随机二进制序列进行不同延时量的延时处理,同时于一时钟信号的控制下对延时后的所述第一伪随机二进制序列进行采样,以得到每一所述数据通道对应的最佳采样点;
步骤S3,所述发送端通过各所述数据通道分别同时发送一第二序列;
步骤S4,所述接收端分别根据每一所述数据通道的最佳采样点对各数据通道的所述第二序列进行采样,以得到所有所述数据通道之间的相位差,并根据所述相位差进行校正。
2.根据权利要求1所述的一种多通道数据同步的校正方法,其特征在于,所述步骤S4之后,还包括:
步骤S5,提供一第三伪随机序列,所述第三伪随机序列包括若干子序列;
步骤S6,将所有所述子序列按顺序划分成多个子序列分组;
步骤S7,所述发送端按顺序将所述子序列分组中的各所述子序列依次分配给各所述数据通道并同时发送,每一所述子序列分组中的所述子序列与各所述数据通道一一对应;
步骤S8,所述接收端根据各所述数据通道接收的所述子序列推演出对应的所述数据通道预测的能够接收到的下一子序列分组的子序列;
步骤S9,将预测的所述下一子序列分组的子序列与实际接收到的子序列进行比对,若推演的所述下一子序列分组的子序列与所述实际接收的子序列一致,则结束流程。
3.根据权利要求2所述的一种多通道数据同步的校正方法,其特征在于,所述步骤S9中,若推演的所述下一子序列分组的子序列与实际接收的子序列不一致,则返回所述步骤S1。
4.根据权利要求1所述的一种多通道数据同步的校正方法,其特征在于,预设的延时策略包括:
步骤A1,所述延时单元根据不同的延时量对各所述数据通道上传输的第一伪随机二进制序列进行延时;
步骤A2,通过每一所述数据通道对应的一检测单元对采样的所述第一伪随机序列进行检测,将在所述时钟信号的上升沿时所述第一伪随机序列稳定后的点作为对应的采样点;
步骤A3,所述延时单元根据一预设步进值调整所述延时量,随后执行步骤A1-A2,并从得到的所有所述采样点中确定所述最佳采样点。
5.根据权利要求1所述的一种多通道数据同步的校正方法,其特征在于,所述延时量的范围为[0,一个符号周期]。
6.根据权利要求1所述的一种多通道数据同步的校正方法,其特征在于,还包括:
每一所述数据通道中传输的差分信号通过一转换单元转换为单端信号;
所述延时单元对转换后的所述单端信号进行延时处理;
于所述时钟信号的控制下,通过一触发器对所述数据通道上延时处理后的所述单端信号进行采样。
7.一种多通道数据同步的校正系统,其特征在于,用于实施如权利要求1-6任意一项所述的多通道数据同步的校正方法,包括:
第一发送单元,用于发送端通过各数据通道分别发送一第一伪随机二进制序列;
采样点确认单元,连接所述第一发送单元,用于每一所述数据通道的一延时单元根据一预设的延时策略分别对每一所述数据通道上的所述第一伪随机二进制序列进行进行不同延时量的延时处理,同时于一时钟信号的控制下对延时后的所述第一伪随机二进制序列进行采样,以得到每一所述数据通道对应的最佳采样点;
第二发送单元,连接所述采样点确认单元,用于所述发送端通过各所述数据通道分别同时发送一第二序列;
校正单元,连接所述第二发送单元,用于所述接收端分别根据每一所述数据通道的最佳采样点对各数据通道的所述第二序列进行采样,以得到所有所述数据通道之间的相位差,并根据所述相位差进行校正。
8.根据权利要求7所述的一种多通道数据同步的校正方法,其特征在于,还包括:一第三发送单元,连接所述校正单元,所述第三发送单元包括:
划分模块,用于提供一第三伪随机序列,所述第三伪随机序列包括若干子序列,并将所有所述子序列按顺序划分成多个子序列分组;
同步发送模块,连接所述划分模块,用于所述发送端按顺序将所述子序列分组中的各所述子序列依次分配给各所述数据通道并同时发送,每一所述子序列分组中的所述子序列与各所述数据通道一一对应;
推演模块,连接所述同步发送模块,用于所述接收端根据各所述数据通道接收的所述子序列推演出对应的所述数据通道预测的能够接收到的下一子序列分组的子序列;
验证模块,连接所述推演模块,用于将预测的所述下一子序列分组的子序列与实际接收到的子序列进行比对,并于推演的所述下一子序列分组的子序列与所述实际接收的子序列一致时,确认校正成功。
9.根据权利要求8所述的一种多通道数据同步的校正系统,其特征在于,若推演的所述下一子序列分组的子序列与所述实际接收的子序列不一致,表明验证失败,所述验证模块调用第一发送单元开始重新校正。
10.根据权利要求7所述的一种多通道数据同步的校正系统,其特征在于,还包括:
转换单元,用于将每一所述数据通道中传输的差分信号转换为单端信号;
延时单元,分别对应每一所述数据通道分别设置,且所述延时单元连接所述转换单元,用于对每一所述数据通道转换后的所述单端信号进行延时处理;
触发器,连接所述延时单元,用于在所述时钟信号的控制下对所述数据通道上延时处理后的所述单端信号进行采样。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111069994.9A CN113778932A (zh) | 2021-09-13 | 2021-09-13 | 一种多通道数据同步的校正方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111069994.9A CN113778932A (zh) | 2021-09-13 | 2021-09-13 | 一种多通道数据同步的校正方法及系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113778932A true CN113778932A (zh) | 2021-12-10 |
Family
ID=78843161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111069994.9A Pending CN113778932A (zh) | 2021-09-13 | 2021-09-13 | 一种多通道数据同步的校正方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113778932A (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106406174A (zh) * | 2016-09-29 | 2017-02-15 | 中国电子科技集团公司第二十九研究所 | 一种多模块多通道采集同步系统及工作方法 |
CN108282163A (zh) * | 2018-02-12 | 2018-07-13 | 上海贝岭股份有限公司 | 采样时刻失配校准装置、方法及时间交织模数转换器 |
-
2021
- 2021-09-13 CN CN202111069994.9A patent/CN113778932A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106406174A (zh) * | 2016-09-29 | 2017-02-15 | 中国电子科技集团公司第二十九研究所 | 一种多模块多通道采集同步系统及工作方法 |
CN108282163A (zh) * | 2018-02-12 | 2018-07-13 | 上海贝岭股份有限公司 | 采样时刻失配校准装置、方法及时间交织模数转换器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2606062C2 (ru) | Способ и устройство для проверки правильности функционирования последовательной передачи данных | |
KR101749202B1 (ko) | 타임스탬프를 생성하는 방법, 장치, 그리고 시스템 | |
US9167058B2 (en) | Timestamp correction in a multi-lane communication link with skew | |
EP0688447A1 (en) | De-skewer for serial data bus | |
US10396921B2 (en) | Multi-lane synchronization method, synchronization apparatus and system, and computer storage medium | |
US7940874B2 (en) | Receiver with adaptive strobe offset adjustment | |
US20220360350A1 (en) | Method and apparatus for acquiring timestamp of data stream, storage medium, and electronic apparatus | |
CN102752098A (zh) | 用于通信系统的基于伪随机码序列同步的误码测量方法 | |
US7555695B2 (en) | Data transmitting apparatus, data receiving apparatus, data transmitting method, and data receiving method | |
KR101076109B1 (ko) | 패턴 삽입을 이용한 수신 데이터의 스큐 보정 방법 및 그 장치 | |
CN113778932A (zh) | 一种多通道数据同步的校正方法及系统 | |
US20110302464A1 (en) | Digital data transmission system using transmitting unit and receiving unit and transmission method | |
CN108650047B (zh) | 一种串行数据接收实时同步监测电路及监测方法 | |
CN102457431B (zh) | 信元传输方法及装置 | |
CN1372390A (zh) | 用于时隙编码数据传输的通信系统、方法和信号 | |
US7274763B2 (en) | Unit for determining the sampling phase | |
CN117687852A (zh) | 一种基于fpga单端传输链路的自动校准方法 | |
US9876632B2 (en) | Data transmission/reception system, transmission apparatus and reception apparatus | |
CN116055927B (zh) | 数据二倍过采样方法、系统、设备及存储介质 | |
US7180935B2 (en) | System and method for compensating for delay time fluctuations | |
WO2024055651A1 (zh) | 无源光网络的数据同步方法、装置及数据同步系统 | |
EP4142204A1 (en) | Wireless audio synchronization method, wireless audio playback device and wireless audio transceiving system | |
CN112260814B (zh) | 高速串行通信的数据相位校正方法、电子装置和存储介质 | |
CN104935405B (zh) | 一种适用于ds-1帧接收侧解析的方法 | |
US20230087104A1 (en) | Signal processing circuit and reception device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: Room 201, building 4, No.78, Keling Road, high tech Zone, Suzhou City, Jiangsu Province Applicant after: Yutai Microelectronics Co.,Ltd. Address before: Room 201, building 4, No.78, Keling Road, high tech Zone, Suzhou City, Jiangsu Province Applicant before: Suzhou Yutai Microelectronics Co.,Ltd. |