CN102457431B - 信元传输方法及装置 - Google Patents

Abstract

本发明公开了一种信元传输方法及装置，该方法包括：第一串化器/解串化器SerDes接口接收第二SerDes接口反馈的配置参数；所述第一SerDes接口根据所述配置参数确定即将发送的信元个数的临界值；当所述第一SerDes接口发送的信元的个数达到所述临界值时，所述第一SerDes接口在最后一个信元传输结束处插入定界符。采用本发明能够提高带宽利用率。

Description

信元传输方法及装置

技术领域

本发明涉及通信领域，具体而言，涉及一种信元传输方法及装置。

背景技术

在路由器芯片设计中，接口通常都是采用高速接口，如SerDes接口等。在采用SerDes接口进行传输的时候，通常提前定义链路的传输格式，以便接收信元cell的SerDes接口能够恢复出信元数据。为了便于找到信元的位置，通常会在链路格式中添加定界符来实现信元定界。

路由器芯片中带宽是评价其性能的一个重要指标，而带宽的体现主要是在接口的传输速率和有效净荷上。在接口速率确定的情况下，如何提高链路的带宽利用率是主要问题。目前通用的做法是在是信元和信元(或者数据包和数据包之间)之间通过一个或者多个定界符来分隔，该定界符即是通常我们说的COMMAS字符，如图1、图2、图3所示。

由于COMMAS字符也占用一定的带宽，因此，COMMAS字符在链路上出现的频率跟带宽的利用率是成反比的，COMMAS字符出现频率越高，带宽的利用率越低。

在以信元(或者数据包)作为链路传输基本单位的情况下，信元(或者数据包)的大小也影响带宽的利用率，显然，信元(或者数据包)越大，带宽利用率越高。

在现有技术中，链路传输格式在运行当中都采用固定的格式，存在链路上COMMAS字符出现频率过高，带宽利用率不充分的问题。

针对相关技术中链路上COMMAS字符出现频率过高，带宽利用率不充分的问题，目前尚未提出有效的解决方案。

发明内容

本发明的主要目的在于提供一种信元传输方法及装置，以至少解决上述链路上COMMAS字符出现频率过高，带宽利用率不充分的问题。

根据本发明的一个方面，提供了一种信元传输方法，包括：

第一串化器/解串化器SerDes接口接收第二SerDes接口反馈的配置参数；

所述第一SerDes接口根据所述配置参数确定即将发送的信元个数的临界值；

当所述第一SerDes接口发送的信元的个数达到所述临界值时，所述第一SerDes接口在最后一个信元传输结束处插入定界符。

较优的，所述第一SerDes接口接收第二SerDes接口反馈的配置参数，包括：

所述第二SerDes接口将所述配置参数携带在指定信元的信元头中，将所述指定信元发送至所述第一SerDes接口；

所述第一SerDes接口解析所述指定信元，获取所述配置参数。

较优的，所述第二SerDes接口将所述配置参数携带在指定信元的信元头中，包括：

所述第二SerDes接口在所述指定信元的信元头中增加N比特，并利用所述N比特携带所述配置参数，N为正整数。

较优的，所述指定信元是周期性发送的。

较优的，所述配置参数按如下步骤获取：

所述第二SerDes接口统计所述链路上的链路中信元的丢失概率、解码错误率、校验错误率和丢弃率中任意之一，得到统计值；

根据预设函数关系，得到所述统计值对应的配置参数。

较优的，该方法还包括：若所述第二SerDes接口反馈的配置参数由第三SerDes接口发出时，所述第二SerDes接口通过预设的查询MAP表获知第三SerDes接口的地址，并将所述配置参数转发给所述第三SerDes接口，所述MAP表中包括各SerDes接口间的对映关系。

较优的，所述配置参数由下列任意参数之一确定：链路中信元的丢失概率、解码错误率、校验错误率、丢弃率。

根据本发明的另一方面，提供了一种信元传输装置，包括：第一串化器/解串化器SerDes接口和第二SerDes接口：

所述第二SerDes接口，用于获取所述配置参数并发送至所述第一SerDes接口；

所述第一SerDes接口，用于接收所述第二SerDes接口反馈的配置参数，根据所述配置参数确定即将发送的信元个数的临界值；以及，当发送的信元的个数达到所述临界值时，在最后一个信元传输结束处插入定界符。

较优的，所述第二SerDes接口进一步用于：将所述配置参数携带在指定信元的信元头中，将所述指定信元发送至所述第一SerDes接口；

所述第一SerDes接口，进一步用于解析所述指定信元，获取所述配置参数。

较优的，所述第二SerDes接口进一步用于：在所述指定信元的信元头中增加N比特，并利用所述N比特携带所述配置参数。

较优的，还包括第三SerDes接口，其中，

所述第二SerDes接口，进一步用于确定反馈的配置参数由第三SerDes接口发出时，通过预设的查询MAP表获知第三SerDes接口的地址，并将所述配置参数转发给所述第三SerDes接口，所述MAP表中包括各SerDes接口间的对映关系；

所述第三SerDes接口，用于接收所述配置参数，并将其发出到所述第一SerDes接口。

较优的，所述第一SerDes接口，进一步用于根据下列任意参数之一确定所述配置参数：链路中信元的丢失概率、解码错误率、校验错误率、丢弃率。

在本发明实施例中，第一SerDes接口根据第二SerDes接口反馈的配置参数确定即将发送的信元个数的临界值，当第一SerDes接口发送的信元的个数达到临界值时，在最后一个信元传输结束处插入定界符，减少了COMMAS在链路上的出现频率，而且还能够根据链路的传输性能好坏对链路的发送格式进行自动调整，从而实现对链路带宽的充分利用，提高带宽的利用率。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据相关技术的在信元和信元间通过定界符分隔的第一种示意图；

图2是根据相关技术的在信元和信元间通过定界符分隔的第二种示意图；

图3是根据相关技术的在信元和信元间通过定界符分隔的第三种示意图；

图4是根据本发明实施例的信元传输方法的流程图；

图5是根据本发明实施例的第一SerDes接口接收第二SerDes接口反馈的配置参数的处理流程图；

图6是根据本发明实施例的配置参数获取的流程图；

图7是根据本发明实施例的包含不同SerDes接口的器件DEVICE的连接关系的示意图；

图8是根据本发明实施例的N取3的分段函数的示意图；

图9是根据本发明实施例的m_Nbit与M值对应关系的分段函数的示意图；

图10是根据本发明实施例的器件的连接关系的第一种示意图；

图11是根据本发明实施例的器件的连接关系的第二种示意图；

图12是根据本发明实施例的SerDes的发送模块的结构示意图；

图13是根据本发明实施例的fifo_control模块输出信元的时序及相关控制信号的结构示意图；

图14是根据本发明实施例的SerDes的接收模块的结构示意图；

图15是根据本发明实施例的各寄存器及选择器的结构示意图；

图16是根据本发明实施例的信元传输装置的第一种结构示意图；

图17是根据本发明实施例的信元传输装置的第一种结构示意图。

具体实施方式

下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

相关技术中提到链路传输格式在运行当中都采用固定的格式，存在链路上COMMAS字符出现频率过高，带宽利用率不充分的问题。为解决上述技术问题，本发明实施例提供了一种信元传输方法，具体处理流程如图4所示，包括：

步骤402、第一SerDes接口接收第二SerDes接口反馈的配置参数；

步骤404、第一SerDes接口根据配置参数确定即将发送的信元个数的临界值；

步骤406、当第一SerDes接口发送的信元的个数达到临界值时，第一SerDes接口在最后一个信元传输结束处插入定界符。

在本发明实施例中，第一SerDes接口根据第二SerDes接口反馈的配置参数确定即将发送的信元个数的临界值，当第一SerDes接口发送的信元的个数达到临界值时，在最后一个信元传输结束处插入定界符，减少了COMMAS在链路上的出现频率，而且还能够根据链路的传输性能好坏对链路的发送格式进行自动调整，从而实现对链路带宽的充分利用，提高带宽的利用率。

在一个实施例中，步骤402在实施时，第一SerDes接口接收第二SerDes接口反馈的配置参数，配置参数由下列任意参数之一确定：链路中信元的丢失概率、解码错误率、校验错误率、丢弃率；处理流程如图5所示，包括：

步骤502、第二SerDes接口将配置参数携带在指定信元的信元头中，将指定信元发送至第一SerDes接口；

步骤504、第一SerDes接口解析指定信元，获取配置参数。

步骤502在实施时，第二SerDes接口将配置参数携带在指定信元的信元头中，可以采用多种实施手段，较优的，第二SerDes接口可以在指定信元的信元头中增加N比特，并利用N比特携带配置参数。其中，N为正整数，N的取值跟具体情况有关，N比特来描述2^N种链路状态，N过大会使得信元头过大，影响带宽利用率，而N过小可能会导致配置参数携带不全，具体的取值是两者间取一个均衡点。

实施时，信元头中增加N比特的指定信元可以是任意信元的一种，也可以在所有信元的信元头中都增加N比特，所有信元的信元头中都增加N比特可以做到实时更新，但是会降低带宽利用率，较优的，可以选择一种周期性发送或传递的信元作为指定信元。

实施时，配置参数按如图6所示步骤获取：

步骤602、第二SerDes接口统计链路上的链路中信元的丢失概率、解码错误率、校验错误率和丢弃率中任意之一，得到统计值；

步骤604、根据预设函数关系，得到统计值对应的配置参数。

实施时，可以采用如表一所示的函数关系作为预设函数关系：

表一

static_value取值范围	m_Nbit映射值
		x0≤static_value＜x1	m_Nbit＝y1
x1≤static_value＜x2	m_Nbit＝y2
		x2≤static_value＜x3	m_Nbit＝y3
......	......
		x(k-1)≤static_value＜x(k)	m_Nbit＝y(k)

其中x0，x1，x2...x(k-1)，x(k)均为非负整数且数值依次增大；而y0，y1，y2...y(k)均为取值范围是[1，2N-1]之间的正整数，且数值依次减小；k的取值范围是[1，2N-1]之间的一个正整数。

当然了，实施时，第二SerDes接口反馈的配置参数可能是由第二SerDes接口自己反馈，也可能由其他SerDes接口反馈，若第二SerDes接口反馈的配置参数由第三SerDes接口发出时，第二SerDes接口可以通过预设的查询MAP表获知第三SerDes接口的地址，并将配置参数转发给第三SerDes接口，MAP表中包括各SerDes接口间的对映关系。

其中，上文的第一SerDes接口、第二SerDes接口、第三SerDes接口仅用于区分不同的SerDes接口，实施时也可以选择其他标识进行区分，例如字母标识，或拼音标识，等等。

实施例一

现对本发明实施例提供的信元传输方法进行详细解析。SerDes接口是成对存在的，包含发送端和接收端两部分，芯片间传递的数据通常可以分为数据信息和控制信息，以信元为单位进行区分的话，那么也就是说传递的数据可以被划分为数据信元和控制信元。数据信元和控制信元都包含各种类型，不同类型的信元格式均不同。要实现本发明提供的信元传输方法，需要对SerDes接口进行相应改进，可以在发送端、接收端以及传递的信元格式三个方面进行设计：

SerDes发送端，其链路格式生成模块需要将链路格式设计成可以支持动态链路配置功能，发送端发出的链路格式如图3所示，两个COMMAS之间的信元的个数可以通过M值来配置，即M即表示信元个数。如何配置M的值，则需要从接收端解析接受到下游传递过来的信息(即第二SerDes接口反馈的配置参数)，将该信息通过解析运用在配置上；

SerDes接收端，提供一个统计链路性能的功能模块，通过该统计值(即配置参数)反映出链路的接受稳定性，可以统计信元的丢失概率、解码的错误率，也可以是信元的校验错误率还可以是信元丢弃率；

信元格式中，在信元头位置增加N比特用来传递接收侧的统计信息给与之相连的接收侧。

实施时，当包含不同SerDes接口的器件DEVICE的连接关系如图7所示时，该器件的收发连接都是正好是同一个SerDes接口，即SerDes自身的收发接口组成的一个自然对。DEVICE0的发生侧(SerDes_TX)的发生链路格式，应该是根据与之相连的DEVICE2的接收侧(SerDes_RX)发送过来的统计信息解析的结果进行调整M值。

DEVICE2的接收侧(SerDes_RX)通过一个统计链路上的误码率或者误信元率，得到统计值static_value。在本例中，N取3，根据如图8所示的分段函数计算出插入信元头中的统计信息比特值m_Nbit。然后带有m_Nbit信息的某种信元，通过DEVICE2的发生侧(SerDes_TX)将信元发送给DEVICE0的接收侧(SerDes_RX)。

DEVICE0的接收侧接收到携带有m_Nbit的信元，提取出该信元的m_Nbit信息，根据如图9所示的分段函数，将m_Nbit转换成M值，在下一个COMMAS周期，COMMAS之间的信元个数即变成了新的M值对应的信元个数。

当然了，在实施时，图8、图9所示的函数关系可以根据需要进行调整。

当器件的连接关系如图10或者图11所示时，即与一个器件相连的SerDes_TX、SerDes_RX不是来自同一个SerDes，例如图10中的DEVICE2。此时，DEVICE2中的SerDes1的SerDes_TX需要将SerDes2的SerDes_RX的统计结果m_Nbit发送出去，从而告知DEVICE0与SerDes2的SerDes_RX相连的SerDes_TX。

实施时，可以预先设立一个MAP表，使得所有SerDes_TX需要的m_Nbit通过查表得到。假设DEVICE2的SerDes数量是K，K为正整数，则该DEVICE2对应的MAP表实现的即是一个KxK的交换功能。交换的网络关系在器件连接关系确定的情况下，通过上层中央处理器(Central Processing Unit，CPU)对MAP进行配置，从而建立内部的连接关系，这样，每个SerDes_TX即能获得它需要的m_Nbit信息。

实施例二

本发明实施例提供的SerDes接口由3部分组成，包括SerDes接口的发送模块(SerDes_TX)、SerDes接口的接收模块(SerDes_RX)、查找表模块(MAP)。现从SerDes接口的架构角度出发，对本发明实施例进行详细说明。仍由图7所示架构为例进行说明。

假设DEVICE2的SerDes数量是96，链路发送格式中的M的位宽是8bit，链路接收侧的m_Nbit中的N＝3，并且DEVICE2中存在一种特殊的控制信元，该控制信元的发送是在96个端口中轮询发送的，而且具备周期性。不妨把这个信元叫做“R信元”。需要特别声明的时，本发明实施例的运用不取决于R信元，实际运用中我们可以选取任何信元，可以是一种信元、多种信元，甚至可以让所有类型的信元都用来携带m_Nbit信息。从最优的角度来看，最宜选取一种具备周期性的控制信元，这样我们不需要修改太多的信元头格式，而且周期性的信元可以有效的控制链路格式更新的频繁度。

首先介绍SerDes的发送模块(SerDes_TX)的架构，具体的，SerDes_TX由7个小模块组成，分别是：信元头更新模块(head_updata)、异步FIFO模块(async_fifo)、M生成模块(m_gen)、FIFO控制模块(fifo_control)、校验信息生成模块(check_gen)、commas字符插入模块(commas_insert)、编码模块(encode)，其连接关系如图12所示，各模块的功能如下。

信元头更新模块完成R信元的m_Nbit信息的更新，上层CPU(或者说用户)给每个SerDes_TX配置一个m_source_id，告知SerDes_TX它的m_3bit信息的来源；模块实时检测MAP输出的serdes_id是否与m_source_id相等，当它们相等的时候，将m_3bit_map信息锁存到模块，然后对每个经过该模块的信元进行信元头判断，当发现是R信元时，将R信元头中的m_3bit信息更新为m_3bit_map信息，所有信元最后都存入异步FIFO中。

M生成模块(m_gen)根据自己SerDes的SerDes_RX接收到与之相连的其它器件上的SerDes的SerDes_TX发过来的R信元中提取的m_3bit信息，通过查询预设MAP表，得到一个新的M值，输出给fifo_control模块。

fifo_control模块根据M值(M值上电初始化为1，取值范围是大于等于1)，控制从async_fifo中读信元的个数，输出信元的时序及相关控制信号如图13所示。

fifo_control模块产生读使能，读出数据后根据信元头判断信元类型，同时产生一个信元头标志，如图13中的cell_hd信号；根据信元类型可以确定信元长度，从而知道信元尾的位置，在信元尾数据上打上尾标志，如图13中的cell_tail信号；fifo_control模块根据cell_hd对信元进行计数。当计数器的值等于M时，则读完当前信元的最后一组数据之后，产生一个COMMAS插入指示信号，即图13中的cmms_vld，在生成该指示信号之后，开始新的一个信元的读写。在检测到cmms_vld有效的情况下，将M值更新为最近一次获取的M的值。

实施时，由于只读存储器Ram的读数据较读使能晚一拍出来，为了准确的控制读使能，可以通过数信元长度节拍的方式，在数到倒数第二拍数据时，开始准备延时一拍读下一个信元头的操作。留出的这一拍间隙，即为插入COMMAS。内部具体时序上，对一些信号做些延时，即可得到图13所示的输出时序图。

在实施过程中，校验信息生成模块(check_gen)生成校验信息，该校验信息在当前实施例中采用循环冗余校验(Cyclic RedundancyCheck，CRC)。根据图13所示的时序，在信元有效(即cell_vld为高电平)是，在检测到cell_hd有效则开始生成CRC位，在检测到cell_tail有效时将前面生成的CRC更新到信元的CRC信息位中。同时将CRC计算结果清零，为下一次CRC运算做准备。在cell_vld无效的情况下不进行CRC生成，且CRC始终保持为零。经过check_gen的输出信号波形与输入信号一致，不同之处是信元中的CRC信息位得到了更新。不妨记输出信号名为输入信号名加后缀“_dly”，例如cmms_vld经过该模块后输出信号为cmms_vld_dly。COMMAS字符插入模块实时检测cmms_vld_dly，当检测到该信号有效时，则在数据链路上插入COMMAS字符。

编码模块(encode)对已经生成好的链路格式进行发送前的编码。在实施时，可以采用8b/10b编码方式将数据进行编码，并经过编码的数据通过SerDes端口发送出去。

再次，介绍SerDes的接收模块(SerDes_RX)的架构，具体的，SerDes_RX由6个小模块组成，分别是：字节对齐模块(byte_align)、解码模块(decode)、统计模块(static)、校验模块(check)、信元头解析模块(head_parse)、异步FIFO模块(async_fifo)，各模块间的连接关系如图14所示，各模块的具体功能如下。

SerDes端口串行数据恢复成并行数据输出给字节对齐模块，字节对齐模块通过将前后的数据拼接，然后通过一个滑动窗口在拼接好的数据上进行COMMAS字符的搜索。当找到COMMAS字符时，即可以确定后面的数据为信元的起始数据，将后面的数据作为起始输出，即实现了字节对齐功能。

数据在解码模块完成解码工作，此处的解码方式需要跟编码方式对应，即当前实施例采用10b/8b解码，并将对应解码错误的信息，输送到统计模块。

经过解码之后的数据，到达校验模块，校验模块通过对起始信元的信元头进行判断，获知信元类型及长度，确定信元首位位置关系，然后对信元进行校验。这里采用的校验方式同样也是CRC校验。校验正确的数据输出给后面的模块；校验错误的数据则在信元的最后一排打上错误标记，告知后面模块该信元需丢弃。校验信元和校验错误的信元，都各自通过一个脉冲信号上报给统计模块。

统计模块可以选择解码的错误信息进行统计，也可以根据信元的校验信息进行统计。现提供一个采用信元校验信息来统计的具体实例：

统计值static_value初始化为8，static_value在收到一个信元校验错误信号指示后，该值加1；在连续收到64(或者其它数字，可以根据需要设定)个信元校验正确的指示信号后，该值减1，直到减到0为止，根据static_value得到m_3bit，并写入MAP。

信元头解析模块通过对信元头进行判断，寻找到R信元，提取R信元中的m_3bit信息，在信元最后一拍没有检测到信元错误标签的时候，将提取的信息输出(信元名为m_receive)给同一个SerDes的SerDes_TX模块使用，并将经过信元头解析模块的所有信元送入异步FIFO进行时钟域转换。

在异步FIFO模块中，信元开始写入FIFO时会记录起始的地址指针，当信元最后一拍检测到信元错误标签时，异步FIFO的写指针调回到起始地址指针的位置，即达到了对错误信元的删除功能。正确的信元经过异步FIFO传输给后面模块使用。

现对上文提到的MAP进行详细说明：

该模块由一个地址计数器模块(addr_cnt)及一些寄存器和选择器组成，假设SerDes端口数为96，各寄存器及选择器的结构示意图如图15所示，处理流程如下：

地址计数器从0到95循环计数，根据计数器的值，从96路SerDes_RX中选择相应的m_3bit值作为输出，写入简单双口RAM中。

考虑到直接96选1时序紧张，可以用两级流水方式实现，选中的链路号和相应链路的接收侧产生的m_3bit数据分别即为serdes_id和m_3bit_map作为MAP的输出。

显然，如果器件运用时，我们规定SerDes的连接关系只能是本身的SerDes对(即SerDes_TX、SerDes_RX是同一个SerDes)，运用的场景即变成了图4所示。那么，上述装置组成的查找表模块即可省略，也就是说装置只有2部分组成，分别是：SerDes的发送模块(SerDes_TX)、SerDes的接收模块(SerDes_RX)。

本发明实施例中使用信元来描述，但是不局限于信元，可以同样适用于数据包传输的方式。

基于同一发明构思，本发明实施例还提供了一种信元传输装置，其结构如图16所示，可以包括第一SerDes接口1601和第二SerDes接口1602：

第二SerDes接口1602，用于获取配置参数并发送至第一SerDes接口1601；

第一SerDes接口1601，用于接收第二SerDes接口1602反馈的配置参数，根据配置参数确定即将发送的信元个数的临界值；以及，当发送的信元的个数达到所述临界值时，在最后一个信元传输结束处插入定界符。

在一个实施例中，第二SerDes接口1602可以进一步用于：将配置参数携带在指定信元的信元头中，将指定信元发送至第一SerDes接口1601；

第一SerDes接口1601，可以进一步用于解析指定信元，获取配置参数。

在一个实施例中，第二SerDes接口1602可以进一步用于：在指定信元的信元头中增加N比特，并利用N比特携带配置参数。

在一个实施例中，如图17所示，信元传输装置还包括第三SerDes接口1701，其中，

第二SerDes接口1602，可以进一步用于确定反馈的配置参数由第三SerDes接口1701发出时，通过预设的查询MAP表获知第三SerDes接口1701的地址，并将配置参数转发给第三SerDes接口1701，MAP表中包括各SerDes接口间的对映关系；

第三SerDes接口1701，用于接收配置参数，并将其发出到第一SerDes接口1601。

在一个实施例中，第一SerDes接口1601可以进一步用于根据下列任意参数之一确定配置参数：链路中信元的丢失概率、解码错误率、校验错误率、丢弃率。

从以上的描述中，可以看出，本发明实现了如下技术效果：

在本发明实施例中，第一SerDes接口根据第二SerDes接口反馈的配置参数确定即将发送的信元个数的临界值，当第一SerDes接口发送的信元的个数达到临界值时，在最后一个信元传输结束处插入定界符，减少了COMMAS在链路上的出现频率，而且还能够根据链路的传输性能好坏对链路的发送格式进行自动调整，从而实现对链路带宽的充分利用，提高带宽的利用率。

显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.一种信元传输方法，其特征在于，包括：

第一串化器/解串化器SerDes接口接收第二SerDes接口反馈的配置参数；

所述第一SerDes接口根据所述配置参数确定即将发送的信元个数的临界值；

当所述第一SerDes接口发送的信元的个数达到所述临界值时，所述第一SerDes接口在最后一个信元传输结束处插入定界符；

其中，所述配置参数按如下步骤获取：

所述第二SerDes接口统计链路中信元的丢失概率、解码错误率、校验错误率和丢弃率中任意之一，得到统计值；

根据预设函数关系，得到所述统计值对应的配置参数。

2.根据权利要求1所述的方法，其特征在于，所述第一SerDes接口接收第二SerDes接口反馈的配置参数，包括：

所述第二SerDes接口将所述配置参数携带在指定信元的信元头中，将所述指定信元发送至所述第一SerDes接口；

所述第一SerDes接口解析所述指定信元，获取所述配置参数。

3.根据权利要求2所述的方法，其特征在于，所述第二SerDes接口将所述配置参数携带在指定信元的信元头中，包括：

所述第二SerDes接口在所述指定信元的信元头中增加N比特，并利用所述N比特携带所述配置参数，N为正整数。

4.根据权利要求3所述的方法，其特征在于，所述指定信元是周期性发送的。

5.根据权利要求1至4任一项所述的方法，其特征在于，包括：若所述第二SerDes接口反馈的配置参数由第三SerDes接口发出时，所述第二SerDes接口通过预设的查询MAP表获知第三SerDes接口的地址，并将所述配置参数转发给所述第三SerDes接口，所述MAP表中包括各SerDes接口间的对映关系。

6.根据权利要求1至4任一项所述的方法，其特征在于，所述配置参数由下列任意参数之一确定：链路中信元的丢失概率、解码错误率、校验错误率、丢弃率。

7.一种信元传输装置，其特征在于，包括第一串化器/解串化器SerDes接口和第二SerDes接口：

所述第二SerDes接口，用于获取配置参数并发送至所述第一SerDes接口；

所述第一SerDes接口，用于接收所述第二SerDes接口反馈的配置参数，根据所述配置参数确定即将发送的信元个数的临界值；以及，当发送的信元的个数达到所述临界值时，在最后一个信元传输结束处插入定界符；

其中，所述配置参数按如下步骤获取：

所述第二SerDes接口统计链路中信元的丢失概率、解码错误率、校验错误率和丢弃率中任意之一，得到统计值；

根据预设函数关系，得到所述统计值对应的配置参数。

8.根据权利要求7所述的装置，其特征在于，所述第二SerDes接口进一步用于：将所述配置参数携带在指定信元的信元头中，将所述指定信元发送至所述第一SerDes接口；

所述第一SerDes接口，进一步用于解析所述指定信元，获取所述配置参数。

9.根据权利要求8所述的装置，其特征在于，所述第二SerDes接口进一步用于：在所述指定信元的信元头中增加N比特，并利用所述N比特携带所述配置参数。

10.根据权利要求7至9任一项所述的装置，其特征在于，还包括第三SerDes接口，其中，

所述第二SerDes接口，进一步用于确定反馈的配置参数由第三SerDes接口发出时，通过预设的查询MAP表获知第三SerDes接口的地址，并将所述配置参数转发给所述第三SerDes接口，所述MAP表中包括各SerDes接口间的对映关系；

所述第三SerDes接口，用于接收所述配置参数，并将其发出到所述第一SerDes接口。

11.根据权利要求7至9任一项所述的装置，其特征在于，所述第一SerDes接口，进一步用于根据下列任意参数之一确定所述配置参数：链路中信元的丢失概率、解码错误率、校验错误率、丢弃率。