CN101309258A - 高速以太网介质无关接口码块的分发和接收方法及装置 - Google Patents

高速以太网介质无关接口码块的分发和接收方法及装置 Download PDF

Info

Publication number
CN101309258A
CN101309258A CNA2007101070942A CN200710107094A CN101309258A CN 101309258 A CN101309258 A CN 101309258A CN A2007101070942 A CNA2007101070942 A CN A2007101070942A CN 200710107094 A CN200710107094 A CN 200710107094A CN 101309258 A CN101309258 A CN 101309258A
Authority
CN
China
Prior art keywords
control signal
bit code
code blocks
data
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101070942A
Other languages
English (en)
Other versions
CN101309258B (zh
Inventor
沈瑶
曾理
丁炽武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN2007101070942A priority Critical patent/CN101309258B/zh
Priority to PCT/CN2008/000963 priority patent/WO2008141525A1/zh
Priority to EP08748514.0A priority patent/EP2096826B1/en
Publication of CN101309258A publication Critical patent/CN101309258A/zh
Priority to US12/498,935 priority patent/US8787406B2/en
Application granted granted Critical
Publication of CN101309258B publication Critical patent/CN101309258B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/66—Arrangements for connecting between networks having differing types of switching systems, e.g. gateways

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明公开了高速以太网介质无关接口码块的分发和接收方法及装置，以实现随着位宽的增大，控制线的数量缓和增加，而且在PCS进行编码时，码块类型较为简单。本发明实施例的技术方案包括：对收到的MAC层数据进行处理和控制字分布的调整，以生成64比特码块；根据64比特码块形状与控制信号编码的对应关系，得到64比特码块的控制信号编码；将64比特码块分别和与其对应的控制信号编码绑定，并将绑定后的数据分通道发送。

Description

高速以太网介质无关接口码块的分发和接收方法及装置
技术领域
本发明涉及计算机及网络领域，特别是涉及高速以太网介质无关接口码块的分发和接收方法及装置。
背景技术
根据ISO/IEC定义的OSI七层模型，其中以太网数据链路层(Data LinkLayer，DL)和物理层(Physical Layer，PHY)通过x介质无关接口MII连接，其中10M/100M以太网的接口为MII(Medium Independent Interface，介质无关接口)，1000M以太网的接口为GMII(Gigabit Medium Independent Interface，1G介质无关接口)，10GE的接口为XGMII(10 Gigabit Medium IndependentInterface，10G介质无关接口)。
另一方面，介质访问控制MAC层数据都是以字节(8比特)为单位，通过MII总线传送，在物理层的PCS(Physical Coding Sublayer，物理编码子层)子层则以这些字节为单位，进行编码转换处理。例如在1000M以太网中，则通过8B/10B编码，将8比特(1字节)数据转换为10比特数据，以满足物理线路传输需要。而10GE中的PCS子层，则通过64B/66B编码，以8个字节(64比特)为单位进行编码转换，以满足物理层字节同步和传输要求。
随着技术的发展和时间的推移，以太网逐步开始迈向100G的时代。当前100GE已经进入标准化工作。IEEE HSSG的工作是明确10G以上高速以太网(High Speed Ethernet，HSE)需求，研究其市场潜在性、技术成熟性和经济成熟性，确定后续标准立项和立项目标，约束后面的技术方案研究和方案标准化。在100GE的标准化过程中需要CGMII(100 Gigabit Medium IndependentInterface，100G介质无关接口)接口的定义进行支撑。
如果100GE继续采用多通道字节分发的方式，那么在多通道转发时需要保证字节排布顺序，以保证后续通道的64B/66B编码。并且每8比特携带1比特的控制标识，数据位宽的增大带来控制标识比特的急剧增加。
现有技术一：1000M以太网的GMII接口位宽变为8位，按字节进行分发，参见图1所示，其中GMII接口信号包括：
●8位数据信号(TXD<7:0>)；
●1位数据使能信号(TX_EN)；
●1位错误指示信号(TX_ER)。
GMII接口增大了MII接口的位宽，数据分发的基本单位从4比特增大为8比特(1字节)。
使能信号和错误指示信号一起向RS子层(调整子层ReconciliationSublayer)指示出现在GMII接口上的数据将要被发送到PHY进行传输。使能信号从前导的第一个八位组开始有效，对所有经过GMII接口传输的数据保持有效。数据信号是一系列的八位数据信号。如果使能信号有效，错误指示信号无效，则表明正在通过GMII接口向PHY发送数据。使能信号和错误指示信号都无效时，数据信号代表的数据不影响PHY的数据传输。
发明人在发明的过程中发现现有技术一存在的问题为：信号位宽小，分发单位小，不能支持高速接口的数据分发。
现有技术二：10G以太网的介质无关接口XGMII采用多通道字节分发，参见图2所示，其中XGMII接口信号包括：
●32位数据发送信号(TXD<31:0>)；
●4位发送控制信号(TXC<3:0>)；
●发送时钟信号(TX_CLK)；
●32位数据接收信号(RXD<31:0>)；
●4位接收控制信号(RXC<3:0>)；
●接收时钟信号(RX_CLK)。
XGMII采用多通道字节分发，即采用4个通道。其中，一个通道分发8位数据信号和1位控制信号，使得XGMII接口的位宽增大为32比特(4字节)。MII和GMII的控制信号指示方式不适用于多通道的控制指示，因此，XGMII接口引入了控制字(Control Character)，以控制信号的有效和控制字编码共同指示控制信息和数据信息：
●控制信号无效为数据；
●控制信号有效和控制字编码一起标识通道上出现的控制信息。
XGMII引入了多通道的概念。10GBASE-R模式的PCS子层采用64B/66B编码，两拍XGMII数据信号构成一个64比特码块，相邻两个节拍的数据相互关联，4个通道的数据相互关联。
发明人在发明的过程中发现现有技术二存在的问题为：虽然在控制线有效时候，8比特数据字表达控制字信息，但是1比特的控制线(TXC)，仍然只能指示8比特是数据字还是控制字。若基于现有技术，随着位宽的增大，控制线的数量急剧增加，而且在PCS进行编码时，码块类型逐渐复杂化。
发明内容
本发明实施例提供高速以太网介质无关接口码块的分发和接收方法及装置，以实现随着位宽的增大，控制线的数量缓和增加，而且在PCS进行编码时，码块类型较为简单。
本发明实施例的高速以太网介质无关接口码块的分发方法，包括下列步骤：对收到的MAC层数据进行处理和控制字分布的调整，以生成64比特码块；根据64比特码块形状与控制信号编码的对应关系，得到64比特码块的控制信号编码；将64比特码块分别和与其对应的控制信号编码绑定，并将绑定后的数据分通道发送。
本发明实施例的高速以太网介质无关接口码块的接收方法，包括：收到64比特码块和与其对应的控制信号后，按照预设的64比特码块形状与控制信号编码的对应关系，解析所述控制信号；根据解析结果，将所述控制信号对应的64比特码块还原为MAC帧数据；按照64比特码块接收顺序，将还原后的MAC帧数据拼接成完整的MAC帧，并去除其中的帧间隙IPG。
本发明实施例的高速以太网介质无关接口码块的分发装置，包括：码块单元，用于对收到的MAC层数据进行处理和控制字分布的调整，以生成64比特码块；控制信号生成单元，用于根据64比特码块形状与控制信号编码的对应关系，得出所述码块单元生成的64比特码块的控制信号编码；通道分发单元，用于从所述码块单元读取64比特码块以及从控制信号生成单元读取控制信号编码，将64比特码块与其对应的控制信号编码绑定，并将绑定后的数据分通道发送。
本发明实施例的高速以太网介质无关接口码块的接收装置，包括：通道接收单元，用于按照接收顺序，将接收到的64比特码块和与其对应的控制信号分别发出；控制信号解析单元，用于接收所述通道接收单元发来的控制信号，并按照预设的64比特码块形状与控制信号编码的对应关系，解析收到的控制信号，以及将解析结果输出；码块解析单元，用于接收所述通道接收单元发来的64比特码块以及接收所述控制信号解析单元发来的解析结果，并根据收到的解析结果，将所述控制信号对应的64比特码块还原为MAC帧数据；以及按照64比特码块的接收顺序，将还原后的MAC帧数据拼接成完整的MAC帧，并去除其中的IPG。
本发明实施中以64比特为单位进行码块分发，所以不但实现了位宽的增大，而且有效的压缩控制信息，减少接口的控制线数和带外控制信息所占用的带宽。由于按照预设的64比特码块的形状进行控制字分布的调整，不会引入更多的码块形状，所以在PCS进行编码时，码块类型较为简单，减少PCS编码的复杂度。
附图说明
图1为现有GMII接口信号示意图；
图2为现有XGMII接口信号示意图；
图3为本发明实施例的接口信号示意图；
图4为本发明实施例1的方法步骤流程图；
图5为本发明实施例2的装置结构示意图；
图6为本发明实施例3中的MAC层数据结构示意图；
图7为本发明实施例3中的对应各个64比特码块生成的控制信号编码示意图；
图8为本发明实施例3中在10个通道上分发的示意图；
图9为本发明实施例4的方法步骤流程图；
图10为本发明实施例4中的编码示意图；
图11为本发明实施例5的装置结构示意图。
具体实施方式
若高速以太网按照现有的多通道字节分发方式进行数据分发，在PCS进行64B/66B编码时，将会遇到字节分布引起的码块类型增多、复杂化的情况；并且一个字节带一位控制信号，对于高位宽接口而言，必定增加很多的控制标识线，带外控制信息会占用很多的传输带宽和资源；也增加了芯片管脚数的要求，则需要更多的并行走线完成高位宽接口的传输。因此，
本发明实例以64比特为单位进行码块分发，(即每64比特为一个分发单位(字块))，本发明实施例中使用4比特控制线进行标识(不限于使用4比特控制线，也可使用其它N比特控制线，N为自然数)，表明64比特码块类型和相应的控制信息或数据信息。其接口信号示意图参见图3所示，包括：
●64位数据发送信号(TXD<63:0>)；
●4位发送控制信号(TXC<3:0>)；
●发送时钟信号(TX_CLK)；
●64位数据接收信号(RXD<63:0>)；
●4位接收控制信号(RXC<3:0>)；
●接收时钟信号(RX_CLK)。
本发明实施例中定义了如下控制字：
1、Start控制字。
Start控制字指示一帧的开始，由MAC帧数据前导的第一个八位组转换而来。只能位于一个64比特码块的第一个字节(低8位)，SFD(Start FrameDelimeter帧起始定界符)为同一64比特码块的第八个字节(高8位)，即Start控制字和SDF位于同一个64比特码块。为了达到上述目的，发送数据时，RS子层有必要修改IPG的长度，以保证Start控制字的分布。
可以采用以下两种方式完成该功能：
方式一、MAC层实现将该RS层的功能合并到其设计中，并始终插入额外的Idle字符，使每个前导开始于八字节边界处。
方式二、RS层通过适时插入或是删除Idle字符，使Start控制字位于一个通道的第一个八位组，并维持有效数据速率。
2、Terminate控制字
Terminate控制字指示一帧的结束，位于紧跟MAC帧有效数据的后一个字节。
3、Error控制字
Error控制字指示发送时生成错误，以使对端MAC层可以更好的检测出错误。
4、Sequence控制字
Sequence控制字指示链路故障信息。链路故障信息只出现在间帧期间。Sequence控制字和有序集(ordered_set)一起指示了链路故障状态。Sequence控制字分布在一个64比特码块的第一个字节(低八位)。
5、Idle控制字
Idle控制字出现在IPG的时刻。通过增加或删除Idle控制字可以调节Sequence和Start控制字的分布情况；在没有MAC帧数据发送时，向PHY发送Idle控制字。
实施例1、提供了一种高速以太网介质无关接口码块的分发方法，参见图4所示包括下列主要步骤：
S11、对收到的MAC层数据(MAC层数据由MAC帧数据和IPG组成)进行处理和控制字分布的调整，以生成64比特码块。
本步骤中具体包括：先以Idle控制字符填充MAC帧和MAC帧之间的间隙IPG；再对MAC帧数据的帧头和帧尾进行控制字替换；最后按照预设的64比特码块的形状，通过添加或删除Idle控制字符来调整控制字的分布。
所述预设的64比特码块的形状，及其与控制信号编码的对应关系可采用表一所示的方式(即每一种64比特码块形状对应一个控制信号编码)：
Figure A20071010709400101
表一
说明表一中(控制字同XGMII接口控制字)
D：表示数据字节；
S：Start控制字；
O：Sequence控制字；
T：Terminate控制字；
E：Error控制字；
C：除Start、Terminate、Sequence以外的其他控制字；
所述预设的64比特码块的形状，及其与控制信号编码的对应关系还采用表二所示的方式(即每一种64比特码块中出现第一个控制字所占用的8位组的位置情况，对应一个控制信号编码)：
表二
S12、根据64比特码块形状与控制信号编码的对应关系，得到64比特码块的控制信号编码
S13、将64比特码块分别和与其对应的控制信号编码绑定，并将绑定后的数据分通道发送。
本步骤中，可通过在同一时钟节拍分发64比特码块和与其对应的控制信号编码，以将二者绑定；以及将存在绑定关系的64比特码块和控制信号编码在同一通道上发送。
实施例2、提供了一种高速以太网介质无关接口码块的分发装置，参见图5所示，其包括：码块单元、控制信号生成单元和通道分发单元；进一步还包括MAC数据缓存单元和Idle控制单元。
MAC数据缓存单元，用于缓存MAC帧数据(如可采用先入先出FIFO存储形式)，并向所述码块单元输出所述MAC帧数据。
Idle控制单元，用于产生Idle控制字，并向所述码块单元输出所述Idle控制字。
码块单元，用于对收到的MAC层数据进行处理和控制字分布的调整，以生成64比特码块。其中所述的MAC层数据包括：MAC数据缓存单元发来的MAC帧数据和Idle控制单元发来的Idle控制字。
控制信号生成单元，用于根据64比特码块形状与控制信号编码的对应关系，得出所述码块单元生成的64比特码块的控制信号编码。
通道分发单元，用于从所述码块单元读取64比特码块以及从控制信号生成单元读取控制信号编码，将64比特码块与其对应的控制信号编码绑定，并将绑定后的数据分通道发送。特别是可通过在同一时钟节拍分发64比特码块和与其对应的控制信号编码，以将二者绑定；以及将存在绑定关系的64比特码块和控制信号编码在同一通道上发送。
实施例3、结合实施例1和2，描述模块化流程。
1、MAC数据缓存单元中缓存有MAC帧数据，Idle控制单元控制产生Idle控制字。正常情况下码块单元读取MAC数据缓存单元中缓存的MAC帧数据。当码块单元判定收到的MAC帧数据无效时，Idle控制单元向码块单元写入Idle控制字，以填充MAC帧和MAC帧之间的间隙IPG。
2、码块单元接收MAC帧数据和IPG的填充字符Idle，并对MAC帧数据的帧头帧尾进行控制字替换。需要进行控制字分布调整时，码块单元对缓存的MAC层数据(包含MAC帧数据和IPG的填充字符Idle)进行Idle控制字的添加或删除，保证生成的64比特码块的形状符合64比特编码信息(见表一或表二)。生成的64比特码块存放在码块单元FIFO中。
例如，接到一帧长为的812字节的MAC层数据，该MAC层数据结构参见图6所示：
将前导的第一个字节替换为Start控制字，将帧尾的下一个字节替换为Terminate控制字，IPG用Idle控制字进行填充。通过对Idle控制字的添加或删除，使得MAC层数据前导刚好形成一个64比特码块。
说明：图6中一个方格表示一个字节；I表示IPG；Dp表示MAC层数据前导；D表示数据；SFD表示帧起始定界符；EFD表示帧结束定界符。
3、控制信号生成单元根据64比特码块形状与控制信号编码的对应关系，对存放在码块单元FIFO中的每一64比特码块进行控制信号编码(N比特，本方案以4比特为例进行说明)，并将生成的控制信号编码存放到控制信号生成单元的寄存器中。对应各个64比特码块生成的控制信号编码，如图7所示。
4、通道分发单元通过时钟同步读取码块单元FIFO中的64比特码块和控制信号生成单元的寄存器中与该64比特码块对应的控制信号编码，并在形成完整的接口数据后，将该接口数据发送到接口总线上；即在同一时钟节拍分发64比特码块和与其对应的控制信号编码，以将二者绑定，以及将存在绑定关系的64比特码块和控制信号编码在同一通道上发送。
例如：在10个通道上分发的情况，参见图8所示。
实施例4、提供了一种高速以太网介质无关接口码块的接收方法，参见图9所示包括下列主要步骤：
S21、收到64比特码块和与其对应的控制信号后，按照预设的64比特码块形状与控制信号编码的对应关系，解析所述控制信号。
本步骤中，从同一通道上且在同一时钟节拍接收的64比特码块和控制信号编码之间存在对应关系。
S22、根据解析结果，将所述控制信号对应的64比特码块还原为MAC帧数据。
S23、按照64比特码块接收顺序，将还原后的MAC帧数据拼接成完整的MAC帧，并去除其中的帧间隙IPG。
本实施例若采用每一种64比特码块形状对应一个控制信号编码的方式，则64比特码块和与之对应的控制信号编码分发到接口总线(同一通道)上后，PCS子层接收到64比特码块后便可以方便的以64比特为单位进行码块的解析和64B/66B编码。如图6所示MAC层数据的传输为例，PCS接收到64比特码块后，进行控制信号解析，直接根据控制信号对64比特码块进行64B/66B编码，而无需解析控制字。编码示意图参见图10所示。
本实施例若采用每一种64比特码块中出现第一个控制字所占用的8位组的位置情况对应一个控制信号编码的方式，则需采用控制信号编码和控制字编码共同标识64比特码块。每种所述位置情况下都包含了若干种64比特码块形状。那么通过控制信号的特定编码识别该64比特码块哪些位置出现了控制字，再通过控制字编码可以判断出该控制字是哪种类型的控制字(现有技术)，随即也就能判断出该通道上出现的数据或控制信息格式了。这样可以支持更多的码块类型。
实施例5、提供了一种高速以太网介质无关接口码块的分发装置，参见图11所示，其包括：通道接收单元、码块解析单元、控制信号解析单元；进一步还包括：MAC数据缓存单元。
所述通道接收单元，用于按照接收顺序，将从接口总线上接收到的64比特码块和与其对应的控制信号编码分别发送到码块解析单元和控制信号解析单元。
控制信号解析单元，用于按照预设的64比特码块的形状与控制信号编码的对应关系，解析收到的控制信号，并将解析结果输出到码块解析单元。
码块解析单元，用于接收所述通道接收单元发来的64比特码块以及接收所述控制信号解析单元发来的解析结果，并根据收到的解析结果，将所述控制信号对应的64比特码块还原为MAC帧数据；以及按照64比特码块的接收顺序，将还原后的MAC帧数据拼接成完整的MAC帧，并去除其中的IPG；进一步还可生成MAC数据指示信号，以及向MAC数据缓存单元发送去除了IPG的MAC帧数据和MAC数据指示信号。
MAC数据缓存单元，用于根据码块解析单元发来的MAC数据指示信号，接收并缓存码块解析单元发来的去除了IPG的MAC帧数据(可采用FIFO方式缓存)。
综上所述，本发明实施中以64比特为单位进行码块分发，所以不但实现了位宽的增大，而且有效的压缩控制信息，减少接口的控制线数和带外控制信息所占用的带宽。由于按照预设的64比特码块的形状进行控制字分布的调整，不会引入更多的码块形状，所以在PCS进行编码时，码块类型可沿用现有技术，减少PCS编码的复杂度。使用64比特作为分发的基本单位，一个通道上的数据形成一个64比特的码块，各个通道是相互独立的。一个通道上一拍的数据形成一个64比特码块，各个时钟周期相互独立。
进一步，采用每一种64比特码块形状对应一个控制信号编码的方式，只使用4位(但不限于4位)的控制信号编码就可以清晰的表明64比特码块所携带的数据和/或控制信息。在解码时可以只根据控制信息编码得到数据信息和控制信息，完全不依赖于控制字编码，无需改变MAC帧数据格式，不用对控制字进行编码。
进一步，采用即每一种64比特码块出现第一个控制字所占用的8位组的位置情况对应一个控制信号编码的方式，虽然需要结合现有的控制字编码技术，但由于通过对控制信号编码的解析可以得到64比特码块出现第一个控制字所占用的8位组的位置，大大缩小了范围，所以相对现有技术解析效率也有所提高。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1、一种高速以太网介质无关接口码块的分发方法，其特征在于，包括下列步骤：
对收到的MAC层数据进行处理和控制字分布的调整，以生成64比特码块；
根据64比特码块形状与控制信号编码的对应关系，得到64比特码块的控制信号编码；
将64比特码块分别和与其对应的控制信号编码绑定，并将绑定后的数据分通道发送。
2、如权利要求1所述的方法，其特征在于，所述对收到的MAC层数据进行处理包括：对MAC帧数据的帧头和帧尾进行控制字替换。
3、如权利要求1所述的方法，其特征在于，所述控制字分布的调整包括：按照预设的所述64比特码块的形状，通过添加或删除Idle控制字符来调整控制字的分布。
4、如权利要求1至3任一项所述的方法，其特征在于，所述控制信号编码为N位，其中N为自然数。
5、如权利要求1至3任一项所述的方法，其特征在于，通过在同一时钟节拍分发64比特码块和与其对应的控制信号编码，以将二者绑定；以及将存在绑定关系的64比特码块和控制信号编码在同一通道上分发。
6、一种高速以太网介质无关接口码块的接收方法，其特征在于，包括：
收到64比特码块和与其对应的控制信号后，按照预设的64比特码块形状与控制信号编码的对应关系，解析所述控制信号；
根据解析结果，将所述控制信号对应的64比特码块还原为MAC帧数据；
按照64比特码块接收顺序，将还原后的MAC帧数据拼接成完整的MAC帧，并去除其中的帧间隙IPG。
7、如权利要求6所述的方法，其特征在于，从同一通道上且在同一时钟节拍接收的64比特码块和控制信号编码之间存在对应关系。
8、一种高速以太网介质无关接口码块的分发装置，其特征在于，包括：
码块单元，用于对收到的MAC层数据进行处理和控制字分布的调整，以生成64比特码块；
控制信号生成单元，用于根据64比特码块形状与控制信号编码的对应关系，得出所述码块单元生成的64比特码块的控制信号编码；
通道分发单元，用于从所述码块单元读取64比特码块以及从控制信号生成单元读取控制信号编码，将64比特码块与其对应的控制信号编码绑定，并将绑定后的数据分通道发送。
9、如权利要求8所述的装置，其特征在于，还包括：
MAC数据缓存单元，用于缓存MAC帧数据，并向所述码块单元输出所述MAC帧数据；
Idle控制单元，用于产生Idle控制字，并向所述码块单元输出所述Idle控制字。
10、一种高速以太网介质无关接口码块的接收装置，其特征在于，包括：
通道接收单元，用于按照接收顺序，将接收到的64比特码块和与其对应的控制信号分别发出；
控制信号解析单元，用于接收所述通道接收单元发来的控制信号，并按照预设的64比特码块形状与控制信号编码的对应关系，解析收到的控制信号，以及将解析结果输出；
码块解析单元，用于接收所述通道接收单元发来的64比特码块以及接收所述控制信号解析单元发来的解析结果，并根据收到的解析结果，将所述控制信号对应的64比特码块还原为MAC帧数据；以及按照64比特码块的接收顺序，将还原后的MAC帧数据拼接成完整的MAC帧，并去除其中的IPG。
11、如权利要求10所述的装置，其特征在于，还包括：
MAC数据缓存单元，用于接收并缓存所述码块解析单元发来的去除了IPG的MAC帧数据。
CN2007101070942A 2007-05-18 2007-05-18 高速以太网介质无关接口码块的分发和接收方法及装置 Expired - Fee Related CN101309258B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN2007101070942A CN101309258B (zh) 2007-05-18 2007-05-18 高速以太网介质无关接口码块的分发和接收方法及装置
PCT/CN2008/000963 WO2008141525A1 (en) 2007-05-18 2008-05-19 A method and device for transferring and receiving high speed ethernet mii block
EP08748514.0A EP2096826B1 (en) 2007-05-18 2008-05-19 A method and device for transferring and receiving high speed ethernet mii block
US12/498,935 US8787406B2 (en) 2007-05-18 2009-07-07 Method and apparatus for distributing and receiving high-speed ethernet media independent interface blocks

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007101070942A CN101309258B (zh) 2007-05-18 2007-05-18 高速以太网介质无关接口码块的分发和接收方法及装置

Publications (2)

Publication Number Publication Date
CN101309258A true CN101309258A (zh) 2008-11-19
CN101309258B CN101309258B (zh) 2012-11-21

Family

ID=40031402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101070942A Expired - Fee Related CN101309258B (zh) 2007-05-18 2007-05-18 高速以太网介质无关接口码块的分发和接收方法及装置

Country Status (4)

Country Link
US (1) US8787406B2 (zh)
EP (1) EP2096826B1 (zh)
CN (1) CN101309258B (zh)
WO (1) WO2008141525A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102404207A (zh) * 2011-11-04 2012-04-04 中兴通讯股份有限公司 一种以太网数据的处理方法及装置
CN103312577A (zh) * 2012-03-09 2013-09-18 中兴通讯股份有限公司 一种处理mac数据的方法及装置
WO2014161137A1 (zh) * 2013-04-01 2014-10-09 华为技术有限公司 一种以太网物理层的编码、解码方法和装置
CN104221290A (zh) * 2012-03-23 2014-12-17 高通股份有限公司 可配置的多模式介质独立接口
WO2015066895A1 (zh) * 2013-11-08 2015-05-14 华为技术有限公司 数据分发方法和数据聚合方法及相关装置
WO2016082434A1 (zh) * 2014-11-24 2016-06-02 中兴通讯股份有限公司 串行数据发送、接收方法及装置、存储介质
WO2016154861A1 (zh) * 2015-03-30 2016-10-06 华为技术有限公司 数据处理方法及装置
WO2018133415A1 (zh) * 2017-01-22 2018-07-26 深圳市中兴微电子技术有限公司 一种物理编码子层的数据编解码方法和装置、存储介质
WO2019154335A1 (zh) * 2018-02-07 2019-08-15 华为技术有限公司 处理数据流的方法和网元设备

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8588209B2 (en) 2006-09-25 2013-11-19 Futurewei Technologies, Inc. Multi-network compatible data architecture
US7986700B2 (en) 2006-09-25 2011-07-26 Futurewei Technologies, Inc. Multiplexed data stream circuit architecture
US8494009B2 (en) 2006-09-25 2013-07-23 Futurewei Technologies, Inc. Network clock synchronization timestamp
US7813271B2 (en) * 2006-09-25 2010-10-12 Futurewei Technologies, Inc. Aggregated link traffic protection
US8340101B2 (en) 2006-09-25 2012-12-25 Futurewei Technologies, Inc. Multiplexed data stream payload format
US7961751B2 (en) * 2006-09-25 2011-06-14 Futurewei Technologies, Inc. Multiplexed data stream timeslot map
US7675945B2 (en) * 2006-09-25 2010-03-09 Futurewei Technologies, Inc. Multi-component compatible data architecture
US8660152B2 (en) 2006-09-25 2014-02-25 Futurewei Technologies, Inc. Multi-frame network clock synchronization
US8295310B2 (en) 2006-09-25 2012-10-23 Futurewei Technologies, Inc. Inter-packet gap network clock synchronization
US8976796B2 (en) * 2006-09-25 2015-03-10 Futurewei Technologies, Inc. Bandwidth reuse in multiplexed data stream
US7809027B2 (en) * 2006-09-25 2010-10-05 Futurewei Technologies, Inc. Network clock synchronization floating window and window delineation
CN101569147B (zh) 2007-01-26 2012-05-02 华为技术有限公司 多组件兼容数据体系结构
CN102402494B (zh) * 2010-09-15 2014-11-05 中兴通讯股份有限公司 Xgmii接口数据处理方法及装置以及芯片间双向握手的方法
US8649398B2 (en) 2011-03-14 2014-02-11 Xilinx, Inc. Packet network interface apparatus and method
US9113227B2 (en) * 2012-03-12 2015-08-18 Broadcom Corporation Reduced complexity transcoding
US20140199069A1 (en) * 2013-01-15 2014-07-17 Qualcomm Incorporated Idle insertion for physical layer rate adaption and time-division duplexing
CN110134366B (zh) * 2019-05-21 2022-10-11 合肥工业大学 一种并行写入多通道fifo的方法及装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6275501B1 (en) * 1998-04-21 2001-08-14 Hewlett-Packard Company Media access controller capable of connecting to a serial physical layer device and a media independent interface (MII) physical layer device
JP2002198994A (ja) * 2000-12-26 2002-07-12 Nec Corp Ｇｆｐフレーム転送装置およびｇｆｐフレーム転送方法
US7466668B2 (en) * 2001-08-24 2008-12-16 Hewlett-Packard Development Company, L.P. Reduced pin-count system interface for gigabit ethernet physical layer devices
US7512150B2 (en) * 2003-03-24 2009-03-31 Applied Micro Circuits Corporation 10 GbE LAN signal mapping to OTU2 signal
US20050047433A1 (en) * 2003-06-17 2005-03-03 Dmitri Rizer Physical coding sublayer transcoding
US8923307B2 (en) * 2003-07-14 2014-12-30 Broadcom Corporation Method and system for an integrated dual port gigabit ethernet controller chip
CN100341297C (zh) * 2003-08-08 2007-10-03 华为技术有限公司 总线交换方法以及总线交换器
US7274315B2 (en) * 2005-11-07 2007-09-25 Broadcom Corporation Scrambled block encoder
US7729389B1 (en) * 2005-11-18 2010-06-01 Marvell International Ltd. 8/10 and 64/66 aggregation

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102404207B (zh) * 2011-11-04 2018-02-09 中兴通讯股份有限公司 一种以太网数据的处理方法及装置
CN102404207A (zh) * 2011-11-04 2012-04-04 中兴通讯股份有限公司 一种以太网数据的处理方法及装置
CN103312577A (zh) * 2012-03-09 2013-09-18 中兴通讯股份有限公司 一种处理mac数据的方法及装置
CN103312577B (zh) * 2012-03-09 2018-10-02 中兴通讯股份有限公司 一种处理mac数据的方法及装置
CN104221290B (zh) * 2012-03-23 2017-11-07 高通股份有限公司 可配置的多模式介质独立接口
CN104221290A (zh) * 2012-03-23 2014-12-17 高通股份有限公司 可配置的多模式介质独立接口
WO2014161137A1 (zh) * 2013-04-01 2014-10-09 华为技术有限公司 一种以太网物理层的编码、解码方法和装置
US9337960B2 (en) 2013-04-01 2016-05-10 Huawei Technologies Co., Ltd. Encoding and decoding methods and apparatuses of ethernet physical layer
CN104904176B (zh) * 2013-11-08 2017-12-29 华为技术有限公司 数据分发方法和数据聚合方法及相关装置
US11770327B2 (en) 2013-11-08 2023-09-26 Huawei Technologies Co., Ltd. Data distribution method, data aggregation method, and related apparatuses
CN104904176A (zh) * 2013-11-08 2015-09-09 华为技术有限公司 数据分发方法和数据聚合方法及相关装置
US10547539B2 (en) 2013-11-08 2020-01-28 Huawei Technologies Co., Ltd. Data distribution method, data aggregation method, and related apparatuses
WO2015066895A1 (zh) * 2013-11-08 2015-05-14 华为技术有限公司 数据分发方法和数据聚合方法及相关装置
CN105701053B (zh) * 2014-11-24 2020-01-17 中兴通讯股份有限公司 串行数据发送、接收方法及装置
CN105701053A (zh) * 2014-11-24 2016-06-22 中兴通讯股份有限公司 串行数据发送、接收方法及装置
WO2016082434A1 (zh) * 2014-11-24 2016-06-02 中兴通讯股份有限公司 串行数据发送、接收方法及装置、存储介质
CN106211801B (zh) * 2015-03-30 2019-07-19 华为技术有限公司 数据处理方法及装置
WO2016154861A1 (zh) * 2015-03-30 2016-10-06 华为技术有限公司 数据处理方法及装置
US10306028B2 (en) 2015-03-30 2019-05-28 Huawei Technologies Co., Ltd. Data processing method and apparatus
US10673995B2 (en) 2015-03-30 2020-06-02 Huawei Technologies Co., Ltd. Data processing method and apparatus
US11601534B2 (en) 2015-03-30 2023-03-07 Huawei Technologies Co., Ltd. Data processing method and apparatus
CN106211801A (zh) * 2015-03-30 2016-12-07 华为技术有限公司 数据处理方法及装置
WO2018133415A1 (zh) * 2017-01-22 2018-07-26 深圳市中兴微电子技术有限公司 一种物理编码子层的数据编解码方法和装置、存储介质
WO2019154335A1 (zh) * 2018-02-07 2019-08-15 华为技术有限公司 处理数据流的方法和网元设备
US11606307B2 (en) 2018-02-07 2023-03-14 Huawei Technologies Co., Ltd. Data stream processing method and network element device

Also Published As

Publication number Publication date
WO2008141525A1 (en) 2008-11-27
US20090274172A1 (en) 2009-11-05
CN101309258B (zh) 2012-11-21
EP2096826A4 (en) 2010-01-20
US8787406B2 (en) 2014-07-22
EP2096826A1 (en) 2009-09-02
EP2096826B1 (en) 2013-07-10

Similar Documents

Publication Publication Date Title
CN101309258B (zh) 高速以太网介质无关接口码块的分发和接收方法及装置
CA2423056C (en) Multiplex transmission system capable of using ordinary network packets to transmit a plurality of 8b/10b bit streams
US8838822B2 (en) Media converter and a system for mutually converting a packet-based data stream into a serial data stream
US8649398B2 (en) Packet network interface apparatus and method
JP2003500899A (ja) 複数ギガビットイーサネット（ｒ）アーキテクチャの方法および装置
US20230138058A1 (en) Clock Synchronization Method and Apparatus
US7835401B2 (en) System and method for inverse multiplexing using transcoding and frame alignment markers
CN103534968B (zh) 一种以太网物理层的编码、解码方法和装置
CN105701053B (zh) 串行数据发送、接收方法及装置
US6930621B2 (en) Method to overlay a secondary communication channel onto an encoded primary communication channel
CN101035143B (zh) 一种物理层芯片、传输信号的方法及交换机
CN104144331A (zh) 利用单sdi通道实现多路图像/视频编码数据传输的装置
EP2701334B1 (en) Data reception apparatus and marker information extraction method
US7218648B1 (en) Method and apparatus for communicating control data in an asynchronous communications channel
US7787502B1 (en) Port multiplexing apparatus and methods
CN101345613B (zh) 通过包间隙传输额外信息的方法、系统和设备
EP2073436B1 (en) Method and system for utilizing a single connection for efficient delivery of power and multimedia information
CN102916910B (zh) 一种基于异步体制的同步复分接方法
CN101141473B (zh) 物理层与媒体访问控制层之间的复用传输装置与方法
US8289996B2 (en) Multi-purpose PDU container for delineating PDU datagrams and PDU datagram attributes in an 8B/10B coded system
CN117749970A (zh) 数据发送、接收装置、方法及芯片
KR100869569B1 (ko) 마스크를 이용한 무선 ｕｓｂ 시스템의 데이터 송수신 방법
CN104618696B (zh) 视频光端机的信息处理方法及系统
CN117667817A (zh) 一种Serdes接口的高速工业总线
CN108833000A (zh) Pon系统保护倒换信息传递方法及系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121121