CN105701053A

CN105701053A - 串行数据发送、接收方法及装置

Info

Publication number: CN105701053A
Application number: CN201410683213.9A
Authority: CN
Inventors: 谢小龙; 杨敏华; 宋军辉; 刘明强
Original assignee: ZTE Corp
Current assignee: ZTE Corp
Priority date: 2014-11-24
Filing date: 2014-11-24
Publication date: 2016-06-22
Anticipated expiration: 2034-11-24
Also published as: RU2017121556A; EP3226144A1; RU2017121556A3; WO2016082434A1; EP3226144A4; CN105701053B

Abstract

本发明实施例公开了一种高速串行数据发送、接收方法及装置，所述串行数据接收方法包括：将待发送数据流进行编码而封装为MAC数据帧；所述MAC数据帧包括起始标识部分和待发送数据部分；在物理端口发送编码后的MAC数据帧，并在所发送的每一MAC数据帧后形成帧间距，使当前发送的MAC数据帧与下一待发送的MAC数据帧间隔开设定阈值位。

Description

串行数据发送、接收方法及装置

技术领域

本发明涉及芯片间高速串行互联接口的数据传输技术，尤其涉及一种串行数据发送方法及装置、串行数据接收方法及装置。

背景技术

在数据通信中，需要通过高速串行接口实现芯片间互连，如图1所示；对于10G以上的数据包互连接口，一般采用10GXFI/SFI、Higig或、Interlaken等接口协议。其中，10GXFI/SFI仅用于单端口的报文传输，是标准的MAC帧格式，可以支持10GLAN/WAN的带宽需求，但是由于只支持标准的MAC帧格式，所以无法实现多端口或多业务的处理。HiGig是Broadcom公司开发的一种接口协议，采用改进的MAC帧格式，其通过减少前导(Preamble)和帧间距(IPG，InterframeGap)并增加报文头的方式来支持通道化，但是由于IEEE802.3协议中要求最小支持8个字节的IPG，所以存在IPG过大，导致带宽浪费。Interlaken支持通道化，将报文切割成突发数据(BurstData)进行传输，通过插入突发控制字(BurstControlWord)来分离突发数据(BurstData)，由于突发控制字(BurstControlWord)和是64bit位宽的数据，突发数据(BurstData)在发送到一定数量之后(在协议中定义为Burst_Max长度)，或者切换不同的发送通道时，需要插入至少一个64bit位宽的突发控制字，因此Interlaken的整体效率也不高。

发明内容

为解决上述技术问题，本发明实施例提供一种串行数据发送方法及装置、串行数据接收方法及装置，能实现高效率、多通道的串行数据传输。

本发明实施例的技术方案是这样实现的：

一种串行数据发送方法，包括：

将待发送数据流进行编码而封装为媒体接入控制(MAC，MediaAccessControl)数据帧；所述MAC数据帧包括起始标识部分和待发送数据部分；

在物理端口发送编码后的MAC数据帧，并在所发送的每一MAC数据帧后形成帧间距，使当前发送的MAC数据帧与下一待发送的MAC数据帧间隔开设定阈值位。

优选地，所述MAC数据帧还包括：前导码部分、和/或报文头部分、和/或帧检验序列部分。

优选地，所述起始标识部分的位长为1至8字节；当所述起始标识部分的位长为2以上时，所述起始标识部分包括所述前导码部分。

优选地，所述报文头部分包括报文的通道号、优先级、协议类型、操作类型、流表信息和带内流控等信息的至少一种；

所述帧检验序列部分的位长为1至4字节。

优选地，在线速时，所述帧间距为1至7字节。

优选地，对待发送数据流进行编码的编码方式为64B/66B编码方式；

所述帧间距为1至4字节时，在64B/66B编码方式中增设三组控制块编码，为：

T0C1C2C3/S4D5D6D7；

D0T1C2C3/S4D5D6D7；

D0D1T2C3/S4D5D6D7。

优选地，所述方法还包括：

发送MAC数据帧为两个以上时，还在帧间距中插入对齐标识，通过所述对齐标识区分不同的MAC数据帧。

一种串行数据接收方法，包括：

接收到MAC数据帧后，对所接收的MAC数据帧进行解码，通过所述MAC数据帧的起始标识和帧间距而解析出所述MAC数据帧中的数据。

优选地，所述方法还包括：

当接收数据帧为两个以上时，还通过MAC数据帧之间的对齐标识识别不同的MAC数据帧。

一种串行数据发送装置，包括：编码单元和发送单元，其中：

编码单元，用于将待发送数据流进行编码而封装为媒体接入控制MAC数据帧；其中，所述MAC数据帧包括起始标识部分和待发送数据部分；

发送单元，用于在物理端口发送编码后的MAC数据帧，并在所发送的每一MAC数据帧后形成帧间距，使当前发送的MAC数据帧与下一待发送的MAC数据帧间隔开设定阈值位。

优选地，所述MAC数据帧还包括：前导码部分、和/或报文头部分、和/或帧检验序列部分；

所述起始标识部分的位长为1至8字节；当所述起始标识部分的位长为2以上时，所述起始标识部分包括所述前导码部分。

优选地，所述报文头部分包括报文的通道号、优先级、协议类型、操作类型、流表信息和带内流控的信息的至少一种；

所述帧检验序列部分的位长为1至4字节。

T0C1C2C3/S4D5D6D7；

D0T1C2C3/S4D5D6D7；

D0D1T2C3/S4D5D6D7。

优选地，所述发送单元，还用于在发送数据流的串行通道为两个以上时，在帧间距中插入对齐标识，通过所述对齐标识区分不同的串行通道。

一种串行数据接收装置，包括：接收单元和解码单元，其中：

接收单元，用于接收MAC数据帧；

解码单元，用于对所接收的MAC数据帧进行解码，通过所述MAC数据帧的起始标识和帧间距而解析出所述MAC数据帧中的数据。

优选地，所述接收单元，还用于在接收数据的串行通道为两个以上时，还通过MAC数据帧之间的对齐标识识别不同串行通道的MAC数据帧。

本发明实施例中，通过对MAC数据帧进行修改，使其仅承载起始标识信息和待传输数据，大大增加了MAC数据帧承载有效数据的能力，并通过修改64B/66B编码方式，使帧间距可以达到1字节，从而最大程度地减少了数据传输过程中的开销，提高了传输效率，减少串行通道的数量。本发明实施例的技术方案由于能支持多种速率和多条串行通道的配置，可以灵活的应用在各种芯片互连的传输接口上。

附图说明

图1为串行接口实现芯片间互连示意图；

图2为本发明实施例的串行数据发送方法的流程图；

图3为本发明实施例的串行数据接收方法的流程图；

图4为本发明实施例的数据包传输示意图；

图5为本发明实施例的MAC数据包结构示意图；

图6为标准的64B/66B的编码表示意图；

图7为本发明实施例的新增的3组64B/66B控制块编码示意图；

图8为本发明实施例的齐标记格式示意图；

图9为本发明实施例的串行数据发送装置的组成结构示意图；

图10为本发明实施例的串行数据接收装置的组成结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

图2为本发明实施例的串行数据发送方法的流程图，如图2所示，本发明实施例的串行数据发送方法包括以下步骤：

步骤201，将待发送数据流进行编码而封装为媒体接入控制MAC数据帧。

本发明实施例中，需要对现有的MAC数据帧进行修改，使其仅携带少量的控制信息，以使MAC数据帧中承载更多的有效数据。所述MAC数据帧中可以仅包括起始标识部分和待发送数据部分。

作为一种实现方式，所述MAC数据帧还可以包括：前导码(Preamble)部分、和/或报文头(Header)部分、和/或帧检验序列(FCS，FrameCheckSequence)部分。

本发明实施例中，所述起始标识部分的位长为1至8字节；当所述起始标识部分的位长为2以上时，所述起始标识部分包括所述前导码部分。

本发明实施例中，当MAC数据帧中还包括报文头(Header)部分时，所述报文头部分可以包括报文的通道号、优先级、协议类型、操作类型、流表信息和带内流控等信息的至少一种。

当MAC数据帧中还包括帧检验序列FCS部分时，所述帧检验序列部分的位长为1至4字节。

步骤202，在物理端口发送编码后的MAC数据帧，并在所发送的每一MAC数据帧后形成帧间距，使当前发送的MAC数据帧与下一待发送的MAC数据帧间隔开设定阈值位。

本发明实施例中，当发送MAC数据帧为两个以上时，还在帧间距中插入对齐标识(AlignmentMarker)，通过所述对齐标识区分前后的MAC数据帧。

本发明实施例中，在线速时，所述帧间距为1至7字节。

本发明实施例中，对待发送数据流进行编码的编码方式为64B/66B编码方式；当所述帧间距为1至4字节时，在64B/66B编码方式中增设三组控制块编码，为：

T0C1C2C3/S4D5D6D7；

D0T1C2C3/S4D5D6D7；

D0D1T2C3/S4D5D6D7。

本发明实施例通过64B/66B编码，将IPG减少到平均8字节，变化范围为5-11字节。通过上述新增的3组64B/66B的编码，可以将IPG可以减少到平均4字节，变化范围为1-7字节。

图3为本发明实施例的串行数据接收方法的流程图，如图3所示，本发明实施例的串行数据接收方法包括以下步骤：

步骤301，接收到MAC数据帧。

通过物理串行接收其他芯片发送的MAC数据帧。

步骤302，对所接收的MAC数据帧进行解码，通过所述MAC数据帧的起始标识和帧间距而解析出所述MAC数据帧中的数据。

本发明实施例中，与前述的数据发送方法中的编码方式为64B/66B编码方式对应，解码方式为64B/66B解码方式。并且，当接收MAC数据为两个以上时，还通过MAC数据帧之间的对齐标识识别不同的MAC数据帧。

当MAC数据帧中携带其他控制信息部分时，需要作对应的解码处理。由于解码过程与前述的编码过程互为逆过程，这里不再赘述其解码细节。

以下通过具体示例，进一步阐明本发明实施例的技术方案的实质。

本发明实施例的技术方案具有以下特点：

在链路层通过定制的附加信息格式，可以支持通道化的报文传输和特定信息的传输，比如报文的优先级，协议类型，操作类型和流表信息等。

只支持整包传输，减少包分片带来的组包处理，简化设计。

在物理层基于修改的64B/66B编码方式，实现4字节平均帧间距，提高传输效率。

灵活的带宽支持，可以支持多种串行通道速率和多条串行通道配置。在多条串行通道的设计中，通过周期性插入对齐标记(AlignmentMarker)来实现多通道对齐和通道误码状况监控。

图4为本发明实施例的数据包传输示意图，如图4所示，本发明实施例主要在链路层和物理层上实现，链路层基于以太网MAC帧格式，实现定制化的报文格式。物理层基于以太网的64B/66B编解码和加解扰，并对64B/66B编解码进行修改，支持更小的IPG。在物理层通过周期性插入对齐标记(AlignmentMarker)实现多通道的对齐机制和通道信号状况的监控。

通过上述机制，相对于10GXFI/SFI，HiGig和Interlaken等接口，本发明实施例的技术方案优化了帧格式，支持大量的定制的功能，比如支持通道化和定制报文头信息。通过修改64B/66B编解码，最大的减少了数据传输过程中的开销，提高了传输效率，减少串行通道的数量。由于能支持多种速率和多条串行通道的配置，可以灵活的应用在各种芯片互连的传输接口上。

图5为本发明实施例的MAC数据帧的结构示意图，如图5所示，本发明实施例需在链路层修改MAC数据帧的帧格式。在以太网MAC的帧格式中，Preamble和SFD是固定的8字节，是用于定位帧的起始标记，并不包含有效的净荷信息。本发明实施例对Preamble和SFD进行精简，通过一个起始标记替代Preamble和SFD，用于标识帧的起始位置。FCS校验是对完整的二层数据帧进行校验，在整个报文数据的传输过程中，在链路层之下的物理层64B/66B编码是有一定的纠错功能，在链路层之上的网络层、传输层和应用层协议大部分都有相应的校验手段，所以根据实际串行通道的信号完整性情况，FCS校验作为可选，或者采用小于4字节的FCS校验，提高传输效率。

本发明实施例的MAC数据帧经过精简后，包括以下几部分：

起始标记，为1-8个字节。如果为8字节时，则为标准的Preamble和SFD，与现有的MAC数据帧相同；如果为1个字节，则只有一个Start字节，表示报文的起始。

报文头(Header)信息，可选项，根据不同的协议和应用来配置长度和格式。长度固定或者可变长度，可以带通道号，优先级，协议类型，操作类型，流表信息和带内流控等信息。

优化的数据报文(OptimizePacketData)，传输数据报文内容，对有些协议可以做一些优化，比如PPP协议，可以裁减PPP报文的Address和Control字段。

FCS帧校验，可选项，长度可以为0-4字节。当为4字节时，即802.3规范中的FCS校验。如果为0字节时，则不带FCS帧校验。

本发明实施例通过精简标准的MAC数据帧格式，可以支持通道化和定制的头信息，提高传输效率。

本发明实施例，还在物理层的物理编码子层(PCS，PhysicalCodingSublayer)编码时减少帧间距(IPG)。根据IEEE802.3规范，前后两MAC数据之间填充IPG，在线速情况下IPG是根据DIC算法实现平均值为12字节，变化范围为9-15个字节。本发明实施例为了提高报文传输效率，在兼容64B/66B编码的情况下，将IPG减少到平均8字节，变化范围为5-11字节。

并且，本发明实施例通过新增3组64B/66B的编码，可以将IPG减少到平均4字节，变化范围为1-7字节。

标准的64B/66B的编码表如图6所示，从编码表中可以看出，由于以太网规范中Start控制字是需要对齐到lane0或lane4，所以Start只出现在S0和S4两个位置。Terminal可能出现在任意位置，即T0-T7中的任意一个。由于标准的MAC帧格式中，IPG范围为9-15，不会出现Start和Terminal在同一个控制块编码(ControlBlock)的情况。但本发明实施例中，如果需要支持IPG＝4个字节的话，IPG的变化范围是1-7个字节，可能会出现Start和Terminal在同一个控制块(ControlBlock)的情况，为了规避这一问题，可以在64B/66B编码表中新增3组控制块编码(ControlBlock)：

T0C1C2C3/S4D5D6D7；

D0T1C2C3/S4D5D6D7；

D0D1T2C3/S4D5D6D7。

编码格式如图7所示，通过新增64B/66B控制块编码(ControlBlock)后，帧间距可以减少到平均4字节，进一步提高了本发明实施例的数据传输效率。

本发明实施例还可以灵活地支持串行通道带宽和串行通道数量配置。在实际应用中，为了传输各种不同带宽的数据，可以配置不同的串行通道速率，也可以配置多条串行通道进行数据传输。为了支持多条通道传输数据，通过在发送侧周期性插入对齐标记(AlignmentMarker)，接收方向在可以根据对齐标记(AlignmentMarker)标记来对齐各条通道。对齐标记(AlignmentMarker)是在IEEE802.3ba规范中引入的，用于40G/100G以太网的多条串行通道的排序，接收端对齐和PCS层的BIP校验，其格式如图8所示。在本发明实施例中，由于是系统内部的互连接口，所以为了简化设计，不需要对串行通道进行排序，仅用于接收侧的对齐和BIP校验。通过计算本条通道的PCS编码的BIP校验，可以实时监控该串行通道的误码状况。

对于单条串行通道，接收侧不需要多通道的对齐，为了提高传输效率，插入对齐标记(AlignmentMarker)作为可选项来支持。

本发明实施例的技术方案，通过上述实现机制，相对于10GXFI/SFI，HiGig和Interlaken等协议接口，优化了帧格式，支持通道化和定制报文头信息，可以应用在多端口汇聚的应用上，比如10个GE口在物理层汇聚后，通过1条10.3125G的串行通道，送给报文处理芯片进行业务处理。为了携带报文头信息给报文处理芯片，可以通过本发明实施例的技术方案，在保持串行通道数量不变的基础上，减少了数据传输过程中的开销，提高了数据传输效率。比如单端口的10GPOS接口，在10GXFI/SFI，HiGig或者Interlaken接口，都需要2条及以上的串行通道进行线速传输，根据本发明的方案，通过定制报文头格式，优化报文内容，可以支持10GPOS在1条10.3125G速率的串行通道上的传输，并达到40字节以上的线速要求。另外由于能支持多种速率和多条通道的配置，也可以广泛的应用于各种芯片互连的传输接口上。

图9为本发明实施例的串行数据发送装置的组成结构示意图，如图9所示，本示例的串行数据发送装置包括编码单元90和发送单元91，其中：

编码单元90，用于将待发送数据流进行编码而封装为媒体接入控制MAC数据帧；

本发明实施例中，所述起始标识部分的位长为1至8字节；当所述起始标识部分的位长为1以上时，所述起始标识部分包括所述前导码部分。

本发明实施例中，当MAC数据帧中还包括报文头(Header)部分时，所述报文头部分可以包括报文的通道号、优先级、协议类型、操作类型、流表信息和带内流控的信息的至少一种。

发送单元91，用于在物理端口发送编码后的MAC数据帧，并在所发送的每一MAC数据帧后形成帧间距，使当前发送的MAC数据帧与下一待发送的MAC数据帧间隔开设定阈值位。

本发明实施例中，编码单元90对待发送数据流进行编码的编码方式为64B/66B编码方式；

T0C1C2C3/S4D5D6D7；

D0T1C2C3/S4D5D6D7；

D0D1T2C3/S4D5D6D7。

所述发送单元91，还用于在发送MAC数据帧为两个以上时，在帧间距中插入对齐标识，通过所述对齐标识区分不同的MAC数据帧。

本领域技术人员应当理解，本发明实施例的串行数据发送装置中各处理单元的功能，可参照前述实施例的串行数据发送方法的相关描述而理解，本发明实施例的串行数据发送装置中的各处理单元，可通过实现本发明实施例所述的功能的模拟电路而实现，也可以通过执行本发明实施例所述的功能的软件在智能设备上的运行而实现。

图10为本发明实施例的串行数据接收装置的组成结构示意图，如图10所示，本示例的串行数据接收装置包括接收单元1000和解码单元1001，其中：

接收单元1000，用于接收MAC数据帧；

解码单元1001，用于对所接收的MAC数据帧进行解码，通过所述MAC数据帧的起始标识和帧间距而解析出所述MAC数据帧中的数据。

所述接收单元1000，还用于在接收MAC数据帧为两个以上时，还通过MAC数据帧之间的对齐标识识别不同的MAC数据帧。

本发明实施例中，与前述的数据发送方法中的编码方式为64B/66B编码方式对应，解码方式为64B/66B解码方式。

本领域技术人员应当理解，本发明实施例的串行数据接收装置中各处理单元的功能，可参照前述实施例的串行数据接收方法的相关描述而理解，本发明实施例的串行数据接收装置中的各处理单元，可通过实现本发明实施例所述的功能的模拟电路而实现，也可以通过执行本发明实施例所述的功能的软件在智能设备上的运行而实现。

在本发明所提供的几个实施例中，应该理解到，所揭露的方法和智能设备，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。

上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。

另外，在本发明各实施例中的各功能单元可以全部集成在一个处理单元中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过应用指令相关的硬件来完成，前述的应用可以存储于一计算机可读取存储介质中，该应用在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，RandomAccessMemory)、磁碟或者光盘等各种可以存储应用代码的介质。

或者，本发明实施例上述集成的单元如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实施例的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机、服务器、或者网络设备等)执行本发明各个实施例所述方法的全部或部分。而前述的存储介质包括：移动存储设备、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，RandomAccessMemory)、磁碟或者光盘等各种可以存储应用代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。

Claims

1.一种高速串行数据发送方法，其特征在于，所述方法包括：

将待发送数据流进行编码而封装为媒体接入控制MAC数据帧；所述MAC数据帧包括起始标识部分和待发送数据部分；

2.根据权利要求1所述的方法，其特征在于，所述MAC数据帧还包括：前导码部分、和/或报文头部分、和/或帧检验序列部分。

3.根据权利要求2所述的方法，其特征在于，所述起始标识部分的位长为1至8字节；当所述起始标识部分的位长为2以上时，所述起始标识部分包括所述前导码部分。

4.根据权利要求2所述的方法，其特征在于，所述报文头部分包括报文的通道号、优先级、协议类型、操作类型、流表信息和带内流控的信息的至少一种；

所述帧检验序列部分的位长为1至4字节。

5.根据权利要求1至4任一项所述的方法，其特征在于，所述帧间距为1至7字节。

6.根据权利要求5所述的方法，其特征在于，对待发送数据流进行编码的编码方式为64B/66B编码方式；

T0C1C2C3/S4D5D6D7；

D0T1C2C3/S4D5D6D7；

D0D1T2C3/S4D5D6D7。

7.根据权利要求5所述的方法，其特征在于，所述方法还包括：

发送数据流的串行通道为两个以上时，还在帧间距中插入对齐标识，通过所述对齐标识区分不同的串行通道。

8.一种串行数据接收方法，其特征在于，所述方法包括：

9.根据权利要求8所述的方法，其特征在于，所述方法还包括：

当接收的MAC数据帧为两个以上时，通过MAC数据帧之间的对齐标识识别前后的MAC数据帧。

10.一种串行数据发送装置，其特征在于，所述装置包括：编码单元和发送单元，其中：

11.根据权利要求10所述的装置，其特征在于，所述MAC数据帧还包括：前导码部分、和/或报文头部分、和/或帧检验序列部分；

12.根据权利要求11所述的装置，其特征在于，所述报文头部分包括报文的通道号、优先级、协议类型、操作类型、流表信息和带内流控的信息的至少一种；

所述帧检验序列部分的位长为1至4字节。

13.根据权利要求10至12任一项所述的装置，其特征在于，对待发送数据流进行编码的编码方式为64B/66B编码方式；

T0C1C2C3/S4D5D6D7；

D0T1C2C3/S4D5D6D7；

D0D1T2C3/S4D5D6D7。

14.根据权利要求10至12任一项所述的装置，其特征在于，所述发送单元，还用于在发送的MAC数据帧为两个以上时，在帧间距中插入对齐标识，通过所述对齐标识区分不同的MAC数据帧。

15.一种串行数据接收装置，其特征在于，所述装置包括：接收单元和解码单元，其中：

接收单元，用于接收MAC数据帧；

16.根据权利要求15所述的装置，其特征在于，所述接收单元，还用于在接收的MAC数据帧为两个以上时，还通过MAC数据帧之间的对齐标识识别不同的MAC数据帧。