CN114143119B - 一种基于fpga的行情低延时接口装置 - Google Patents

一种基于fpga的行情低延时接口装置 Download PDF

Info

Publication number
CN114143119B
CN114143119B CN202111411813.6A CN202111411813A CN114143119B CN 114143119 B CN114143119 B CN 114143119B CN 202111411813 A CN202111411813 A CN 202111411813A CN 114143119 B CN114143119 B CN 114143119B
Authority
CN
China
Prior art keywords
module
data
bit
tcp
outputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111411813.6A
Other languages
English (en)
Other versions
CN114143119A (zh
Inventor
陈建武
陈吉芳
朱恺
李思昌
张海荣
曹俊岭
王康贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Financial Futures Information Technology Co ltd
Original Assignee
Shanghai Financial Futures Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Financial Futures Information Technology Co ltd filed Critical Shanghai Financial Futures Information Technology Co ltd
Priority to CN202111411813.6A priority Critical patent/CN114143119B/zh
Publication of CN114143119A publication Critical patent/CN114143119A/zh
Application granted granted Critical
Publication of CN114143119B publication Critical patent/CN114143119B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/16—Implementation or adaptation of Internet protocol [IP], of transmission control protocol [TCP] or of user datagram protocol [UDP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了基于FPGA的行情低延时接口装置，降低接口延时，大幅提高效率。其技术方案为：接口装置使用FPGA实现PHY协议(包括PCS层，即物理编码子层+MAC层，即介质访问控制层)、TCP协议(主要是TCP镜像处理)接收证券行情，再通过UDP协议将解析后的证券行情转发给客户，使用FPGA实现万兆以太网、TCP的协议，来实现对交易所行情的数据接收与转发。详细而言，在本发明的接口装置中，将原先标准的以太网分层(PCS层与MAC层)，改进为将这两层混合在一起作为一个模块实现，而不是按照标准协议去分层实现，从而减少实现模块的个数，降低各个模块带来的延时，加快以太网接口的数据输出。

Description

一种基于FPGA的行情低延时接口装置
技术领域
本发明涉及一种低延时接口装置，具体涉及应用于金融业务尤其是证券业务的行情数据的低延时接口装置。
背景技术
目前主流的证券行情处理分发系统一般是利用传统网卡进行的数据接收与分发，而网卡依赖CPU通过软件处理TCP/IP数据流，这给系统带来了庞大的开销。
但是随着嵌入式技术的发展，尤其是FPGA具有低延时高并发的特性，而如何在证券行情处理分发系统中利用FPGA硬件的这一特性，替换掉传统的网卡依赖CPU通过软件处理TCP/IP数据流的方式，从而降低行情数据传输的延时性，提升是目前业界亟待解决的问题。
根据网络协议，可将证券行情的网络处理下放到FPGA硬件中完成，包括TCP协议、UDP协议、PHY协议等等。而高性能硬件通信接口工作时无需任何软件干预，突破了软件性能瓶颈，远低于传统网卡接口。
发明内容
以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。
本发明的目的在于解决上述问题，提供了一种基于FPGA的行情低延时接口装置，使用FPGA硬件实现万兆以太网接口后，整个接口延时可控制在百纳秒级，而传统网卡一般需要微妙级，可以让网络接口的延时降低10倍左右，从而大幅度提高效率。
本发明的技术方案为：本发明揭示了一种基于FPGA的行情低延时接口装置，装置包括网络接收模块和网络发送模块、行情业务模块、以及系统控制模块，网络接收模块包括第一PCS层与MAC层混合模块、TCP镜像处理模块，网络发送模块包括UDP协议封装模块、第二PCS层与MAC层混合模块，其中：
网络接收模块接收外部网络的输入，将接收到的数据经过处理后传输至行情业务模块；
网络发送模块接收行情业务模块的输出，并将接收到的数据进行处理后传输至外部网络；
系统控制模块分别对网络接收模块、行情业务模块、以及网络发送模块的运行进行控制；
行情业务模块配置为根据交易所协议解析TCP镜像处理模块传输来的行情数据，并将解析后的行情数据发送给UDP协议封装模块；
第一PCS层与MAC层混合模块配置为接收外部网络传输来的行情数据，根据网络协议通过PCS层、MAC层，提取网络数据包中的有效负载数据输出给TCP镜像处理模块，其中承载有效负载数据的数据包为TCP数据包；
TCP镜像处理模块配置为将符合行情业务需求的TCP数据包中的有效负载数据提取出来并将提取出的有效负载数据输出给行情业务模块；
UDP协议封装模块配置为将行情业务模块传输来的行情数据封装成一个完整的UDP格式的数据包并输出给第二PCS层与MAC层混合模块；
第二PCS层与MAC层混合模块配置为根据网络协议将UDP协议封装模块发送来的UDP数据包封装为PCS层、MAC层的有效负载数据后发送给外部网络。
根据本发明的基于FPGA的行情低延时接口装置的一实施例，系统控制模块是通过PCIE接口，对装置中的各个模块进行包括配置、启动、监控、关闭在内的控制。
根据本发明的基于FPGA的行情低延时接口装置的一实施例，网络接收模块包括第一序列号器-反序列号器硬件模块、第一比特滑窗模块、解扰模块、64/66B解码模块、数据帧接收模块、第一CRC校验模块、MAC层IP校验模块、第一校验和模块、数据切包模块、数据确认模块，其中：
第一序列号器-反序列号器硬件模块，用于将外部网络中的串行数据整理成并行的、位宽为66比特的数据；
第一比特滑窗模块，通过比特滑窗的方式寻找66比特数据中的位宽为2比特的头部数据，在找到头部数据后将66比特数据整理成2比特的头部数据和64比特数据的组合，输出给解扰模块；
解扰模块，将64比特数据转换成解扰后的64比特数据，再输出给64/66B解码模块；
64/66B解码模块，根据64比特数据和2比特的头部数据，将66比特数据通过64/66B的表来映射出发送侧真实发送的数据，将映射出的发送侧真实发送的数据输出给数据帧接收模块；
数据帧接收模块，根据PCS层的数据包格式，去除接收数据包中的包头包尾，输出标准的MAC层数据包到MAC层IP校验模块，其中通过第一CRC校验模块在包尾检查帧校验序列，以保证接收到的MAC数据包的正确性；
MAC层IP校验模块，在获得MAC层数据包后，通过配置目的IP地址、目的端口号、源端口号来提取众多数据包中符合要求的TCP数据包并传输给数据切包模块，同时通过第一校验和模块检测IP层、TCP层的校验和，来确保数据包的正确性；
数据切模块，根据IP、TCP的数据包的长度，将滤除后的TCP数据包中的有效负载数据提取出来，且保留TCP数据包中的字段，将有效负载数据和字段一起输出给后续的数据确认模块；
数据确认模块，根据前后TCP数据包的字段的关系处理TCP乱序包，输出TCP数据流给行情业务模块进行解析处理。
根据本发明的基于FPGA的行情低延时接口装置的一实施例，第一序列号器-反序列号器硬件模块输出数据至第一比特滑窗模块，第一比特滑窗模块输出数据至解扰模块，解扰模块输出数据至64/66B解码模块，64/66B解码模块输出数据至数据帧接收模块，数据帧接收模块和第一CRC校验模块双向传输数据，数据帧接收模块输出数据至MAC层IP校验模块，MAC层IP校验模块和第一校验和模块双向传输数据，MAC层IP校验模块输出数据至数据切包模块，数据切包模块输出数据至数据确认模块。
根据本发明的基于FPGA的行情低延时接口装置的一实施例，网络发送模块包括UDP和IP的封装模块、第二校验和模块、数据帧发送模块、第二CRC校验模块、64/66B编码模块、加扰模块、第二比特滑窗模块、第二序列号器-反序列号器硬件模块，其中：
UDP和IP的封装模块，接收来自行情业务模块输出的业务解析完成后的数据，根据系统控制模块配置成合适的IP地址、端口号，封装成UDP、IP、MAC的格式，形成组播格式的数据包传输给数据帧发送模块，其中通过第二校验和模块检测IP层、TCP层的校验和，来确保数据包的正确性；
数据帧发送模块，将组播数据整理成802.3协议要求的帧格式数据，并传输给64/66B编码模块，其中通过第二CRC校验模块在包尾检查帧校验序列，以保证MAC数据包的正确性；
64/66B编码模块，根据编码表格将发送的数据编码成66比特数据，再将编码后的66比特数据输出至加扰模块，其中66比特数据包括2比特的头部数据和64比特数据；
加扰模块，将64比特数据转换成加扰后的64比特数据后输出至第二比特滑窗模块；
第二比特滑窗模块，通过比特滑窗功能将比特的头部数据以及加扰的64比特数据整理成连续数据后输出至第二序列号器-反序列号器硬件模块；
第二序列号器-反序列号器硬件模块，将位宽为66比特的并行数据转换成串行数据后输出至外部网络。
根据本发明的基于FPGA的行情低延时接口装置的一实施例，UDP和IP的封装模块输出数据至数据帧发送模块，UDP和IP的封装模块和第二校验和模块之间双向传输，数据帧发送模块输出数据至64/66B编码模块，数据帧发送模块和第二CRC校验模块之间双向传输，64/66B编码模块输出数据至加扰模块，加扰模块输出数据至第二比特滑窗模块，第二比特滑窗模块输出数据至第二序列号器-反序列号器硬件模块。
根据本发明的基于FPGA的行情低延时接口装置的一实施例，外部网络包括以太网。
本发明对比现有技术有如下的有益效果：本发明的接口装置使用FPGA实现PHY协议(包括PCS层，即物理编码子层+MAC层，即介质访问控制层)、TCP协议(主要是TCP镜像处理)接收证券行情，再通过UDP协议将解析后的证券行情转发给客户，使用FPGA实现万兆以太网、TCP的协议，来实现对交易所行情的数据接收与转发。
详细而言，在本发明的接口装置中，将原先标准的以太网分层(PCS层与MAC层)，改进为将这两层混合在一起作为一个模块实现，而不是按照标准协议去分层实现，从而减少实现模块的个数，降低各个模块带来的延时，加快以太网接口的数据输出。
另一方面，本发明的接口装置中的TCP镜像处理模块也不完全按照标准的TCP协议去实现，原因有两点：第一在实际数据环境比较理想，不需要实现很复杂的TCP协议来保证数据的完整性，只需要实现TCP协议中与数据相关的功能就可以了；第二，有些TCP协议的功能可以通过配置的方式来替代实现。
由此可见，本发明将证券行情的网络处理下放到FPGA硬件中完成，包括TCP协议、UDP协议、PHY协议等等。而高性能硬件通信接口工作时无需任何软件干预，突破了软件性能瓶颈，远低于传统的网卡接口。
附图说明
在结合以下附图阅读本公开的实施例的详细描述之后，能够更好地理解本发明的上述特征和优点。在附图中，各组件不一定是按比例绘制，并且具有类似的相关特性或特征的组件可能具有相同或相近的附图标记。
图1示出了本发明的基于FPGA的行情低延时接口装置的一实施例的原理图。
图2示出了图1所示的实施例中的网络接收模块的结构示意图。
图3示出了图1所示的实施例中的网络发送模块的结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明作详细描述。注意，以下结合附图和具体实施例描述的诸方面仅是示例性的，而不应被理解为对本发明的保护范围进行任何限制。
图1示出了本发明的基于FPGA的行情低延时接口装置的一实施例的原理。请参见图1，本实施例的装置包括：网络接收模块和网络发送模块、行情业务模块、以及系统控制模块。
网络接收模块接收外部网络的输入，将接收到的数据经过处理后传输至行情业务模块。
网络发送模块接收行情业务模块的输出，并将接收到的数据进行处理后传输至外部网络。
系统控制模块分别对网络接收模块、行情业务模块、以及网络发送模块的运行进行控制。具体来说，系统控制模块是通过PCIE接口，对装置中的各个模块进行包括配置、启动、监控、关闭在内的控制。
网络接收模块进一步包括：第一PCS层与MAC层混合模块、TCP镜像处理模块。第一PCS层与MAC层混合模块的数据输出至TCP镜像处理模块。
第一PCS层与MAC层混合模块配置为接收外部网络传输来的行情数据(例如板卡上的万兆以太网光模块传输来的万兆以太网数据)，根据网络协议通过PCS层、MAC层，提取网络数据包中的有效负载数据(payload)输出给TCP镜像处理模块，其中承载有效负载数据(payload)的数据包即为TCP数据包。
TCP镜像处理模块配置为将符合行情业务需求的TCP数据包中的有效负载数据payload提取出来并输出给行情业务模块。
网络发送模块进一步包括：UDP协议封装模块、第二PCS层与MAC层混合模块。UDP协议封装模块的数据输出至第二PCS层与MAC层混合模块。
行情业务模块配置为根据交易所的协议解析TCP镜像处理模块传输来的行情数据，并将解析后的行情数据发送给UDP协议封装模块。
UDP协议封装模块配置为将行情业务模块传输来的行情数据封装成一个完整的UDP格式的数据包(包括IP层、MAC层)并输出给第二PCS层与MAC层混合模块。
第二PCS层与MAC层混合模块的功能和第一PCS层与MAC层混合模块是类似的，只是两者方向不同，即第一PCS层与MAC层混合模块使用的是接收功能，而第二PCS层与MAC层混合模块使用的是发送功能。具体而言，第二PCS层与MAC层混合模块配置为根据网络协议将UDP协议封装模块发送来的UDP数据包封装为PCS层、MAC层的有效负载数据payload后发送给外部网络。
第一PCS层与MAC层混合模块和第二PCS层与MAC层混合模块的区分是为了功能逻辑上的区分方便，实际应用中两者可以整合在同一个模块中实现。
图2示出了图1所示的实施例中的网络接收模块的内部结构。请结合图2所示，网络接收模块内部实现是由SERDES(Serializer-Deserializer)硬件模块(序列号器-反序列号器硬件模块)、比特滑窗(GEAR_BOX)模块、DESCRAMBLER模块(解扰模块)、64/66B解码模块、数据帧接收(FRAME_RX)模块、CRC校验模块(CRC_CHK模块)、MAC_IP_CHK模块(MAC层IP校验模块)、CHECKSUM模块(校验和模块)、数据切包(PKT_CUT)模块、数据确认(PKT_CHK)模块组成。
上述模块之间的数据传输关系为：SERDES硬件模块输出数据至GEAR_BOX模块，GEAR_BOX模块输出数据至DESCRAMBLER模块，DESCRAMBLER模块输出数据至64/66B解码模块，64/66B解码模块输出数据至FRAME_RX模块。FRAME_RX模块和CRC校验模块双向传输数据，FRAME_RX模块输出数据至MAC_IP_CHK模块。MAC_IP_CHK模块和校验和模块双向传输数据，MAC_IP_CHK模块输出数据至PKT_CUT模块，PKT_CUT模块输出数据至PKT_CHK模块。
SERDES硬件模块是采用FPGA芯片固有的硬件模块，用于将外部网络(例如光纤网络)中的串行数据整理成并行的、位宽为66bit的数据。
GEAR_BOX模块通过不断尝试比特(bit)滑窗的方式寻找这66bit数据中的位宽为2bit的头部数据head，成功找到头部数据后，将66bit数据整理成2bit的head+64bit的数据data，输出给DESCRAMBLER模块。
DESCRAMBLER模块是解扰模块，根据标准的802.3协议，将64bit的数据data转换成解扰后的64bit数据，再输出给64/66B解码模块。
64/66B解码模块是根据64bit数据和2bit的头部数据head将这66bit通过64/66B的表来映射出tx侧(发送侧，即Transmit)真实发送的数据，将这个数据输出给FRAME_RX模块。
FRAME_RX模块直接根据PCS层的数据包格式，去除接收数据包中的包头包尾，输出标准的MAC层数据包到MAC_IP_CHK模块，其中通过CRC校验模块(CRC_CHK)在包尾检查一下FCS(帧校验序列，Frame Check Sequence)，以保证接收到的MAC数据包的正确性。
MAC_IP_CHK模块在获得MAC层数据包后，通过配置目的IP地址、目的端口(port)号、源port号来提取众多数据包中符合要求的TCP数据包并传输给PKT_CUT模块，同时也通过校验和模块(CHECKSUM模块)检测IP层、TCP层的校验和(checksum)，来确保数据包的正确性。
PKT_CUT模块根据IP、TCP的数据包的长度(length)，将滤除后的TCP数据包中payload提取出来，且保留TCP数据包中的字段sequence number，一起输出给后续的PKT_CHK模块。
PKT_CHK模块根据前后TCP数据包的字段sequence number的关系，处理TCP乱序包，输出TCP数据流给行情业务模块进行解析处理。
图3示出了图1所示的实施例中的网络发送模块的结构。请结合图3所示，网络发送模块与网络接收模块类似，而数据流方向正好相反。
网络发送模块内部实现是由UDP和IP的封装模块(UDP_IP_MAC_PKT模块)、CHECKSUM模块(校验和模块)、数据帧发送(FRAME_TX)模块、CRC校验模块(CRC_CHK模块)、64/66B编码模块、SCRAMBLER模块(加扰模块)、比特滑窗模块(GEAR_BOX模块)、SERDES硬件模块(序列号器-反序列号器硬件模块)组成。
上述模块之间的数据传输关系是：UDP_IP_MAC_PKT模块输出数据至FRAME_TX模块，UDP_IP_MAC_PKT模块和校验和模块之间双向传输。FRAME_TX模块输出数据至64/66B编码模块，FRAME_TX模块和CRC校验模块之间双向传输。64/66B编码模块输出数据至加扰模块，加扰模块输出数据至GEAR_BOX模块，GEAR_BOX模块输出数据至SERDES硬件模块。
UDP_IP_MAC_PKT模块接收来自行情业务模块输出的业务解析完成后的数据，根据系统控制模块配置成合适的IP地址、端口(port)号，封装成UDP、IP、MAC的格式，形成组播格式的数据包传输给FRAME_TX模块，其中通过与自身相连的校验和模块检测IP层、TCP层的校验和，来确保数据包的正确性。
FRAME_TX模块将组播数据整理成802.3要求的帧格式数据，并传输给64/66B编码模块，其中通过与自身相连的CRC校验模块在包尾检查帧校验序列，以保证MAC数据包的正确性。
64/66B编码模块根据编码表格将发送的数据编码成66bit数据(64bit数据data+2bit的head数据)，再将编码后的数据输出至加扰模块。
加扰模块，根据标准的802.3协议，将64bit的数据data转换成加扰后的64bit数据后输出至GEAR_BOX模块。
GEAR_BOX模块通过bit滑窗功能，将2bit的head数据+加扰的64bit数据data整理成连续数据后输出至SERDES硬件模块。
SERDES硬件模块采用FPGA芯片固有的硬件模块，将位宽为66bit的并行数据转换成串行数据后输出至外部网络(例如光纤网络)。
尽管为使解释简单化将上述方法图示并描述为一系列动作，但是应理解并领会，这些方法不受动作的次序所限，因为根据一个或多个实施例，一些动作可按不同次序发生和/或与来自本文中图示和描述或本文中未图示和描述但本领域技术人员可以理解的其他动作并发地发生。
本领域技术人员将进一步领会，结合本文中所公开的实施例来描述的各种解说性逻辑板块、模块、电路、和算法步骤可实现为电子硬件、计算机软件、或这两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、框、模块、电路、和步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员对于每种特定应用可用不同的方式来实现所描述的功能性，但这样的实现决策不应被解读成导致脱离了本发明的范围。
结合本文所公开的实施例描述的各种解说性逻辑板块、模块、和电路可用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文所描述功能的任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，该处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可以被实现为计算设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心协作的一个或多个微处理器、或任何其他此类配置。
结合本文中公开的实施例描述的方法或算法的步骤可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中体现。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从/向该存储介质读取和写入信息。在替换方案中，存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在用户终端中。
在一个或多个示例性实施例中，所描述的功能可在硬件、软件、固件或其任何组合中实现。如果在软件中实现为计算机程序产品，则各功能可以作为一条或更多条指令或代码存储在计算机可读介质上或藉其进行传送。计算机可读介质包括计算机存储介质和通信介质两者，其包括促成计算机程序从一地向另一地转移的任何介质。存储介质可以是能被计算机访问的任何可用介质。作为示例而非限定，这样的计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储、磁盘存储或其它磁存储设备、或能被用来携带或存储指令或数据结构形式的合意程序代码且能被计算机访问的任何其它介质。任何连接也被正当地称为计算机可读介质。例如，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如红外、无线电、以及微波之类的无线技术从web网站、服务器、或其它远程源传送而来，则该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电、以及微波之类的无线技术就被包括在介质的定义之中。如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘和蓝光碟，其中盘(disk)往往以磁的方式再现数据，而碟(disc)用激光以光学方式再现数据。上述的组合也应被包括在计算机可读介质的范围内。
提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员来说都将是显而易见的，且本文中所定义的普适原理可被应用到其他变体而不会脱离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例和设计，而是应被授予与本文中所公开的原理和新颖性特征相一致的最广范围。

Claims (6)

1.一种基于FPGA的行情低延时接口装置，其特征在于，装置包括网络接收模块和网络发送模块、行情业务模块、以及系统控制模块，网络接收模块包括第一PCS层与MAC层混合模块、TCP镜像处理模块，网络发送模块包括UDP协议封装模块、第二PCS层与MAC层混合模块，其中：
网络接收模块接收外部网络的输入，将接收到的数据经过处理后传输至行情业务模块；
网络发送模块接收行情业务模块的输出，并将接收到的数据进行处理后传输至外部网络；
系统控制模块分别对网络接收模块、行情业务模块、以及网络发送模块的运行进行控制；
行情业务模块配置为根据交易所协议解析TCP镜像处理模块传输来的行情数据，并将解析后的行情数据发送给UDP协议封装模块；
第一PCS层与MAC层混合模块配置为接收外部网络传输来的行情数据，根据网络协议通过PCS层、MAC层，提取网络数据包中的有效负载数据输出给TCP镜像处理模块，其中承载有效负载数据的数据包为TCP数据包；
TCP镜像处理模块配置为将符合行情业务需求的TCP数据包中的有效负载数据提取出来并将提取出的有效负载数据输出给行情业务模块；
UDP协议封装模块配置为将行情业务模块传输来的行情数据封装成一个完整的UDP格式的数据包并输出给第二PCS层与MAC层混合模块；
第二PCS层与MAC层混合模块配置为根据网络协议将UDP协议封装模块发送来的UDP数据包封装为PCS层、MAC层的有效负载数据后发送给外部网络；
其中，网络接收模块包括第一序列号器-反序列号器硬件模块、第一比特滑窗模块、解扰模块、64/66B解码模块、数据帧接收模块、第一CRC校验模块、MAC层IP校验模块、第一校验和模块、数据切包模块、数据确认模块，其中：
第一序列号器-反序列号器硬件模块，用于将外部网络中的串行数据整理成并行的、位宽为66比特的数据；
第一比特滑窗模块，通过比特滑窗的方式寻找66比特数据中的位宽为2比特的头部数据，在找到头部数据后将66比特数据整理成2比特的头部数据和64比特数据的组合，输出给解扰模块；
解扰模块，将64比特数据转换成解扰后的64比特数据，再输出给64/66B解码模块；
64/66B解码模块，根据64比特数据和2比特的头部数据，将66比特数据通过64/66B的表来映射出发送侧真实发送的数据，将映射出的发送侧真实发送的数据输出给数据帧接收模块；
数据帧接收模块，根据PCS层的数据包格式，去除接收数据包中的包头包尾，输出标准的MAC层数据包到MAC层IP校验模块，其中通过第一CRC校验模块在包尾检查帧校验序列，以保证接收到的MAC数据包的正确性；
MAC层IP校验模块，在获得MAC层数据包后，通过配置目的IP地址、目的端口号、源端口号来提取众多数据包中符合要求的TCP数据包并传输给数据切包模块，同时通过第一校验和模块检测IP层、TCP层的校验和，来确保数据包的正确性；
数据切包模块，根据IP、TCP的数据包的长度，将滤除后的TCP数据包中的有效负载数据提取出来，且保留TCP数据包中的字段，将有效负载数据和字段一起输出给后续的数据确认模块；
数据确认模块，根据前后TCP数据包的字段的关系处理TCP乱序包，输出TCP数据流给行情业务模块进行解析处理。
2.根据权利要求1所述的基于FPGA的行情低延时接口装置，其特征在于，系统控制模块是通过PCIE接口，对装置中的各个模块进行包括配置、启动、监控、关闭在内的控制。
3.根据权利要求1所述的基于FPGA的行情低延时接口装置，其特征在于，第一序列号器-反序列号器硬件模块输出数据至第一比特滑窗模块，第一比特滑窗模块输出数据至解扰模块，解扰模块输出数据至64/66B解码模块，64/66B解码模块输出数据至数据帧接收模块，数据帧接收模块和第一CRC校验模块双向传输数据，数据帧接收模块输出数据至MAC层IP校验模块，MAC层IP校验模块和第一校验和模块双向传输数据，MAC层IP校验模块输出数据至数据切包模块，数据切包模块输出数据至数据确认模块。
4.根据权利要求1所述的基于FPGA的行情低延时接口装置，其特征在于，网络发送模块包括UDP和IP的封装模块、第二校验和模块、数据帧发送模块、第二CRC校验模块、64/66B编码模块、加扰模块、第二比特滑窗模块、第二序列号器-反序列号器硬件模块，其中：
UDP和IP的封装模块，接收来自行情业务模块输出的业务解析完成后的数据，根据系统控制模块配置成合适的IP地址、端口号，封装成UDP、IP、MAC的格式，形成组播格式的数据包传输给数据帧发送模块，其中通过第二校验和模块检测IP层、TCP层的校验和，来确保数据包的正确性；
数据帧发送模块，将组播数据整理成802.3协议要求的帧格式数据，并传输给64/66B编码模块，其中通过第二CRC校验模块在包尾检查帧校验序列，以保证MAC数据包的正确性；
64/66B编码模块，根据编码表格将发送的数据编码成66比特数据，再将编码后的66比特数据输出至加扰模块，其中66比特数据包括2比特的头部数据和64比特数据；
加扰模块，将64比特数据转换成加扰后的64比特数据后输出至第二比特滑窗模块；
第二比特滑窗模块，通过比特滑窗功能将比特的头部数据以及加扰的64比特数据整理成连续数据后输出至第二序列号器-反序列号器硬件模块；
第二序列号器-反序列号器硬件模块，将位宽为66比特的并行数据转换成串行数据后输出至外部网络。
5.根据权利要求4所述的基于FPGA的行情低延时接口装置，其特征在于，UDP和IP的封装模块输出数据至数据帧发送模块，UDP和IP的封装模块和第二校验和模块之间双向传输，数据帧发送模块输出数据至64/66B编码模块，数据帧发送模块和第二CRC校验模块之间双向传输，64/66B编码模块输出数据至加扰模块，加扰模块输出数据至第二比特滑窗模块，第二比特滑窗模块输出数据至第二序列号器-反序列号器硬件模块。
6.根据权利要求1至5中任一项所述的基于FPGA的行情低延时接口装置，其特征在于，外部网络包括以太网。
CN202111411813.6A 2021-11-25 2021-11-25 一种基于fpga的行情低延时接口装置 Active CN114143119B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111411813.6A CN114143119B (zh) 2021-11-25 2021-11-25 一种基于fpga的行情低延时接口装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111411813.6A CN114143119B (zh) 2021-11-25 2021-11-25 一种基于fpga的行情低延时接口装置

Publications (2)

Publication Number Publication Date
CN114143119A CN114143119A (zh) 2022-03-04
CN114143119B true CN114143119B (zh) 2024-05-07

Family

ID=80391786

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111411813.6A Active CN114143119B (zh) 2021-11-25 2021-11-25 一种基于fpga的行情低延时接口装置

Country Status (1)

Country Link
CN (1) CN114143119B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114143119B (zh) * 2021-11-25 2024-05-07 上海金融期货信息技术有限公司 一种基于fpga的行情低延时接口装置
CN115344527B (zh) * 2022-10-18 2023-01-13 上海特高信息技术有限公司 一种基于fpga的高速行情数据缓存方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103001827A (zh) * 2012-11-30 2013-03-27 无锡众志和达存储技术股份有限公司 基于万兆网卡的以太网包检验和fpga硬件校验方法
WO2016082434A1 (zh) * 2014-11-24 2016-06-02 中兴通讯股份有限公司 串行数据发送、接收方法及装置、存储介质
CN108269188A (zh) * 2016-12-30 2018-07-10 上海金融期货信息技术有限公司 一种基于fpga的交易所行情信息处理方法和系统
CN108768983A (zh) * 2018-05-17 2018-11-06 上海金融期货信息技术有限公司 基于fpga的海量网络突发数据分发系统
CN112330456A (zh) * 2020-11-27 2021-02-05 上海特高信息技术有限公司 一种超低延时硬件加速行情数据流解析系统
CN114143119A (zh) * 2021-11-25 2022-03-04 上海金融期货信息技术有限公司 一种基于fpga的行情低延时接口装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103001827A (zh) * 2012-11-30 2013-03-27 无锡众志和达存储技术股份有限公司 基于万兆网卡的以太网包检验和fpga硬件校验方法
WO2016082434A1 (zh) * 2014-11-24 2016-06-02 中兴通讯股份有限公司 串行数据发送、接收方法及装置、存储介质
CN108269188A (zh) * 2016-12-30 2018-07-10 上海金融期货信息技术有限公司 一种基于fpga的交易所行情信息处理方法和系统
CN108768983A (zh) * 2018-05-17 2018-11-06 上海金融期货信息技术有限公司 基于fpga的海量网络突发数据分发系统
CN112330456A (zh) * 2020-11-27 2021-02-05 上海特高信息技术有限公司 一种超低延时硬件加速行情数据流解析系统
CN114143119A (zh) * 2021-11-25 2022-03-04 上海金融期货信息技术有限公司 一种基于fpga的行情低延时接口装置

Also Published As

Publication number Publication date
CN114143119A (zh) 2022-03-04

Similar Documents

Publication Publication Date Title
CN114143119B (zh) 一种基于fpga的行情低延时接口装置
CN104408003B (zh) 增强的无线usb协议和集线器
US8661313B2 (en) Device communication techniques
US9544089B2 (en) Techniques to perform forward error correction for an electrical backplane
US6959007B1 (en) High speed network protocol stack in silicon
US20060153238A1 (en) Transfer of control data between network components
CN112422389B (zh) 基于芯片级加密的以太网和现场总线融合网关及传输方法
US20090245274A1 (en) Apparatus and method for auto-negotiation in a communication system
CA2286661A1 (en) Power savings in multiple technology physical layer devices supporting autonegotiation
US9065626B2 (en) Bit error rate impact reduction
CN105701053B (zh) 串行数据发送、接收方法及装置
US9807036B2 (en) Apparatus and method for encoding MDIO into SGMII transmissions
US11743184B2 (en) Message validation using data-link layer fields
EP2201740B1 (en) High speed packet processing in a wireless network
EP1388952A1 (en) Transceiver having shadow memory facilitating on-transceiver collection and communication of local parameters
US8289996B2 (en) Multi-purpose PDU container for delineating PDU datagrams and PDU datagram attributes in an 8B/10B coded system
US11979479B1 (en) Packet sorting and reassembly circuit module
CN114374748B (zh) 基于fpga加速处理证券行情中tcp镜像的装置
CN114095435A (zh) 比特块的发送方法及装置
CN118535507A (zh) 一种随路信息传输方法、装置及设备
CN112084063A (zh) 一种100Gbps以太网过滤方法
US20060004926A1 (en) Smart buffer caching using look aside buffer for ethernet
GB2290931A (en) Computer network operating method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant