CN102402494B - Xgmii接口数据处理方法及装置以及芯片间双向握手的方法 - Google Patents
Xgmii接口数据处理方法及装置以及芯片间双向握手的方法 Download PDFInfo
- Publication number
- CN102402494B CN102402494B CN201010282304.3A CN201010282304A CN102402494B CN 102402494 B CN102402494 B CN 102402494B CN 201010282304 A CN201010282304 A CN 201010282304A CN 102402494 B CN102402494 B CN 102402494B
- Authority
- CN
- China
- Prior art keywords
- data
- byte order
- xgmii
- xgmii interface
- data byte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明公开了一种XGMII接口数据处理方法及装置以及芯片间双向握手的方法，该XGMII接口数据处理的方法包括步骤：配置标准数据字节顺序；分析接收到的单数据速率XGMII接口数据的数据字节顺序并与所述标准数据字节顺序进行比较后，将接收到的单数据速率XGMII接口数据的数据字节顺序调整为所述标准数据字节顺序。通过将接收到的单数据速率XGMII接口数据的数据字节顺序调整为标准数据字节顺序解决了芯片之间不同XGXS通信之间的数据可能发生的不确定性错位问题，从而保证了芯片之间通信的普遍适用性并且其双向握手功能保证了芯片之间初始化数据传输的可靠性。
Description
技术领域
本发明涉及XGMII接口数据处理方法及装置以及利用该装置实现的XGMII接口芯片间双向握手的方法。
背景技术
10G比特以太网技术以其高速率、灵活可控等优势广泛应用在高速传输中。其中，XGMII为10G以太网在介质访问控制(Media Access Control，MAC)层和物理层(Physical layer，PHY)之间的全双工接口，是连接以太网数据链路层和物理层的桥梁。XGMII是协调子层(Reconciliation Sublayer，RS)与物理编码子层(Physical Coding Sublayer，PCS)之间的独立接口，实现了两层之间的数据以10Gbit/s的速率进行传输。
XGMI I的目的是在MAC层与PHY之间提供一种稳定、可靠、明确的互联，其功能类似于介质无关接口(MII)和吉比特介质无关接口(GMII)，它们都是MAC层和PHY的逻辑接口。参考图1，XGMII与XAUI通过XGXS(XGMII ExtenderSublayer，XGMII接口扩展子层)连接于RS层和PHY层之间，从而实现两层之间的数据以10Gbit/s的速率进行传输，其中，10G连接单元接口(10GigabitAttachment Unit Interface，XAUI)作为可选的传输接口，用来扩展XGMII的传输距离，减少管脚数量。在大多数典型的以太网中MAC层和PHY相连的芯片对芯片的应用中，XAUI被设计成一个接口扩展器，可用来代替或者扩展XGMII。
在具体应用中，如图2所示，XGXS的输入输出接口框图，芯片内部为应用XAUI的知识产权核(IP CORE)，即XGXS实现的XGMII扩展接口。此扩展接口XGXS的两侧分别为XGMI I接口和应用XAUI接口的I/O口，该XGMI I接口内部数据以宽度为36bits的双数据速率(Dual Data Rate，DDR)传输，而XGMII接口外部连接MAC层的数据则以宽度为72bit s单数据速率(Single Data Rate，SDR)传输。发送时，XGMII将MAC层发送过来的(64+8)bits的外部SDR数据转换为(32+4)bits(其中32bits为4路并行传输的8比特信息数据，4bits为控制字数据)的内部数据，然后经XGXS完成对XGMII内部的4路并行传输的8比特数据进行8B/10B编码，进行并串转换成4路XAUI接口的传输速率为3.125Gbit/s的高速差分传输的数据发送。接收时，XAUI接口接收4路传输速率为3.125Gbit/s的数据，经XGXS恢复出XGMII接口的外部72bits的SDR数据。
基于SDR的XGMII接口外部的72bits数据需要转换到内部的标准的宽度为(32+4)bits的数据进行处理，然后再进行两个32bits拼接组建成一个64bits数据。而在实际的应用中发现，由于在拼接过程中恢复出采样接收时钟时会使数据产生相位偏差，从而导致接口数据采样分离，即会导致将两个32bit s数据拼接到一个64bits数据过程中，两个32bits数据分离从而无法拼接到同一个64bits数据中，而是分开拼接到两个64bits数据中，并且不同的IP CORE实现通道数据宽度转换定义的不同从而导致此接口数据顺序不统一，通过采样并统计某两种IP CORE接口数据错位的情况，分析出如图3所示的情况：8个8位二进制数据，即发送端的64bits数据与接收端(IP CORE-A或IP CORE-B)的XGMII接口拼接恢复的8个8位二进制数据进行比较，发现数据字节的顺序发生了明显的错位，这是由于不同IP CORE中的实现通道数据宽度定义的不同而引起的。因此，在此接口上由于数据的接收存在这种不确定性的数据错位，导致接收时需要进行更多的附加处理。同时，在芯片间的数据初始传送过程中，由于两个芯片的复位时间有差别，即其复位机制不同，会在数据传送过程中，导致初始数据接收错误。
发明内容
本发明要解决的主要技术问题是，提供一种XGMII接口数据处理方法及装置以及芯片间双向握手的方法，保证了芯片之间不同XGXS通信的普遍适用性，并使其初始数据传输更可靠。
本发明提供的一种XGMII接口数据处理方法，包括步骤：
配置标准数据字节顺序；
分析接收到的单数据速率XGMII接口数据的数据字节顺序并与所述标准数据字节顺序进行比较，在接收到的单数据速率XGMII接口数据的数据字节顺序与所述标准数据字节顺序不符时，将接收到的单数据速率XGMII接口数据的数据字节顺序调整为所述标准数据字节顺序。
在本发明XGMII接口数据处理方法的一种实施例中，所述将接收到的单数据速率XGMII接口的数据字节顺序调整为所述标准数据字节顺序按如下方式进行：根据接收到的单数据速率XGMII接口数据的数据字节顺序所对应的数据字节顺序校正规则，按所述数据字节顺序校正规则将接收到的单数据速率XGMII接口数据的数据字节顺序调整为所述标准数据字节顺序。
在本发明XGMII接口数据处理方法一种实施例中，所述数据字节顺序校正规则根据如下方式获得：通过单数据速率XGMII接口数据的测试数据与标准数据的字节顺序对比，将发生错位的字节按标准数据字节顺序进行移位或进行字节位置交换而得到标准数据字节，由错位字节的字节移位或位置交换过程获得所述数据字节顺序校正规则。
在本发明XGMII接口数据处理方法一种实施例中，所述数据字节顺序校正规则配置在字节顺序校正寄存器中。
在本发明XGMII接口数据处理方法的一种实施例中，所述分析接收到的单数据速率XGMII接口数据的数据字节顺序并与所述标准数据字节顺序进行比较，在接收到的单数据速率XGMII接口数据的数据字节顺序与所述标准数据字节顺序不符时，将接收到的单数据速率XGMII接口数据的数据字节顺序调整为所述标准数据字节顺序的步骤之前还包括步骤：
对齐接收到的单数据速率XGMII接口数据。
在本发明XGMII接口数据处理方法的一种实施例中，所述对齐接收到的单数据速率XGMII接口数据，包括步骤：
在接收的单数据速率XGMII接口数据中寻找到界定数据包格式的定界符，确定采样的数据是否发生分离；
如果所述采样数据发生分离，则根据发生分离的情况按照预定的分类规则进行对齐。
本发明一种XGMII接口数据处理装置，包括：
标准数据字节顺序配置模块，用于配置标准的数据字节顺序；
分析调整模块，用于分析接收到的单数据速率XGMII接口数据的数据字节顺序并与所述标准数据字节顺序进行比较，在接收到的单数据速率XGMII接口数据的数据字节顺序与所述标准数据字节顺序不符时，将接收到的单数据速率XGMII接口数据的数据字节顺序调整为所述标准数据字节顺序。
在本发明XGMII接口数据处理装置的一种实施例中，所述分析调整模块将接收到的单数据速率XGMII接口的数据字节顺序调整为所述标准数据字节顺序按如下方式进行：根据接收到的单数据速率XGMII接口数据的数据字节顺序所对应的数据字节顺序校正规则，按所述数据字节顺序校正规则将接收到的单数据速率XGMII接口数据的数据字节顺序调整为所述标准数据字节顺序。
在本发明XGMII接口数据处理装置的一种实施例中，所述数据字节顺序校正规则根据如下方式获得：通过单数据速率XGMII接口数据的测试数据与标准数据的字节顺序对比，将发生错位的字节按标准数据字节顺序进行移位或进行字节位置交换而得到标准数据字节，由错位字节的字节移位或位置交换过程获得所述数据字节顺序校正规则。
本发明XGMII接口芯片间双向握手的方法，包括步骤：
接收端配置标准的数据字节顺序；
接收端接收由发送端发送的请求包数据；
接收端分析接收到的所述请求包数据的数据字节顺序并与所述标准数据字节顺序进行比较，在接收到的请求包数据的数据字节顺序与所述标准数据字节顺序不符时，将接收到的请求包数据的数据字节顺序调整为所述标准数据字节顺序；
接收端按预定规则判断所述调整后的请求包数据是否有效，若有效，则所述接收端向所述发送端发送预定规则的握手响应包数据；
所述发送端按预定规则判断所述握手响应包是否有效，若有效，则接收端、发送端依次终止握手配置流程，并向链路层的高层发送通道双向初始化完毕指示，通知所述高层进行用户数据操作。
本发明的有益效果是：
通过分析接收到的单数据速率XGMII接口数据的数据字节顺序并与所述标准数据字节顺序进行比较，将接收到的单数据速率XGMII接口数据的数据字节顺序调整为标准数据字节顺序，解决了芯片之间不同XGXS通信之间的数据可能发生的不确定性错位问题，从而保证了芯片之间通信的普遍适用性；并且通过芯片之间在数据初始化时发送端发送请求包数据，接收端对请求包数据字节顺序进行调整并发送握手响应包到发送端实现芯片间双向握手，从而保证了芯片之间初始化数据传输的可靠性以及不同芯片间数据传输的普遍适用性。
附图说明
图1为XGMII接口在10G以太网分层结构中的层次图；
图2为XGXS的输入输出接口框图；
图3为芯片两侧XGXS IP CORE在接口的数据错位分析图；
图4为本发明处理装置的一种实施例的数据流程图；
图5为本发明双向握手方法的一种实施例的流程图；
图6为本发明双向握手方法的一种实施例的结构工作流程图。
具体实施方式
下面通过具体实施方式结合附图对本发明作进一步详细说明。
请参考图2和图4，发送端发送宽度为(64+8)bits的数据，其中8bits为控制字宽度。XGXS IP CORE随后对接收的72bit 中的64bits信息数据进行转换，转换到内部标准的32bits数据进行传输，即将一个64bits数据拆分为两个32bits数据。然后XGXS完成对32bits数据，即4路8bits数据进行8B/10B编码后进行并串转换成4路XAUI接口的高速串行信号发送，该串行信号的传输速率为3.125Gbit/s。接收端的IP CORE接收该4路高速串行的数据，经过内部处理为32bits数据。这时，要将两个32bits数据拼接恢复为一个64bits数据，但由于恢复时接收时钟的相位偏差导致其接口数据采样分离，因此两个32bits数据可能不能在单个时钟周期内完整的输出为一个64bits数据，而是输出到两个64bits数据中。并且，发送端与接收端会因为不同的IP CORE实现通道数据宽度转换定义不同而产生不确定性错位。为了消除这种不确定性错位，通过对发生不确定性错位的数据进行仿真发现其数据发生不确定性错位具有一定的规律，因此，想到可通过按预定的规则进行调整数据字节顺序来消除这种数据的不确定性错位。
本发明一种XGMII接口数据处理方法，包括步骤：
配置标准数据字节顺序；
分析接收到的单数据速率XGMII接口数据的数据字节顺序并与所述标准数据字节顺序进行比较，在接收到的单数据速率XGMII接口数据的数据字节顺序与所述标准数据字节顺序不符时，将接收到的单数据速率XGMII接口数据的数据字节顺序调整为所述标准数据字节顺序。
发送端将标准数据字节顺序提前告知接收端。在本发明一种实施例中，经过配置的标准的数据字节顺序参照如下：
数据源：用户发送数据的标准格式：
| 发送端控制字TXC[7：0] | 发送端数据TXD[63：0] |
| FF | 07 07 07 07 07 07 07 07 |
| 01 | 77 66 55 44 33 22 11 FB |
| 80 | FD EE DD CC BB AA 99 88 |
请参考图4，在接收端数据经过捕获模块处理得出所述接口数据的字节顺序偏移规律，紧接着数据进入配置模块，用户可通过总线访问配置寄存器并配置字节顺序校正规则，配置后通道将根据此规则完成接口数据的字节排序，实现了通道固定校正传输，同时，如果判断配置无效，则系统具有通道重配置功能，可重新捕获，从而完成二次配置。经过配置字节顺序校正寄存器，数据就根据配置字节顺序校正寄存器的校正规则进行相应的字节顺序调整，从而恢复错位的数据。上述捕获模块、配置模块、调整模块即完成分析接收到的单数据速率XGMII接口数据的数据字节顺序并与所述标准数据字节顺序进行比较，在接收到的单数据速率XGMII接口数据的数据字节顺序与所述标准数据字节顺序不符时，将接收到的单数据速率XGMII接口数据的数据字节顺序调整为所述标准数据字节顺序的功能。
请参考图4，接收端可通过自动配置模块完成硬件自校正，此时无需人工进行软件编写参与配置，硬件将根据捕获到的接口数据内容，自动判断数据排序规则，同时完成对校正规则的配置。
请参考图2和图4，通过解析数据中的定界符完成数据的捕获，并写入寄存器提供总线的只读访问，实现了接口数据的可监控性。
在一种实施例中，将接收到的单数据速率XGMII接口的数据字节顺序调整为所述标准数据字节顺序按如下方式进行：根据接收到的单数据速率XGMI I接口数据的数据字节顺序所对应的数据字节顺序校正规则，按所述数据字节顺序校正规则将接收到的单数据速率XGMII接口数据的数据字节顺序调整为所述标准数据字节顺序。
在一种实施例中，数据字节顺序校正规则根据如下方式获得：通过单数据速率XGMI I接口数据的测试数据与标准数据的字节顺序对比，将发生错位的字节按标准数据字节顺序进行移位或进行字节位置交换而得到标准数据字节，由错位字节的字节移位或位置交换过程获得所述数据字节顺序校正规则。
在一种实施例中，数据字节顺序校正规则配置在字节顺序校正寄存器中。
在一种实施例中，分析接收到的单数据速率XGMII接口数据的数据字节顺序并与所述标准数据字节顺序进行比较，在接收到的单数据速率XGMII接口数据的数据字节顺序与所述标准数据字节顺序不符时，将接收到的单数据速率XGMII接口数据的数据字节顺序调整为所述标准数据字节顺序的步骤之前还包括步骤：
对齐接收到的单数据速率XGMII接口数据。
在一种实施例中，对齐接收到的单数据速率XGMII接口数据，包括步骤：
在接收的单数据速率XGMII接口数据中寻找到界定数据包格式的定界符，确定采样的数据是否发生分离；
如果所述采样数据发生分离，则根据发生分离的情况按照预定的分类规则进行对齐。
请参考图2，在接收的SDR XGMII接口上，由于恢复出的接收时钟的相位偏差，导致采样时钟分别在Idle码处采样以及在数据处采样，因此实际上从32bits数据拼接到64bits的过程中会将两个32bits数据拼接到两个64bit中，如下表所示的接收端RXD原始未对齐的接收数据就是这样的情况。表中穷举了某两种IP CORE在实际使用中，由于分别作为发送或接收端的情况下，产生的8种原始未对齐数据以及对齐后的数据。
接收数据穷举表：
| 发送端→接收端 | 接收端原始未对齐数据 | 接收端RXD对齐数据 | |
| ① | IP-A→IP-A | 33 22 11 FB 07 07 07 07 | 77 66 55 44 33 22 11 FB |
| ② | IP-A→IP-A | 77 66 55 44 33 22 11 FB | 77 66 55 44 33 22 11 FB |
| ③ | IP-A→IP-B | 33 07 22 07 11 07 FB 07 | 77 33 66 22 55 11 44 FB |
| ④ | IP-A→IP-B | 77 33 66 22 55 11 44 FB | 77 33 66 22 55 11 44 FB |
| ⑤ | IP-B→IP-A | 66 44 22 FB 07 07 07 07 | 77 55 33 11 66 44 22 FB |
| ⑥ | IP-B→IP-A | 77 55 33 11 66 44 22 FB | 77 55 33 11 66 44 22 FB |
| ⑦ | IP-B→IP-B | 66 07 44 07 22 07 FB 07 | 77 66 55 44 33 22 11 FB |
| ⑧ | IP-B→IP-B | 77 66 55 44 33 22 11 FB | 77 66 55 44 33 22 11 FB |
实际上，基于XAUI协议的XGMII接口是32bits的接口，因此需要将与MAC交互的SDR XGMII 64bit接口数据在物理编码子层PCS层中组合成两个XGMII数据发送或接收，低32bits数据组成第一个XGMII数据，高32bits数据组成第二个XGMII数据。因此，在接收端的数据流中就可通过寻找能够界定数据包格式的起始符和结束符，来确定此次接收采样是否发生分离，并且可以根据发生分离的情况进行分类对齐处理。经过对齐模块处理后，通道的所有后续数据将一直按照此规则对齐，保持对齐规则的连续性，为后续接口数据配置及初始化握手提供了基础。请参考图4，将接收端拼接的64bits数据先经对齐模块处理，解决了由于恢复出接收时钟的相位偏差导致接口数据采样分离的情况，保证了处理后数据在单时钟周期内完整输出，为后续的XGMII接口数据配置及芯片间握手提供了基础。
本发明XGMII接口数据处理装置，包括：
标准数据字节顺序配置模块，用于配置标准的数据字节顺序；
分析调整模块，用于分析接收到的单数据速率XGMII接口数据的数据字节顺序并与所述标准数据字节顺序进行比较，在接收到的单数据速率XGMII接口数据的数据字节顺序与所述标准数据字节顺序不符时，将接收到的单数据速率XGMII接口数据的数据字节顺序调整为所述标准数据字节顺序。
在一种实施例中，分析调整模块将接收到的单数据速率XGMII接口的数据字节顺序调整为所述标准数据字节顺序按如下方式进行：根据接收到的单数据速率XGMII接口数据的数据字节顺序所对应的数据字节顺序校正规则，按所述数据字节顺序校正规则将接收到的单数据速率XGMII接口数据的数据字节顺序调整为所述标准数据字节顺序。
本发明XGMII接口芯片间双向握手的方法，包括步骤：
接收端配置标准的数据字节顺序；
接收端接收由发送端发送的请求包数据；
接收端分析接收到的所述请求包数据的数据字节顺序并与所述标准数据字节顺序进行比较，在接收到的请求包数据的数据字节顺序与所述标准数据字节顺序不符时，将接收到的请求包数据的数据字节顺序调整为所述标准数据字节顺序；
接收端按预定规则判断所述调整后的请求包数据是否有效，若有效，则所述接收端向所述发送端发送预定规则的握手响应包数据；
所述发送端按预定规则判断所述握手响应包是否有效，若有效，则接收端、发送端依次终止握手配置流程，并向链路层的高层发送通道双向初始化完毕指示，通知所述高层进行用户数据操作。
芯片间握手机制通过双向周期发送请求包并正确解析响应包判断握手流程完成。握手机制即为XGMII接口配置的捕获功能提供了数据源，也提供了双向发送接收模块的能够正常工作的保证。握手机制中的请求包及响应包具有明显的特定规则，用户模式可以通过软件捕获到握手数据并获得配置规则，也可以通过硬件自动配置功能将捕获到的握手数据分解出校正规则完成配置功能。
同时，数据检测机制即实现XGMII接口配置后数据是否正确的判断功能，也为握手机制提供对请求包或是响应包的判断功能，进而实现芯片间的握手功能。同时，也为芯片间通信提供了通道初始检测功能，保证握手检测模式后的用户数据处在安全稳定的通道中传输。
请参考图5和图6，由于系统双端均可以进行此流程，因此这里仅论述发送端从芯片A开始的情况。
1、系统上电或复位后，IP CORE完成通道同步及时钟恢复，会指示XGXS标志单侧的IP CORE状态稳定能够进行数据收发。
2、启动链路层的初始化握手配置状态机，首先芯片A检测到IP状态稳定后，将会向对端芯片B连续不断的周期发送握手请求包P0。为了能够让对端芯片快速准确的接收到请求，发送逻辑按照两端预先规定好的规则组包发送(请求包P0采用XGMII接口上的最短包格式组成，请求的信息包含在数据包中)。
3、在对端芯片B中，经过IP CORE的XGMII接口后接收到的握手请求包变成了Px包(代表请求包P0的字节顺序经过IP的XGMII接口重新分配变成未知的Px包)。
4、首先通道的对齐模块会消除XGMII接口采样32bits数据时由于时钟偏差导致Px包数据32bits分离的情况，将数据规整到单周期的64bits内，以方便后续数据配置处理。
5、根据请求包Px的起始符控制字及控制码捕获请求信息，将捕获到的Px包传输到寄存器并通过软件读取。通过与接收正常数据进行比对判断获得数据配置的规则。
6、通过写XGMII接口字节顺序校正寄存器完成配置，接收到的数据将根据此寄存器进行顺序调整，使请求Px包恢复到P0包。
对应的8种原始未对齐数据的情况，通过配置后调整的数据如下表所示：
| 发送端→接收端 | 接收端对齐后数据 | 接收端配置并调整后数据 | |
| ① | IP-A→IP-A | 77 66 55 44 33 22 11 FB | 77 66 55 44 33 22 11 FB |
| ② | IP-A→IP-A | 77 66 55 44 33 22 11 FB | 77 66 55 44 33 22 11 FB |
| ③ | IP-A→IP-B | 77 33 66 22 55 11 44 FB | 77 66 55 44 33 22 11 FB |
| ④ | IP-A→IP-B | 77 33 66 22 55 11 44 FB | 77 66 55 44 33 22 11 FB |
| ⑤ | IP-B→IP-A | 77 55 33 11 66 44 22 FB | 77 66 55 44 33 22 11 FB |
| ⑥ | IP-B→IP-A | 77 55 33 11 66 44 22 FB | 77 66 55 44 33 22 11 FB |
| ⑦ | IP-B→IP-B | 77 66 55 44 33 22 11 FB | 77 66 55 44 33 22 11 FB |
| ⑧ | IP-B→IP-B | 77 66 55 44 33 22 11 FB | 77 66 55 44 33 22 11 FB |
在通过软件配置字节顺序校正寄存器完成数据恢复功能情况下，设计也加入了硬件自动完成配置流程的功能，针对接收到Px数据包并分析其中的数据分布规律，自动生成数据配置规则并完成配置。因此，可以通过配置相应的寄存器来完成是否选择硬件自动完成配置方式还是选择软件配置方式，极大的提高了接口的灵活性和选择性。
7、接收端收到L个有效的P0包后，完成接收确认并启动应答包发送机制；如果无法确认收到L个有效的P0包，需要重新捕获并确认配置无效的原因。(通过判断接收到L个有效的P0请求包，即完成了请求确认的功能，同时，在此配置初始化阶段，能够有效的检测通道是否正常稳定的传输数据，起到了通道自测的功能)。
8、芯片B进入应答包状态机后，也会向对端芯片A连续不断的周期发送握手相应包P1。P1包也是按照两端预先规定好的规则发送，响应信息包含在数据包中。
9、芯片A接收端接收到M个有效的P1包后，获得芯片B的数据配置完成及握手完成响应信息，将退出接收端初始化阶段，将接收通道切换到正常数据接收模式等待用户数据到达。同时，向芯片A的发送端发送终止初始化握手进程的命令，停止请求包P0的发送进程。
10、芯片A发送端获得终止初始化握手进程的命令后停止发送进程，同时，退出发送端初始化阶段，将发送通道切换到正常数据发送模式等待用户数据发送。芯片A的初始化握手配置流程完毕。
11、等待芯片A和B初始化握手配置都流程结束后，向链路层的高层发送通道双向初始化完毕指示，通知高层可以进行用户数据操作。
以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (8)
1.一种XGMII接口数据处理方法，其特征在于，包括步骤:
配置标准数据字节顺序；
对齐接收到的单数据速率XGMII接口数据；
分析接收到的单数据速率XGMII接口数据的数据字节顺序并与所述标准数据字节顺序进行比较，在接收到的单数据速率XGMII接口数据的数据字节顺序与所述标准数据字节顺序不符时，将接收到的单数据速率XGMII接口数据的数据字节顺序调整为所述标准数据字节顺序；
所述对齐接收到的单数据速率XGMII接口数据，包括步骤:
在接收的单数据速率XGMII接口数据中寻找到界定数据包格式的定界符，确定采样的数据是否发生分离；
如果所述采样数据发生分离，则根据发生分离的情况按照预定的分类规则进行对齐。
2.如权利要求1所述的XGMII接口数据处理方法，其特征在于，所述将接收到的单数据速率XGMII接口的数据字节顺序调整为所述标准数据字节顺序按如下方式进行:根据接收到的单数据速率XGMII接口数据的数据字节顺序所对应的数据字节顺序校正规则，按所述数据字节顺序校正规则将接收到的单数据速率XGMII接口数据的数据字节顺序调整为所述标准数据字节顺序。
3.如权利要求2所述的XGMII接口数据处理方法，其特征在于，所述数据字节顺序校正规则根据如下方式获得:通过单数据速率XGMII接口数据的测试数据与标准数据的字节顺序对比，将发生错位的字节按标准数据字节顺序进行移位或进行字节位置交换而得到标准数据字节，由错位字节的字节移位或位置交换过程获得所述数据字节顺序校正规则。
4.如权利要求2所述的XGMII接口数据处理方法，其特征在于，所述数据字节顺序校正规则配置在字节顺序校正寄存器中。
5.一种XGMII接口数据处理装置，其特征在于，包括:
标准数据字节顺序配置模块，用于配置标准的数据字节顺序；
对齐模块，用于对齐接收到的单数据速率XGMII接口数据；
分析调整模块，用于分析接收到的单数据速率XGMII接口数据的数据字节顺序并与所述标准数据字节顺序进行比较，在接收到的单数据速率XGMII接口数据的数据字节顺序与所述标准数据字节顺序不符时，将接收到的单数据速率XGMII接口数据的数据字节顺序调整为所述标准数据字节顺序；
对齐模块对齐接收到的单数据速率XGMII接口数据包括：
在接收的单数据速率XGMII接口数据中寻找到界定数据包格式的定界符，确定采样的数据是否发生分离；
如果所述采样数据发生分离，则根据发生分离的情况按照预定的分类规则进行对齐。
6.如权利要求5所述的XGMII接口数据处理装置，其特征在于，所述分析调整模块将接收到的单数据速率XGMII接口的数据字节顺序调整为所述标准数据字节顺序按如下方式进行:
根据接收到的单数据速率XGMII接口数据的数据字节顺序所对应的数据字节顺序校正规则，按所述数据字节顺序校正规则将接收到的单数据速率XGMII接口数据的数据字节顺序调整为所述标准数据字节顺序。
7.如权利要求6所述的XGMII接口数据处理装置，其特征在于，所述数据字节顺序校正规则根据如下方式获得:通过单数据速率XGMII接口数据的测试数据与标准数据的字节顺序对比，将发生错位的字节按标准数据字节顺序进行移位或进行字节位置交换而得到标准数据字节，由错位字节的字节移位或位置交换过程获得所述数据字节顺序校正规则。
8.一种利用如权利要求5所述装置实现的XGMII接口芯片间双向握手的方法，其特征在于，包括步骤:
接收端配置标准的数据字节顺序；
接收端接收由发送端发送的请求包数据；
接收端分析接收到的所述请求包数据的数据字节顺序并与所述标准数据字节顺序进行比较，在接收到的请求包数据的数据字节顺序与所述标准数据字节顺序不符时，将接收到的请求包数据的数据字节顺序调整为所述标准数据字节顺序；
接收端按预定规则判断所述调整后的请求包数据是否有效，若有效，则所述接收端向所述发送端发送预定规则的握手响应包数据；
所述发送端按预定规则判断所述握手响应包是否有效，若有效，则接收端、发送端依次终止握手配置流程，并向链路层的高层发送通道双向初始化完毕指示，通知所述高层进行用户数据操作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010282304.3A CN102402494B (zh) | 2010-09-15 | 2010-09-15 | Xgmii接口数据处理方法及装置以及芯片间双向握手的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010282304.3A CN102402494B (zh) | 2010-09-15 | 2010-09-15 | Xgmii接口数据处理方法及装置以及芯片间双向握手的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102402494A CN102402494A (zh) | 2012-04-04 |
| CN102402494B true CN102402494B (zh) | 2014-11-05 |
Family
ID=45884715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010282304.3A Active CN102402494B (zh) | 2010-09-15 | 2010-09-15 | Xgmii接口数据处理方法及装置以及芯片间双向握手的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102402494B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5338964B1 (ja) * | 2012-11-28 | 2013-11-13 | 富士ゼロックス株式会社 | 制御装置、画像形成システムおよびプログラム |
| CN104866442B (zh) * | 2015-06-03 | 2018-01-12 | 山东泰景电力科技有限公司 | 一种数字设备接口和数据交换方法 |
| CN106571903A (zh) * | 2015-10-08 | 2017-04-19 | 深圳市中兴微电子技术有限公司 | 一种芯片间的通信方法及系统 |
| CN108111449B (zh) * | 2016-11-25 | 2020-12-29 | 深圳市中兴微电子技术有限公司 | 一种数据处理方法和装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1820241A (zh) * | 2003-07-10 | 2006-08-16 | 诺基亚公司 | 装置识别 |
| CN101124529A (zh) * | 2004-05-26 | 2008-02-13 | 飞思卡尔半导体公司 | 用于数据处理系统中的字符顺序控制的方法和装置 |
| EP2096826A1 (en) * | 2007-05-18 | 2009-09-02 | Huawei Technologies Co., Ltd. | A method and device for transferring and receiving high speed ethernet mii block |
| CN101610134A (zh) * | 2009-07-10 | 2009-12-23 | 中兴通讯股份有限公司 | 64b/66b编解码装置及实现64b/66b编解码的方法 |
-
2010
- 2010-09-15 CN CN201010282304.3A patent/CN102402494B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1820241A (zh) * | 2003-07-10 | 2006-08-16 | 诺基亚公司 | 装置识别 |
| CN101124529A (zh) * | 2004-05-26 | 2008-02-13 | 飞思卡尔半导体公司 | 用于数据处理系统中的字符顺序控制的方法和装置 |
| EP2096826A1 (en) * | 2007-05-18 | 2009-09-02 | Huawei Technologies Co., Ltd. | A method and device for transferring and receiving high speed ethernet mii block |
| CN101610134A (zh) * | 2009-07-10 | 2009-12-23 | 中兴通讯股份有限公司 | 64b/66b编解码装置及实现64b/66b编解码的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102402494A (zh) | 2012-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7127648B2 (en) | System and method for performing on-chip self-testing | |
| CN102577254B (zh) | 故障安全通信的方法和系统 | |
| CN108243185B (zh) | 基于ax88180的科学级ccd千兆以太网通信系统及方法 | |
| US7865748B2 (en) | Operating mode for extreme power savings when no network presence is detected | |
| US7079528B2 (en) | Data communication method | |
| US7120121B2 (en) | System, analyzer, and method for synchronizing a distributed system | |
| EP3412016A1 (en) | Scalable, high-efficiency, high-speed serialized interconnect | |
| GB2332128A (en) | Arrangement for transmitting packet data segments from a media access controller across multiple physical links | |
| CN108259127B (zh) | Pcie双冗余万兆网ip核 | |
| CN102402494B (zh) | Xgmii接口数据处理方法及装置以及芯片间双向握手的方法 | |
| WO1997034227A1 (en) | Auto-negotiation progress monitor | |
| CN106953853A (zh) | 一种片上网络千兆以太网资源节点及其工作方法 | |
| CN103178872A (zh) | 通过以太网延长usb系统传输距离的方法及装置 | |
| CN106528486A (zh) | 一种串口数据交换的方法 | |
| EP1401155B1 (en) | Method and system for wakeup packet detection at gigabit speeds | |
| JP2986798B2 (ja) | データ伝送制御方法およびデータ通信装置 | |
| US6906426B2 (en) | Transceiver having shadow memory facilitating on-transceiver collection and communication of local parameters | |
| EP3767882B1 (en) | Network traffic monitoring device | |
| WO2023125212A1 (zh) | 数据传输方法、装置、设备及介质 | |
| US20050198260A1 (en) | Method for detecting link partner state during auto negotiation and switching local state to establish link | |
| CN111131267A (zh) | 基于fpga的以太网自适应方法、装置及系统 | |
| KR100713416B1 (ko) | 복수의 프로토콜을 지원하는 리피터 장치 및 그장치에서의 프로토콜 변환을 위한 제어 방법 | |
| JP5926583B2 (ja) | 情報処理装置、シリアル通信システムおよびそれらの通信初期化の方法、並びにシリアル通信装置 | |
| US20140376570A1 (en) | Systems and methods for self-checking pair | |
| CN101257497B (zh) | 识别接口为连接状态的方法和设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20151203 Address after: 518057 Nanshan District Guangdong high tech Industrial Park, South Road, science and technology, ZTE building, Ministry of Justice Patentee after: ZTE Corp. Patentee after: SANECHIPS TECHNOLOGY Co.,Ltd. Address before: 518057 Nanshan District science and Technology Park, Guangdong, South Road, ZTE building, science and Technology Park Patentee before: ZTE Corp. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20221202 Address after: 518055 Zhongxing Industrial Park, Liuxian Avenue, Xili street, Nanshan District, Shenzhen City, Guangdong Province Patentee after: SANECHIPS TECHNOLOGY Co.,Ltd. Address before: 518057 Ministry of justice, Zhongxing building, South Science and technology road, Nanshan District hi tech Industrial Park, Shenzhen, Guangdong Patentee before: ZTE Corp. Patentee before: SANECHIPS TECHNOLOGY Co.,Ltd. |