JP2986798B2 - データ伝送制御方法およびデータ通信装置 - Google Patents

Description

【発明の詳細な説明】 （発明の技術分野） 本発明は、一般に、ローカルエリアネットワーク（LA
N）のようなデータ通信に関するものであり、とりわ
け、データリンク上の伝送を制御するための方法及び装
置に関するものである。

（従来技術およびその問題点） 一般に、特定のデータリンクにおける２つ以上の情報
源／受信側装置（当該技術においてはデータ端末装置ま
たはDTEと称する）の間で情報を伝送するための、さま
ざまな基本メカニズムが存在する。データ・リンク内の
任意の２つのDTE間における有意味メッセージの高信頼
性交換を確保するため（すなわち、エラーや重複のない
確率が高くなるようにするため）には、全ての通信ノー
ドで採用する必要のある、１組の規則つまり制御手順を
定義しなければならない。こうした規則つまり手順は一
般に通信プロトコルとして知られている。

当該産業全体に渡って互換性のある開発を保証するた
め、基本的DTE動作仕様に関し、例えばIEEE802.3に定め
るLANのためのキャリア検知多重アクセス／衝突検出機
能（CSMA/CD）といった、いくつかの規格が設定されて
きた。

これは、基本的データ・パケット規格である（“パケ
ット”とは伝送されるメッセージ全体より少ない情報か
ら成るそれだけで完備したメッセージ単位である）。こ
の規格は多くのDTEステーションが接続された同軸ケー
ブルのバスのような共用伝送媒体へのアクセスの制御に
用いられるものである。

物理的転送はデータ・バッファリングをすることによ
って行なわれる。このデータ・バッファリングは約128
バイトから4096バイトのどの値で行なってもよい（物理
的媒体によってはこの最大量について制限が加わること
がある。例えば、Eth−ernet/IEEE802.3では、各転送デ
ータフィールド毎に1514バイトに制限されている）。

通信機器を設計する上でいくつかのトレードオフがあ
る。バッファを大きくすれば効率が向上するが、バッフ
ァを小さくすればメモリーハードウェアが少なくてす
む。実際、エラー率が高い場合でも小さなバッファなら
ば比較的高いスループットを与えることがある。なぜな
ら不良パケットの回復のために少ないデータしか転送す
る必要がないからである。

さまざまなタイプのパケットがある。制御情報を含む
ものもあればユーザー・データを含むものである。

パケットはその内部に各種の部分を有している。デリ
ミタがパケットの開始と終了を表示し、パケットのフレ
ーミングを行なう。デリミタはまたリンクにおけるDTE
の送信器セクションと受信器セクションの同期をとるの
に利用される。フレーム構造はデータリンクで転送され
る情報の各単位を定義することに関連したものである。
一般にリンク管理のための制御フレーム（Ｃ−FRAMES）
と、ユーザのメッセージデータ転送のための情報フレー
ム（Ｉ−FRAMES）がある。第5a図及び第5b図にはそれぞ
れ典型的な情報フレームと制御フレームが示されてい
る。パケットの先頭にあるヘッダはそのパケットの情報
タイプ、すなわち制御かデータかの識別を行なうもので
ある。データ・パケットには、ユーザのデータ（つまり
プロトコルが理解するデータとは別のデータ）が含まれ
ている。制御パケットはプロトコルに規定した情報に関
するものである。

プロトコルは一般に複数の層をなすように編成されて
おり、各層は多かれ少なかれ独立した働きをする。例え
ば、ISOの開放型システム相互接続（open systems inte
rconnection,OSI）モデルの場合第１図に示すように７
層に分けられた規格を採用し、もってマルチベンダ・ネ
ットワーキング製品をより容易に得ることができるよう
にした。各層で用いられるフレームとメッセージのタイ
プは多様である。それはこれらフレームとメッセージは
各々各種のまた相互に補足的な機能を果すからである。
例えば、高いレベルのソフトウェア層はそれより低いレ
ベルの層によって与えられる資源を利用してメッセージ
を交換することにより、リンクを介して通信を行なう。
リンク層プロトコルはデータ・リンクによる送信に信頼
性を与えることに関連する。すなわちDTE間における物
理的伝送媒体のリンクを介しての信頼性のある輸送機構
を与える。リンク・レベルのプロトコルの重要な要素
は、接続管理、エラー制御、及びフロー制御である。

エラー制御はエラー検出と訂正の両方に関係する。回
復を行なう際の最小単位はパケットである。エラー検出
は通常巡回冗長検査（第5a図及び第5b図のCRC）を用い
て判定される。CRCとは伝送されるメッセージのデータ
から計算した数値であり、この数値は受信されたデータ
から発生した値と比較される。エラー回復はリンクの受
信側DTEノードが不良パケットを拒絶し、リンク上の伝
送側DTEノードが再送を行なうことによってなされる。

フロー制御は、リンクにおける要素−文字または文字
からなるフレーム−の伝送速度を制御することに関連し
たものである。送信と受信は一般に非同期プロセスであ
る。従って、フロー制御にあたっては、受信器にはそれ
に送られてくる各要素を受け入れるすなわち送信器が受
信器をオーバーランしないようにするのに十分な緩衝記
憶の資源が常に備わっているようにしなければならな
い。フロー制御を実施するための一般的な手段は“開
始”及び“停止”制御メッセージを使用することであ
る。

一般にリンク層プロトコルは次にあげるようなリンク
による通信のいくつかの複雑な事項に関連したものとみ
なすことができる：すなわち、第１に当事者双方の情報
交換の準備が整っていることを確認するためのリンクの
初期設定、第２にリンク上でのデータ・ブロックまたは
メッセージの順序付けられた交換、第３にリンクの順序
正しい開放またはクリア。本発明はこの第１と第２の事
項に関連したものである。その各種機能を実行するため
には多くの制御メッセージが必要とされる。

リンクでの双方向伝送に関するリンク層プロトコルの
一般的なタイプの１つに通常スライド窓プロトコル（sl
iding window protocol）として知られているものがあ
る。全てのスライド窓プロトコルの本質は、いついかな
る瞬間においても送信ノードにはこの送信ノードが送信
することを許されたフレームに対応する連続したシーケ
ンス番号のリストが維持されているという点にある。こ
うしたフレームは送信窓内に入っていると言う。同様
に、受信ノードではこの受信ノードが受入れることを許
されたフレームに対応するように受信窓を維持する。こ
のプロトコルによれば、情報源DTEから送られてきたの
と同じ順序で宛先DTEにメッセージを配達する必要があ
る。送信側の窓内に現在あるフレームは基本的には移送
中に失なわれたりあるいはそこなわれたりする可能性を
有しているため、送信側はこれら全てのフレームをメモ
リに保持しておき、起り得る再送信に備える必要があ
る。従って、送信側の窓内にある送信されたフレームの
シーケンス番号は、送信されたが、また肯定応答をもら
っていないフレームを表わしている。ホストDTEから新
しいメッセージが届くとそれには必らず次に高位のシー
ケンス番号が与えられ、送信側の窓の上端が１つだけ進
む。肯定応答が到来すると、窓の下端が１つだけ進む。
このようにして送信側の窓は肯定応答をまだ受けていな
いフレームのリストを常に維持している。受信側の窓は
この受信側が受入れることができるフレームに対応す
る。窓の下端に等しいシーケンス番号を持つフレームを
受信すると、このフレームをホスト受信DTEに送り、肯
定応答を発生し、窓を１つだけ移行させる。スライド窓
プロトコルのさらに詳細については、1981年の著作権表
示のあるPrentice−Hall,Inc.発行のA.S.Tanenbaum著CO
MPUTER NETWORKS、第４・２章のようなテキストを参照
することが望ましい。

既存のデータ・リンク・プロトコルの場合、特定のシ
ーケンス番号のデータ・パケットは、データの肯定応答
が得られれば、再使用に利用できる（すなわち、受信側
のバッファ・スペースを利用できる）という仮定に基づ
いている。しかし、バッファ・スペースの総量に比較し
てデータ転送速度が高くなるとこれが成立しないこが多
くなり、この場合には“停止”を指示するパケット及び
“開始”を指示するパケットが過度に送り出される。従
って、バッファ・スペースの不足により１つまたはもっ
と多数のパケットが受信DTEで失なわれることがある。
このため、エラー回復メカニズムを利用して、そのデー
タを回復しなければならない。この結果、時間とリンク
の帯域幅が浪費されてしまう。

先行技術によるプロトコルの場合、多数のバッファが
しばしば必要となりこれによりワンチップ集積回路化す
るという構成ができなくなっていた。パケットのヘッダ
は、極めて複雑であり、別個の制御命令をそれぞれ伝送
するためコード化されたフィールドを使用している。従
って、そのデコードは複雑になり複雑なハードウェアを
必要とする。

例えば、二線式架空裸線路、撚り線対線路、同軸ケー
ブル、及び光ファイバーといった物理的伝送媒体の性質
による他の問題も生じる。

（発明の目的） このような問題点を解消するため、データ・リンクに
おけるデータ・パケットの信頼性を向上させることが必
要になる。高速のデータ転送速度で有効に働く通信プロ
トコルを備えることが必要になる。

（発明の概要） 本発明の一実施例によれば、アダプターによる通信リ
ンクに結合されたローカルDTEに関するリンク・レベル
のプロトコルを設定しこれを維持するデータ通信機器
（DCE）のコンポーネント、例えば、バックプレーン入
力／出力アダプタなどに関連したものである。

一般に、本発明は高速データ・リンクにおけるデータ
・フローの性能を改善する方法及び装置を提供するもの
である。

本発明の長所は、ファイバ・オプティクス伝送媒体に
関連した伝送速度に適合し、単一の集積回路素子の実現
に適した高速の（例えば、毎秒100メガビット）データ
伝送方法を提供する点にある。

プロトコルの書式を変えて情報パケット内のデータ長
を短縮することによって単一集積回路チップによる実現
を可能にし、これによってリンク接続のコストを低下さ
せ平均故障間隔（MTBF）を長くするという長所が本発明
により与えられる。

本発明のもう１つの長所は、リンク層レベルで完全な
エラー検出、エラー訂正及びフロー制御が可能になると
いう点にある。

本発明のもう１つの長所は同時に双方向通信が行なえ
るという点にある。

本発明のもう１つの長所は、フロー制御フレームを送
信するための割込みを必要とせずに、連続して情報フレ
ームを双方向に流すことができるという点にある。

本発明のもう１つの長所は、比較的小さなバッファを
利用して単一の集積回路チップでデータ・リンクのエラ
ー及びフローを制御できるという点にある。

本発明のさらにもう１つの長所は、（各制御命令毎に
別個のフレームを必要とするのではなく）フレーム中の
命令ビットを用い、Ｉ−FRAMESとＣ−FRAMESの両方にお
いてヘッダとして働く、フローおよびエラー制御フレー
ムが提供される点にある。

基本的な様態において、本発明は送信すべき情報をリ
ンク層スライド窓プロトコル・フォーマットしこのプロ
トコルによって伝送エラーの制御が行なえるようにする
ことと；送信すべき情報をリンク層スライド窓にプロト
コル・フォーマットしてこのプロトコルによって伝送フ
ローの制御が行なえるようにすることを含む開放型シス
テム相互接続モデルを使用してデータ伝送を制御する方
法を含んでいる。

もう１つの基本的な態様では本発明はデータ通信装置
において、ローカルDTEへの接続を行なうための第１入
力／出力手段を、このローカルDTEを通信リンクへ接続
するための第２入力／出力手段へ接続するプロトコル制
御装置であって、これは第１入力／出力手段へ情報を転
送しそこから情報を受け取るための第１ポート手段と；
第２の入力／出力手段へ情報を転送しそこから情報を受
け取るための第２ポート手段と、前記第１ポート手段に
結合されこのポート手段を通る入力／出力情報転送経路
を制御するスイッチング手段と；第１ポート手段と第２
のポート手段に結合され上述の情報がプロトコル制御装
置によってパイプライン処理されるようにする情報保持
手段と；保持手段及び第２ポート手段に結合され上述の
プロトコル・フォーマットする制御手段を含むようなも
のを提供するものである。

本発明の他の特徴及び長所については、図面間に渡っ
て同様の参照記号が同様のものを表わしている添付図面
と下記の詳細な説明を検討することにより明らかにな
る。

（発明の実施例） 本発明の特定の実施例についてここで詳細に論及す
る。発明者の企図するところによれば、本装置は集積回
路（IC）の形で、より特定的にいえば、単一のICチップ
として構成することができる。ただし、ここで開示する
発明上の概念を理解すること自体では、ICを実現する特
定の回路構成や処理技術についての詳細説明は不要であ
る。

本発明の説明のため定義されたTRANSMIT MODE及びREC
EIVE MODE状態の変数に関する要約を含めて、用語解説
を表Ｉに示す： 表 Ｉ BSC バイト同期化文字 CDAV 制御ポード・データ使用可 CRC 巡回冗長検査符号。送信すべきメッセージ
のビットから計算される数値；エラー検出に利用 DDAV バッファ・データ使用可 DMA 直接メモリ・アクセス DRFD 送信バッファ・レディ DEVRDY 装置レディ／データ肯定応答 EOF フレームの終了（end of frame）。物理リ
ンク層制御記号 EOS セグメントの終了。現在のＩフレームがネ
ットワーク層３のパケットの最後であることを示す EN DMAをイネーブル IDL アイドル文字（idle character） LID リンクID。将来リンク識別のため予約済
み。ゼロであること NS 送信シーケンス番号。送信変数VSの現在
値；すなわち、このＩフレームのシーケンス番号 NE 空シーケンス番号。空の変数VEの（に対す
る（to−））現在値；すなわち、受信バッファから除去
すべき（空にすべき）次のフレームのシーケンス番号 NR 受信シーケンス番号。受信変数VRの現在値
VRの現在値；受信側が期待する次のフレームのシーケン
ス番号 QRY 問合わせ。送信ノードが前に送信したフレ
ームの肯定応答を待っていてタイムアウトになった QRS 問合わせへの応答。前の問合わせに対する
応答として、このフレームにマークをつける。

REJ リジェクト。あるフレームがシーケンス通
りに受信されなかった、すなわち、受信したフレームの
NSがVRと等しくなかった。

RLR リモート・リンク・リセット。プロトコル
・チップのRLRピンにパルスを発生させる。

RRA リモート・リセット肯定応答、RLRの受信に
肯定応答する RSN 再同期化。リンクを再び開始させる RSA 再同期化肯定応答。RSNに肯定応答する RST プロトコルに制御チップに対するリセット RTS 送信要求 RTR 受信レディ RX 装置受信 送信器に関して VS 送信状態変数。送信すべき次のＩフレームを
指示する VA 肯定応答状態変数。リモート側によって肯定
応答されるべき次のＩフレームを指示 VW 窓状態変数。送信側の窓から除去すべき次の
Ｉフレームの指示 VF フィル（fill）状態変数。（TX_F（VF）＝０
の場合）送信器DMAによって充填可能な、次のＩフレー
ムを指示 受信器に関して VR 受信状態変数。リモート装置から受信する次
のＩフレームを指示（現在は空） VE 空状態変数。受信器DMAによって空にされる
べきＩフレームを指示 これら状態変数は以下のように関係付けられている（全
てmodulo8演算である）： VA＜＝VS VAからVSまでの（ただしVSVSは含まず）フレ
ームが送信されたがまだ肯定応答がない VW＜＝VA VWからVAまでの（ただしVAは含まず）フレー
ムがリモート・ホストによって肯定応答を受けたが、ま
だリモート側によって空にされていない VF＜＝VA VFからVAまでの（ただしVAは含まず）フレー
ムがリモート・ホストによって受信され、肯定応答を受
け、空にされて、ローカル・ホストによる再充填に利用
できる状態にある VE＜＝VR VEからVRまでの（ただしVRは含まず）フレー
ムが受信され、空にしてホストへ取込むことが可能な状
態になっている TX_FULL（Vx） フル。バッファにデータが収容されて
いることを示す SENT（Vx） 送信済み。バッファから送信したが、まだ
肯定応答のないことを示す TX_EOS （Vx） セグメントの終了 これが、ネットワーク層３のメッセージセグメントの最
終フレームあることを示す TX_CNTR（Vx） 送信カウンタ。１増し表示法（ex−ces
s−1 notation）（０‥Ｆ＝１‥16）によりバッファ内
のバイト数（もしあれば）を表示する RX_FULL（Vx） フル。バッファにデータが収容されて
いることを示す RX_EOS （Vx） セグメントの終了。

受信したフレームのヘッダのEOSビットが真であったこ
とを示す RX_CNTR（Vx） 受信カウンタ。１増し表示法（０‥ｆ
＝１‥16）によりバッファ内のバイト数（もしあれば）
を表示する RJSビット 拒絶状態。拒絶フレームが送信された QSビット 照会状態。照会フレームが送信された。

RSSビット 再同期化状態。再同期化フレームが送信さ
れた。

RRSビット リモート・リセット状態。リモート・リセ
ットフレームが送信された。

TXTOカウンタ 送信タイムアウト。再スタート可能肯定
応答タイマ 装置に関する一般説明 第２図には、本発明に関してリンクで上の典型的な情
報の流れが示されている。電源投入サイクル（power cy
cle）または自己検査実行の後、オンライン状態に入る
とアイドル記号（IDL）が送り出されて、DTE間における
クロック同期化を助ける。次に、各フレーム毎にそれと
交互にバイト同期化文字（BSC）記号がリンクを介して
送信され、これによりリンクにより起きたエラーがあっ
たとしても受信器が同期を保持したりあるいは再び同期
をとることが可能になる。

第３図を参照すると、装置101（これ以後、プロトコ
ル・コントローラ101と呼ぶ）がリンク層プロトコルへ
の、またリンク層プロトコルからのデータの変換処理を
担っている。

プロトコル・コントローラ101は、入力／出力バス・
バックプレーン・アダプタおよびローカル・ホストのDT
Eから情報を受信するマイクロプロセッサ・コンポーネ
ント（図示せず）を通信リンクに接続された並一直列変
換器（PSC）のような出力コンポーネント（図示せず）
に接続する、コンピュータ用入力／出力（I/O）カード
装置のコンポーネントの１つとするこができる。ここに
示す望ましい実施例によれば、プロトコル・コントロー
ラ101はローカル・ホストのDTEをファイバ・オプティク
ス通信リンク（図示せず）に接続するI/Oカードの一部
として提示される。本発明の特徴及び動作について説明
するため、リンクのリモート・ノード側においてこれに
相補的なアダプタを備えた同一または互換性のあるDCE
が利用し得るものと仮定する。当然のことではあるが、
この実施例によって本発明の範囲に制限を加える意図は
ない。

プロトコル・コントローラ101は、I/Oカードによって
通信リンクに接続されたDTEのためにリンクレベルのプ
ロトコルを確立しこれを維持するものである。実際のプ
ロトコル制限はプロトコル・コントローラ101が送受信
するデータの管理にあたって行なわれる。プロトコル・
フォーマット化（protocol formatting）は、リンク層
“スライド窓”プロトコルに変更を加えたものである。

４つの双方向入力／出力（I/O）ポート・コントロー
ラ、すなわち制御ポート・コントローラ107、装置ポー
ト・コントローラ111、受信コントローラ121および送信
コントローラ123によって、ポート103、117、119を介し
た双方向能力が与えられている。本実施例の場合、プロ
トコル・コントローラ101は半二重伝送と全二重伝送の
両インターフェースを与える。プロトコル・コントロー
ラ101によってこのプロトコル・フォーマットに変換し
てから送り出されることになるデータがI/Oバス・アダ
プタ装置（図示せず）のような他のシステム・コンポー
ネントからバスを介して受信される。例えば関連するプ
ロセッサ・コンポーネントが制御ポート・コントローラ
107を利用して制御レジスタにアクセスし、本実施例の
場合例えばファイバ・オプティックス変換ユニットに結
合された受信ポート117および送信ポート119を介してリ
ンクへのまたはリンクからのデータ転送を行なう。制御
ポート・コントローラ107は、リンクの挙動およびそれ
の上でアクティブなデータ転送を制御しモニタするため
に用いられるレジスタとプログラマブル論理アレイを含
んでいる。この経路を通じていくつかのエラー条件及び
回復基準（recovery measure）の管理が行なわれる。制
御ポート・コントローラ107を介したデータ転送は普通
第１図に示すネットワーク層３のプロトコルに従うヘッ
ダ・メッセージ（詳細に後述する）−すなわちローカル
I/OカードまたはDTEと相補的なリモート装置との間にお
けるデータ転送の設定および実行に用いられるヘッダ・
メッセージから成っている。タイミング制御は、設計さ
れた商用の具体的な実現形態毎に固有のものである。従
って、本説明の全体に渡って一般的な言及にとどめるも
のとする。

装置ポート・コントローラ111はリンクのI/Oトラフィ
ックのほとんどを処理する高速の直接アクセス・ポート
を形成している。これにより、データの転送方向によっ
て決まる、到着側の受信メモリ113または出発側の送信
メモリ115のいずれかとの直接データ経路が得られる。
特定のデータ・ストリームが終了条件に達した時期を識
別することに加え、装置ポート・コントローラ111がデ
ータの送受信を行なう準備が整ったか否かを表示するた
め、ポート103を介してステタース表示が与えられる。
ここでもそのタイミングは、各装置に固有のものとな
る。

望ましい実施例の場合、制御ポート・コントローラ10
7と装置ポート・コントローラ111はマイクロプロセッサ
で制御される単一のレジスタ103′として実現すること
が可能である。

受信ポート117からの到着リンク・データRXDATAと送
信ポート119への出発リンクデータTX DATAの両経路に
メモリが設けられており、本実施例の場合このメモリは
それぞれアドレス可能な先入れ先出し（FIFO）メモリ11
3、115である。

出発側のFIFOである送信メモリ115のデータについて
は、プロトコル・コントローラ101はFIFOである送信メ
モリ115にロードされたデータ（送信データ）をリンク
上のリモート・ノード装置が正確に受信するまでそのデ
ータへの重ね書きが行なわれないことを保証しなければ
ならなず；さらにリモート・ノードのコントローラ（図
示せず）の到着FIFOがオーバーランしないことも保証し
なければならない。

受信ポート117からの到着データRX DATAについて
は、プロトコル・コントローラ101は全てのデータがリ
モート・ノードの出発FIFOへのロート順に受信されるこ
とを保証し、またオーバーランが起ろうとするとプロト
コル・エラーが発生することも保証しなければならな
い。

受信コントローラ121は受信ポート117から並列データ
を受け取り、処理を施して、それにエラーがないかを検
証し、その上でプロトコルのリンク層２の情報を抽出す
る。Ｉフレームから取り出された正しいデータは出発FI
FOである送信メモリ115から獲得されたフォーマット化
されたバッファから成り、このデータは送信されるべき
特定のバッファを識別する情報ヘッダをデータバッファ
の頭に付与し、さらにそのバッファにCRCを付加してデ
ータ・バッファの内容を保護することに関わる。このデ
ータは到着FIFOである受信バッファ113にロードされ
る。到着FIFOである受信メモリ113の現在の状態またリ
ンク制御も含むリモート・ノード情報がＩフレームとＣ
フレームから取り出され、送信コントローラ123の挙動
に対し指示が加えられる。本実施例においては、受信コ
ントローラ121はまたファイバ・オプティクス変換ユニ
ットの受信器の状態をモニタし、この情報を制御ポート
・コントローラ107を介して関連するマイクロプロセッ
サに与える。

プロトコル・コントローラ101はコントローラ123を使
って出発FIFOである送信メモリ115からのデータを送信
ポート119を介してファイバ・オプティクス変換ユニッ
トへ送り出す。送信コントローラ123はまたリモート・
ノードに状態情報を供給し、リンク層２のプロトコルを
介してリンク管理が行なえるようにする。データ情報と
状態情報はそれぞれＩフレームとＣフレームに詰め込ま
れる。

プロトコル・コントローラ101が送信ポートからＩフ
レームを送り出すか否かに影響する主たる要因が２つあ
る：すなわち１）リモート・ノードがバッファをもう１
つ受け入れられるかどうかの能力と、２）送信すべきバ
ッファが存在するかどうかである。プロトコル・コント
ローラ101は受信コントローラ121を介して受信データか
らリモート・ノードの到着FIFOに関する状態を判定しな
ければならない。プロトコル・コントローラ101が現在
のＩフレームを送信できない場合、Ｃフレームが送り出
される。また送信コントローラ123が行なうリモート・
ノードの到着FIFOの状態に関する検査によって、未解決
のバッファの肯定応答送信の再試行が生じる。

本実施例に固有の特徴は、スイッチ125、127である。
これらのスイッチ125、127によって、到着データ経路と
出発データ経路に、手動によりあるいは自動的に装置ポ
ート・コントローラ111または制御ポート・コントロー
ラ107を指示する。各FIFO113、115にはそれぞれそれ自
体の独立したスイッチ125、127が設けられている。スイ
ッチ125、127が手動操作される場合、スイッチにポート
・コントローラ107、111の一方を指示することにより、
連係したプロセッサがI/Oデータ経路への接続を明示的
に確立することができる。自動モードの場合、制御ポー
ト・コントローラのレジスタ103′へ前にロードしてお
いた情報に基づき各スイッチ125、127は制御ポート・コ
ントローラ107と装置ポート・コントローラ111の間でト
グル動作する。このスイッチの特徴はデータ転送経路に
影響するだけであり、制御ポート・コントローラのレジ
スタ103′へのアクセスを禁止するものではない。

外部システム・クロック入力102を利用して２つの内
部用非オーバーラップ・クロック信号を発生することに
よって、タイミング制御を行なうことができる。TRANSM
IT MODEの動作を行なうため、もう１つの外部クロック
入力118の信号が使用される。さらにもう１つの外部ク
ロック入力の信号を使用してRECEIVE MODEの動作が行な
われる。いくつかの信号によりRECEIVEクロック領域とT
RANSMITクロック領域の間における連絡を与えられなけ
ればならない。これを実現するため、これらの信号はま
ずシステム・クロック領域信号102に対して同期化さ
れ、次にTRANSMITクロック領域信号118との同期がとら
れる。望ましい実施例においては、内部システム・クロ
ック周波数は外部システムのクロック入力102に比べて
２倍であり、外部システム・クロック・サイクル毎に４
つのクロック位相を発生することができる。

第４図には、上述の装置を実現した単一チップのLSI
集積回路に関するブロック図の一例が示されている。プ
ロトコル・コントローラ101によって実現されるプロト
コルに関する以下の説明から分るように、この装置は一
般的に状態機械として動作するものとみなすことができ
る。

プロトコル・コントローラ101のTRANSMITセクション
とRECEIVEセクションの両方とも、CRC回路を備えてい
る。送信CRC発生器201は、データ・ストリームをモニタ
し、現時点のCRC（running CRC）を維持する。各フレー
ムの開始時に、START信号がCRCレジスタをクリアする。
データに続く２つのクロック・サイクル間に、CRCレジ
スタの上半分の内容がゲートされてデータバスに送り出
される。これらの２バイトは、最終データ・バイトがク
ロックにより取り込まれた後のCRCレジスタの内容を表
わしている。

受信CRCチェッカ203が、やはり現時点のCRCを維持し
ており、送信CRC発生器201の場合とちょうど同じように
各フレームの開始時にリセットされる。それはまた最後
の２クロック・サイクル期間において、受信データとCR
Cレジスタの内容との動作しながらの比較（running com
parison）を維持する。これにより、受信CRCと局所的に
計算したCRCとの突き合わせを行なうことができる。

また、第４図に示すように、システム全体が必要とす
る場合には、通常のパリティの生成およびチェックも行
なわれる（パリティ生成器205、パリティ・チェッカ20
7）。

装置が行なう動作の一般説明 一般に、本発明のプロトコルのメカニズムにはデータ
伝送を改善するいくつかの特徴が備わっている。

情報パケットのデータ部分のサイズが縮小される。情
報パケット内におけるデータ長の短縮によって、チップ
上でのバッファリングが可能になる。この結果データア
クセスが早くなるため、リンク速度が向上する。

情報パケット・タイプと制御パケット・タイプの何れ
のパケットにおいても、パケット・ヘッダ内では個別ビ
ット（つまり、いつくかの情報をまとめてコード化する
かわりに、デコード済みのビット）が使用される。第5C
図及び第5D図に示すように、制御パケットのヘッダ中で
は、パケット・タイプを列挙するために（図5Bに示すよ
うに各フィールド内の一群のビットをエンコードする代
わりに）いくつかの別々のビットを使用している。これ
らのビットが互いに独立しているので、いくつかの制御
フラグを１つのパケット・ヘッダ中に乗せて同時に送り
出すことができるようになる。これによって、送出され
る制御パケットの個数が減り、したがって、リンクのス
ループットが増大する。

パケット・タイプの種類数とそのヘッダ・サイズが小
さくされている。パケット・タイプは従来の３種類から
ここでは２種類に減少した。情報パケットのヘッダのサ
イズは従来の２バイトからここでは１バイトに短くなっ
ている。

パケットのヘッダ中に従来からある２つの変数VsとVr
に対し、第３の状態変数Veが追加される。Veを追加する
ことによって、送信DTEが受信DTEをオーバーランさせず
にどれだけの情報送信ができるか分るようにすることが
できる。

第６図〜第９図は、本発明によって実現したプロトコ
ル・フォーマットへのまたこのプロトコル・フォーマッ
トからのデータ変換にあたって行なわれる基本的な状態
機械の制御機能を示したフローチャートである。

送信モード 第４図及び第6A図〜第6C図におけるフローチャートを
参照すると、TRANSMIT MODEにおける動作が望ましい実
施例に関して定義されている。当業者には明らかなよう
に、実行すべき機能は、第４図に示すプログラマブル論
理アレイ（PLA）であるホスト制御PLA131に記憶された
マイクロコードで実現することができる。状態変数の関
係については（望ましい実施例の場合、モジュロ８算術
で表した関係）、前掲の表Ｉに要約した。

ホスト制御PLA131の受信セクションのマイクロコード
によって決まる制御方向により、送信メモリ・バッファ
133にデータがロードされる。より短いバッファからの
送信が必要であることを示す高レベルのセグメントの終
了（EOS）が直接メモリ・アクセス（DMA）制御レジスタ
に含まれていない限り、16バイトのバッファいっぱいに
ロードされる。送信メモリ・バッファ133のロードが済
むと、ホスト制御PLA131の送信セクションによって信号
TX_Full〔Ｘ〕がセットされ、バッファが使えることが
示される。この情報にはどれだけのバイトが有効である
かを示すカウントが含まれている。プロトコル・コント
ローラ101は、PSC送信データバスを駆動し、送信クロッ
クの各サイクル毎に発生する信号を用いて制御を行な
う。プロトコロ・コントローラ101は、各フレームの開
始部にBSCを挿入し、各フレームの本体の後にはCRCを、
短いデータ・フレームであることを示す必要があればCR
Cの後にVLFを挿入し、また、各フレームの最後にはEOF
を挿入する。プロトコル・コントローラ101はリセット
後、ループバック・モードに入る前後、およびパリティ
・エラーが生じた場合、IDL信号を駆動する。

リンク送信制御PLA135はエフレームを送り出すことに
よってユーザ情報を送信する。リンク送信制御PLA135は
Ｃフレームによって制御情報を送信する。

Ｃフレーム送信が行なわれるのは以下のいずれかの場
合である：新しい制御情報がある場合；未解決のRSNが
ある場合；未解決のQRYがある場合；未解決のRLRがある
場合；及びＩフレームの送信が出来ない場合。制御フラ
グのビットREJ、QRY、QRS、RSN、RSA、RLR、RRAのどれ
かがセットされている場合に、は必ずTRANSMIT MODEは
Ｃフレームを送信しなければならない。セットされた、
ビットは全てＣフレームで伝送されるため、２つ以上の
ビットがセットされている場合でも送信の必要があるの
は１つのフレームだけである。制御フレームで送り出さ
れた全てのビットは、そのフレームが送信されるとクリ
アされる。送信可能な状態になっているＩフレームがな
ければ（あるいは、送信窓が閉じている場合には）、Ｃ
フレームがリモート側に対してローカル受信器の状態に
関する更新を行なう。

Ｉフレームの送信が行なわれるのは：メモリ内に送信
すべき有効なデータが納められている場合、送信窓が開
いている場合、およびＣフレームの送信を行なうための
最初の３つの理由がどれも真でない場合である。

リンクの他端に利用できるスペースがある場合、すな
わち送信窓が開いている場合はいつでも（509）、リン
ク送信制御PLA135によって、送信メモリ・バッファ133
からデータが送り出される。送信制御PLA135は送信して
いるバッファのバッファ番号NSおよびローカル受信器が
次に空にすることを期待しているＩフレームのバッファ
番号NEを含むヘッダをデータの前につける。望ましい実
施例の場合、このデータの後にはエラー検出のために用
いられる16ビットCRCを付加し、そのフレームが16バイ
ト未満の場合には特殊文字VLFをその後に付ける。

望ましい実施例においては、未解決のフレームの数が
利用可能なバッファの数より１つ少ない場合、または同
様に送信シーケンス変数VSが、送信窓変数VWに隣接して
いない場合（すなわち、VS＋１≠VW）に送信窓が開く。
このため、未解決フレームの数は制限され、TRANSMIT M
ODEは送信時のエラーから回復することが可能になる。
未解決フレームの最大数はフレームバッファの数から１
引いたものに制限されるため、ポインタVSがVWに追いつ
くことは不可能である。従って全てのバッファがフルに
なっているのかそれとも全てのバッファが空になってい
るのかわからなくなるというあいまいさが排除される。
フレームの送信時には必ず送信状態変数VSがインクレメ
ントされる。送信器は受信したフレーム内の受信シーケ
ンス番号NRおよび空シーケンス番号NEにそれぞれ基づい
て窓状態変数VWの管理を行ない、エラーの場合にはVSに
修正を施して再送信を行なうことができる。

IDL送信が行なわれるのは:RSTの後、ループバックモ
ードJLBに入る前かこれから出る前、JLBに入った後かこ
れから出た後、およびパリティ・エラーが生じた場合で
ある。

出力中にパリティ・エラーを検出すると、送信状態機
械は直ちにリンク上にIDLを送信し始める。これによ
り、リモート側でそのデータを有効と解釈しないことが
保証される。この時点で、プロトコル・コントローラ10
1がローカル・マイクロプロセッサに対し割込みを行な
い、リセット信号を待って、それからはじめて別のＣフ
レームまたはＩフレームの送信を始める。

Ｃフレーム送信を行なうため送信状態機械が送り出す
のは:BSC、２バイトの制御情報（制御ヘッダ）、２バイ
トのCRC、その次にEOFである。

Ｉフレーム送信を行なうため、送信状態機械が送り出
すのは:BSC、１バイトのヘッダ情報、ユーザ・データ、
VLF（16バイトの送信が行なわれない場合）、およびEOF
である。

タイマ 失なわれたフレームの回復に利用するため、リンク・
レベル・プロトコルは各DTE毎にタイマを必要とする。
望ましい実施例では、タイマの接続時間は256バイト時
間に固定される（1kmのリンク長、120メガ・ボーまでの
速度、および16バイト・データまでのフレーム・サイズ
の場合）。このタイマは、その全持続時間の計時を行な
うべく再始動できあるいはいつでもクリア（ディスエー
ブル）できなければならない。送信窓に未解決の非肯定
応答Ｉフレームが含まれている時、すなわちVS≠VAの場
合あるいは未解決のQRYまたはRLRがある場合には、いつ
でもタイマは作動状態のままである。タイマが時間切れ
になるとリモートDTEに対するQRYの送信が合図され、失
なわれたフレームまたは肯定応答信号を検出し、または
応答がない場合のQRYまたはRLRの再送信を検出する。

送信タイマを維持する規則は、次の通りである:Iフレ
ームを送信する時、またはQRYが立っているＣフレーム
を送信する時、または、RLRが立っているＣフレームを
送信する時にタイマを（再）スタートさせる。１つ以上
のＩフレームが肯定応答を受け（VAが移動する）、更に
その肯定応答の後１つ以上のＩフレームがなお未解決で
あり（VA≠VS）、QRYは未解決ではなく（QS＝０）、ま
たはRLRも未解決ではない（RRS＝０）場合にはタイマを
再スタートさせる。Ｉフレームで未解決のものがなく
（VA＝VS）、QRYは未解決ではなく（QS＝０）、またRLR
も未解決ではない場合にはタイマをクリアする。もしタ
イマが時間切れになったなら、QSあるいはRRSのいずれ
かがセットされていれば対応するフラグのビットがセッ
トされたＣフレーム送り出してタイマを再スタートさ
せ、QSとRRSのどちらもセットされていなければ、QRYが
セットされたＣフレームを送り出してタイマを再スター
トさせる。

プロトコル・コントローラ101が、こうしてリンク層
レベルのエラー制御をTRANSMIT MODEにおいて行なう点
に注意すること。さらに、本発明のプロトコル・コント
ローラ101はTRANSMIT MODEにおいてフロー制御511も行
なう。

送信モード 第４図も参照するが、第７図のフローチャートに目を
転じると、RECEIVE MODEの動作について示されている。

RECEIVE MODEは状態機械のもう一つの動作である。一
般に受信状態の機械は入力フレームをチェックし、CRC
が正しく；バイト数が正しく；リンクエラーの発生がな
く；およびフレームシーケンスがＩフレームについて正
しい場合、この受信状態機械はデータをＣフレームにつ
いてはリンク受信制御PLA139内の適切なレジスタへある
いはＩフレームについては受信メモリ・バッファ137中
の適切なバッファへラッチする。

各受信クロックのサイクル毎に、プロトコル・コント
ローラ101は、並列コンバータの受信データパスを読み
取る。フレームの本体から５つの制御バイト（IDL、BS
C、CRC、VLF、EOF）とデータが取出される。エラー・ビ
ットがセットされていた場合は、そのデータを無視して
ホスト・メモリ・スタックのリンク・エラー・カウンタ
にエラーを記録する。

リンク受信制御PLA139マイクロコードによる制御下
で、データが受信メモリ・バッファ137にロードされ
る。受信したフレームの最初のバイトの最上位ビット
は、プロトコル・コントローラ101に対してそのフレー
ムがＩフレームかそれともＣフレームかを知らせる（60
1）ものである。受信したヘッダ中のNEの値は、リンク
送信制御PLA135に送られ、リンクのもう他端にデータを
受入れるためのスペースがあるか否かの判定を行なうの
に利用される。上記３つの条件を満足したのであれば、
これも送り出されるだけである。

物理的層の制御からEOFを受信するまで、VRの指示す
るバッファ中でＩフレームのアセンブルを行なう（60
5）。バイトを受信しながらCRCを計算し、フレームの終
了時にこれが受信したCRCと一致するかチェックする。
望ましい実施例では、エラーを検出できない率を満足の
いく水準に下げるため、ラインにおける任意の２つのエ
ラーを検出しようとする。ほとんどの具体的構成におい
ては、任意の時点におけるCRCレジスタの状態は、現在
の剰余を表している。最終的な剰余であるCRCレジスタ
の最終状態はフレーム・チェック語（FCW）になり、デ
ータに付される。受信器はFCWを含む全て受信シーケン
スを被除数として用いる。エラーがなければ、受信側で
計算される剰余はゼロになる。なぜなら送信側で計算さ
れた剰余をFCSとして用いたからである。実際には、CRC
レジスタの初期内容と最終内容が一致することがないよ
うに（フレーム・デリミタがなくなったことを検出する
ため）。これに少し修正が加えられる。CRCレジスタを
１に初期設定し、送信前に剰余を反転しておく。受信側
ではエラーがなければ剰余がある定数になるとしてチェ
ックを行なう。並列動作の実現を単純化するため、望ま
しい実施例ではCRCレジスタの状態が現在の剰余を表わ
さない回路を用いる。ただし、入出力のシーケンスは同
一である（同じ除算を実行する）。従って、この場合FC
Wは剰余ではなくなり、このため受信側はこのFCWをその
除算の対象に含めることができなくなる。このFCWは受
信器が再度計算をしての検証するシグナチュア（signat
ure）でしかない。この実施例ではCRCレジスタの初期内
容と最終内容が等しくないので、フレーム・デリミタの
欠如が検出される。

不良CRCを伴うフレームや16バイトよりも多いデータ
が入ったフレームまたリンク・エラーに関連したフレー
ムは廃棄される。VRの値とフレームのヘッダにおけるNS
フィールドの比較を行なうことによって、正しく受信さ
れたＩフレームにシーケンス・エラーがないかチェック
をする。両者が一致せずまた拒絶状態ビット（RJS）が
セットされていなければ、REJフラグをセットし送信機
が拒絶フレームをリモートDTEに送り返すようにする。
ここでRJSもセットされ、正しい順序に従ったフレーム
が受信されるまでそれ以上拒絶フレームが送信されない
ようになっている（正しい順序のフレームが受信される
とRJSがクリアされる）。

良好で正しい順序に従ったフレームが受信側のホスト
制御PLA131から操作できるようにされる。満たされたバ
ッファに対するRX_FULL（Vr）ビットをセットすること
により、受信DMAがバッファを空にすることができる。
バイトの受信時に数えられたフレーム長がそのバッファ
に対応するRX_CNTRに記憶され、VRがインクリメントさ
れる。

受信したＩフレームのヘッダ中のNEの値を利用して、
例えばデータが同時に両方向に送信されるような場合、
第8A図及び第8B図に示すように、未解決フレームに対す
る肯定応答を行なうようにすることができる。制御フラ
グのビットかセットされない限り、ＩフレームはＣフレ
ームに優先するため、リモートDTEにおいて正確にデー
タを受信したことを表わす唯一のものは、NEが進むこと
である。リモートDTEからフレームが除去されると、NE
が動くので、従ってそれはデータ受信が正確に行なわれ
たことを意味し、これによってデータ受信の確認ができ
る。従って、NEがVAを通りすぎると、VAからNE−１の番
号の付いたフレームについての確認がなされ、VAはNEと
等しくなるようにセットされる。肯定応答を受けないま
まのフレームがあれば、送信タイマがスタートされる。
正しく受信されたことの確認がなされていないフレーム
がなくなると送信タイマがクリアされる。どのフレーム
も肯定応答を受けていなければ（NE＜＝VA）タイマには
変更は加えられない。どの場合にも、窓状態変数VWが、
NEの値に更新される。

第８図を参照すると、プロトコル・コントローラ101
は、また、到来Ｃフレームにも処理を施し（607）、こ
れによってリンク層レベルでのRECEIVE MODEによるフロ
ー制御とエラー回復が行なえるようにする。

Ｃフレームは２つの８ビット・ラッチCL1とCL2に分解
される。フレームの受信中に計算されたCRCが受信したC
RCと等しくなければ、あるいはそのフレームに関連した
リンクエラーがあれば、そのフレームはそれ以上処理さ
れずに廃棄される。CRCが一致すれば、ラッチの各種ビ
ットで表示される機能は下記のように実行される： CL1、REJ VS＝NRなる設定をする CL1、QRY QRS TRANSMITフラグをセットする CL1、QRS QSをクリアし、VS＝NRなる設定をする CL1、RLR チップのRLRピンにパルスを加え、RRA TRA
NSMITフラグをセットする CL2、RSN RSS状態をセットし、マイクロプロセッサ
に割込をかける CL2、RRA RRSをクリアする CL2、RSA RSSをクリアし、マイクロプロセッサに割
込をかける 送信側DTEからの未解決のＩフレームが、Ｉフレームに
関してのNEについて行なったのと同じやり方で、CL2内
のNRフィールドに基き確認を受ける。窓状態の変数VWは
CL1中のNEにセットされる。以前に肯定応答を受けてい
るフレームに肯定応答しようとするフレームを受信する
と、RSNフラグがセットされる。この条件は、そのフレ
ームを再送信しても正しいものとすることができないの
で、データ転送を打ち切りリンクの再同期化を行なう必
要がある。

データ部分付きで受信されたＣフレームは廃棄され
る。この時にはバイト・フレーミング・エラーが生じた
ものと見なされる。CRCエラーの場合と同じ手順がとら
れる。

同期化及び再同期化 ２つのDTEがうまく通信するため、両者の同期化を行
なう必要がある。

再同期化はパワーアップ時、または２つのプロトコル
・コントローラ101が動作中に同期が外れたときいつで
もその時点に行なわれる。

再同期化の際、受信DTEプロトコル・コントローラ101
の状態変数は送信DTEプロトコル・コントローラ101の状
態変数に対し同期がとられる。RSNビットをセットした
Ｃフレームを送ると、受信DTEがRSSをセットし全てのカ
ウンタ及びフラグをクリアする。RSNまたはRSAを受信す
るとマイクルプロセッサに割込みが送られる。RSAを送
信または受信するとRSSがクリアされる。RSSがセットさ
れている間は、受信したＩフレームは皆廃棄され、また
受信したＣフレームはRSN、RSA、RLR、及び、RRAについ
てだけ処理される。

リモート・リンク・リセット（RLR）機能 RLR機能は、リンクにおける低レベルの通報（signall
ing）能力を与えるものであり、通常のデータ通信が動
作していないと思われる場合に利用することができる。
この通報を用いてリモートDTEのリセットを行なうとい
うのがその意図するところである。

送信DTEがリモートDTEへ送るＣフレームのRLRを上げ
る。リモート側のプロトコル・コントローラ101はRRAフ
レームを戻すことによってRLRの受信を確認し、受信側
のプロトコル・コントローラ101のRLRピンヘパルスを印
加する。リセットを必要とする回路要素は皆この専用ピ
ンをセンスすることができる。RLRピンのパルスは、リ
セットがプロトコル・コントローラ自体に影響を及ぼす
場合、RRAの送信後まで遅延させられる。プロトコル・
コントローラ101がリセットされると、RLRピンへの付勢
は落される。

データフローの例 下記の表IIはデータ転送の例を示すものであり、フロ
ー制御やリンク・エラーからの回復の際の互作用を示し
ている。１つの半二重チャネルしか示されていない点に
注意すること。プロトコルは対称のため、逆のチャネル
の動作も同じである。動作シーケンスの一部（例えば、
フレーム送信やホストへの情報転送）、送信窓、タイ
マ、正しい順序からはずれたフレームの拒絶に関する動
作をより分りやすくするため、拡大されている。

表IIの例から、RSNの後、ポインタが全てゼロにセッ
トされることが分る（１）。送信器がフレーム０を送り
出すと（２）VSが１に更新され、フレームの受信が適正
に行なわれるとリモートがVRを１に更新する（３）。フ
レーム１についても同じことが行なわれる（４、５）。

次に、リモート装置は、Ｃフレームを返送し（６）、
新しいVR値を示すが、これによってフレーム０および１
に対し肯定応答が行なわれ、VAは２に移行する（７）。
このステップではリモート装置がVEを変更しないので、
窓に変化はない。

フレーム２〜６が送信され適正に受信される（８〜1
0）。リモート装置には未解決のフレームが７つあるた
め、窓は閉じられる（11）。

リモート装置のホストDTEがリモート装置からフレー
ム０を読み取ると（12）、Ｃフレームを返送しVR＝７、
VE＝１になる（13）。この結果、フレーム２〜６に肯定
応答が加えられ、フレームもう１つ分だけ窓が開く（1
4）。

次にフレーム７が送信されるが、伝送中にエラーが起
る（15）。フレーム７の送信ということによって窓が閉
じる（16）。ただし本例のこの部分ではエラーが起って
いるため、肯定応答は生じない。送信器のタイマが時間
切れになり（17）、QRYが送り出される（18）。リモー
ト装置からのQRSは、リモート装置が次に受取はずだと
考えているフレームはフレーム７であることを表示する
（20）。次に、ローカル装置がVSを７にリセットし、フ
レーム７が再送信される（21、22）。次に、窓が閉じら
れる（23）。次に、フレーム１〜５がリモート・ホスト
DTEによって読み取られる（24）。VR＝０で、VE＝６の
Ｃフレームがリモート装置によって送り出される（2
5）。この結果、フレーム７が肯定応答を受け、窓が開
く（26）。

次にフレーム０が送信され、その受信時に、例示のエ
ラーが生じるものと仮定する（27）。これは、VSは更新
されるがVRは更新されないということを意味する（2
8）。次に、フレーム１が送り出されるがエラーは生じ
ない（29）。再びVSが更新される（30）。リモート装置
では、良好ではあるが、シーケンスからはずれたフレー
ムが検出される。そのフレームは廃棄され、拒絶状態が
セットされて、REJの送信が行なわれる（30）。次にリ
モート装置によってREJが送信されるのと同時に、フレ
ーム２が送り出される（31〜33）。フレーム２はシーケ
ンスからはずれているため、廃棄される（31）。REJを
受信すると、REJが示すように、ローカル装置がVS＝０
にリセットし（34）、フレーム０を再送信することから
始動する（35）。フレーム０の受信が正確に行なわれる
とリモート装置の拒絶状態がクリアされ、通常の動作が
再開される（36〜38）。

本発明の望ましい実施例に関する以上の説明は、例
示、解説を目的として行なったものである。開示の形態
によって、本発明について余すところなく明らかにした
わけでもないし、また、その形態にそっくりそのまま限
定しようと意図したものでもない。当業者にとっては、
もちろん、多くの修正および変更を加え得ることが明ら
かであろう。同様に、既述の処理ステップの伝意のもの
と他のステップを交換することによって、同じ結果を得
ることも可能である。本実施例は本発明の原理およびそ
の実際の用途が最も分りやすくなるように選択し説明を
加えたものであり、これによって当業者が本発明を理解
し考えられる特定の用途に適した各種実施例や各種修正
に対処できるようにするためのものである。

（発明の効果） 以上説明したように、本発明によれば伝送エラー制御
やフロー制御を効率的に行なうことが可能となる。

【図面の簡単な説明】

第１図はOSIの階層を説明する図、第２図は通信リンク
上の情報フローのストリーム・パターンを例示する図、
第３図および第４図は本発明の一実施例の主要部を示す
図、第5A図および第5B図は従来技術によるフレームを示
す図、第5C図は本発明の一実施例による情報データ・フ
レームのヘッダを示す図、第5D図は本発明の一実施例に
よる制御データ・フレームのヘッダを示す図、第6A図な
いし第6C図は本発明の一実施例において送信モードでデ
ータ・フローを確立する状態機械の動作を示す図、第7A
図および第7B図は本発明の一実施例において受信モード
でデータ・フローを確立する状態機械の動作を示す図、
第8A図は本発明の一実施例においてデータ・フレームの
確認のための状態機械の動作を示す図、第8B図は第8A図
に示された確認状態変数バッファ領域ポインタ動作の例
を示す図、第9A図ないし第9C図は本発明の一実施例にお
いて内部同期条件を確立するための状態機械の動作を説
明する図である。 101:プロトコル・コントローラ 102:外部システム・クロック入力 103:ポート 103′：レジスタ 107:制御ポート・コントローラ 111:装置ポート・コントローラ 113:受信メモリ 115:送信メモリ 116:外部クロック入力 117:受信ポート 118:外部クロック入力 119:送信ポート 121:受信コントローラ 123:送信コントローラ 125、127:スイッチ 131:ホスト制御PLA 133:送信メモリ・バッファ 135:リンク送信制御PLA 137:受信メモリ・バッファ 139:リンク受信制御PLA 201:送信CRC発生器 203:受信CRCチェッカ

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】OSIモデルを使用して、データを送信機か
   ら受信機へまた受信機からホストへ伝送するデータ伝送
   を制御する方法において、 リンク層スライド窓プロトコルが伝送フロー制御を提供
   するように、伝送すべき情報の前記リンク層スライド窓
   プロトコル・フォーマッティングを提供し、 前記スライド窓プロトコルは前記受信機から前記送信機
   へ伝送される制御フレームを含み、 前記制御フレームは第１の状態変数と第２の状態変数を
   含み、 前記第１の状態変数は、前記受信機から前記ホストへ次
   回に伝送されるべき情報フレームを示し、 前記第２の状態変数は、前記送信機から前記受信機へ次
   回に伝送されるべき情報フレームを示すことを特徴とす
   るデータ伝送制御方法。
2. 【請求項２】OSIモデルを使用して、データを送信機か
   ら受信機へまた受信機からホストへ伝送するデータ伝送
   を制御する方法において、 前記フレームのヘッダ中の複数の制御ビットはデコード
   済みとなっており、もって、各制御ビットが他の制御ビ
   ットとは独立した制御フラグを表している ことを特徴とする請求項１記載のデータ伝送制御方法。
3. 【請求項３】以下の（ａ）ないし（ｅ）を設け、ローカ
   ル・データ端末装置に接続された第１の入出力装置を通
   信リンクに接続された第２の入出力装置に結合するデー
   タ通信装置のためのプロトコル・コントローラ装置： （ａ）情報を前記第１の入出力装置との間で伝送する第
   １のポート手段； （ｂ）情報を前記第２の入出力装置との間で伝送する第
   ２のポート手段； （ｃ）前記第１のポート手段に接続され、前記第１のポ
   ート手段を通る情報の伝送を制御するスイッチング手
   段； （ｄ）前記第１および第２のポート手段に接続され、前
   記プロトコル・コントローラ装置を情報が順に流れるよ
   うにする情報保持手段； （ｅ）前記情報保持手段及び前記第２のポート手段に接
   続され、前記順に流れる情報のリンク層スライド窓プロ
   トコル・フォーマッティングを行う制御手段であって、
   前記フォーマッティングされた情報は、以下の第１の状
   態変数及び第２の状態変数を含む制御フレームを含む； 前記第１の状態変数は、受信機からホストへ次回に伝送
   されるべき情報フレームを示し、 前記第２の状態変数は、送信機から前記受信機へ次回に
   伝送されるべき情報フレームを示す。