JPH01105644A - データ伝送制御方法およびデータ通信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の技術分野） 本発明は、一般に、ローカルエリアネットワーク（ＬＡ
Ｎ）のようなデータ通信に関するものであり、とりわけ
、データリンク上の伝送を制御するための方法及び装置
に関するものである。

（従来技術およびその問題点） 一般に、特定のデータリンクにおける２つ以上の情報源
／受信側装置（当該技術においてはデータ端末装置また
はＤＴＥと称する）の間で情報を伝送するための、さま
ざまな基本メカニズムが存在する。データ・リンク内の
任意の２つのＤＴＥ間における有意味メツセージの高信
頼性交換を確保するため（すなわち、エラーや重複のな
い確率が高くなるようにするため）には、全ての通信ノ
つまり手順は一般に通信プロトコルとして知られている
。

当該産業全体に渡って互換性のある開発を保証するため
、基本的ＤＴＥ動作仕様に関し、例えばＤ）といった、
いくつかの規格が設定されてきた。

これは、基本的データ・パケット規格である（′″パケ
ツトとは伝送されるメツセージ全体より少ない情報から
成るそれだけで完備したメツセージ単位であり。この規
格は多くのＤＴＥステーションが接続された同軸ケーブ
ルのバスのような共用伝送媒体へのアクセスの制御に用
いられるものである。

物理的転送はデータ・バッファリングをすることによっ
て行なわれる。このデータ・バッファリングは約１２８
バイトから４０９６バイトのどの値で行なってもよい（
物理的媒体によってはこの最大量について制限が加わる
ことがある。例えば、８ｔｈ−ｅｒｎｅｔ　／　Ｉ　Ｅ
　Ｅ　Ｅ　８０２．３では、各転送データフィールド毎
に１５１４バイトに制限されている）。

通信機器を設計する上でいくつかのトレードオフがある
。バッファを大きくすれば効率が向上す−るが、バッフ
ァを小さくすればメモリーハードウェアが少なくてすむ
。実際、エラー率が高い場合でも小さなバッファならば
比較的高いスルーブツトを与えることがある。なぜなら
不良パケットの回復のために少ないデータしか転送する
必要がないからである。

さまざまなタイプのパケットがある。制御情報を含むも
のもあればユーザー・データを含むものである。

パケットはその内部に各種の部分を有している。

デリミタがパケットの開始と終了を表示し、パケットの
フレーミングを行なう。デリミタはまたリヒ ンクにおけるＤＴＥの送信器セクションを受信器セクシ
ョンの同期をとるのに利用される。フレーム構造はデー
タリンクで転送される情報の各単位を定義することに関
連したものである。一般にリンク管理のための制御フレ
ーム（ｃ−ＰＲＡＭＢＳ）と、ユーザのメツセージデー
タ転送のための情報フレーム（Ｉ　−ＰＲＡＭＢＳ）が
ある。第５ａ図及び第５ｂ図にはそれぞれ典型的な情報
フレームと制御フレームが示されている。パケットの先
頭にあるヘツットには、ユーザのデータ（つまりプロト
コルが理解するデータとは別のデータ）が含まれている
。

制御パケットはプロトコルに規定した情報に関するもの
である。

プロトコルは一般に複数の層をなすように編成されてお
り、各層は多かれ少なかれ独立した働きをする。例えば
、１３０の開放型システム相互接続（ｏｐｅｎ　ｓｙｓ
ｔｅｍｓ　１ｎｔｅｒｃｏｎｎｅｃｔｉｏｎ、　ＯＳ　
Ｉ　）モデルの場合第１図に示すように７層に分けられ
た規格を採用し、もってマルチベンダ・ネットワーキン
グ製品をより容易に得ることができるようにした。各層
で用いられるフレームとメツセージのタイプは×多様で
ある。それはこれらフレームとメツセージは各々各種の
また相互に補足的な機能を果すからである。例えば、高
いレベルのソフト菟 ウェア層は虞れより低いレベルの層によって与えられる
資源を利用してメツセージを交換することにより、リン
クを介して通信を行なう。リンク層プロトコルはデータ
・リンクによる送信に信頼性を与えることに関連する。

すなわちＤＴＥ間における物理的伝送媒体のリンクを介
しての信頼性のある輸送機構を与える。リンク・レベル
のプロトコルの重要な要素は、接続管理、エラー制御、
及びフロー制御である。

エラー制御はエラー検出と訂正の両方に関係す５ｂ図の
ＣＲＣ）を用いて判定される。ＣＲＣとは伝送されるメ
ツセージのデータから計算した数値であり、この数値は
受信されたデータから発生した値と比較される。エラー
回復はリンクの受信側ＤＴＥノードが不良パケットを拒
絶し、リンク上の伝送側ＤＴＥノードが再送を行なうこ
とによってなされる。

フロー制御は、リンクにおける要素−文字または文字か
らなるフレーム−の伝送速度を制御することに関連した
ものである。送信と受信は一般に非同期プロセスである
。従って、フロー制御にあたっては　　　′　　　、受
信器には×それに送られてくる各要素を受は入れるすな
わち送信器が受信器をオーバーランしないようにするの
に十分な緩衝記憶の資源が常に備わっているようにしな
ければならない。フロー制御を実施するための一般的な
手段は“開始”及び“停止”制御メツセージを使用する
ことである。

一般にリンク層プロトコルは次にあげるようなリンクに
よる通信のいくつかの複雑な事項に関連したものとみな
すことができる：すなわち、第１に当事者双方の情報交
換の準備が整っていることを確認するためのリンクの初
期設定、第２にリン放またはクリア。本発明はこの第１
と第２の事項に関連したものである。その各種機能を実
行するためには多くの制御メツセージが必要とされる。

リンクでの双方向伝送に関するリンク層プロトコルの一
般的なタイプの１つに通常スライド窓プロトコル（ｓｌ
ｉｄｉｎｇ　ｗｉｎｄｏｗ　ｐｒｏｔｏｃｏｌ）として
知られているものがある。全てのスライド窓プロトコル
の本質は、いついかなる瞬間においても送信ノードには
この送信ノードが送信することを許されたフレームに対
応する連続したシーケンス番号のリストが維持されてい
るという点にある。こうしたフレームは送信窓内に入っ
ていると言う。同様に、受信ノードではこの受信ノード
が受入れることを許されたフレームに対応するように受
信窓を維持する。このプロトコルによれば、情報源ＤＴ
Ｅから送られてきたのと同じ順序で宛先ＤＴＥにメツセ
ージを配達する必要がある。送信側の窓内に現在あるフ
レームは基本的には移送中に失なわれたりあるいはそこ
なわれたりする可能性を有しているため、送信側はこれ
ら全てのフレームをメモリに保持しておき、起り得る再
送信に備える必要がある。従って、送信側の窓内にある
送信されたフレームのシーケンス番号は、送信されたが
、また肯定応答をもらっていないフレームを表わしてい
る。ホ゛ストＤＴＥから新しいメツセージが届くとそれ
には必らず次に高位のシーケンス番号が与えられ、送信
側の窓の上端が１つだけ進む。肯定応答が到来すると、
窓の下端が１つだけ進む。

このようにして送信側の窓は肯定応答をまだ受けていな
いフレームのリストを常に維持している。

受信側の窓はこの受信側が受入れることができるフレー
ムに対応する。窓の下端に等しいシーケンス番号を持つ
フレームを受信すると、このフレームをホスト受信ＤＴ
Ｅに送り、肯定応答を発生し、窓を１つだけ移行させる
。スライド窓プロトコルのさらに詳細については、１９
８１年の著作権表示めあるＰｒｅｎｔｉｃｅ　−Ｈａｌ
ｌ、　Ｉｎｃ０発行のＡ、　Ｓ、　Ｔａｎｅｎｂａ−ｕ
ｍ著ＣＯＭＰＩＩＴＢＲＮＥＩＴＷＯＲＫＳ、第４・２
章のようなテキストを参照することが望ましい。

既存のデータ・リンク・プロトコルの場合、特定のシー
ケンス番号のデータ・パケットは、デー　゛りの肯定応
答が得られれば、再使用に利用できる（すなわち、受信
側のバッファ・スペースを利用できる）と〆台足に基づ
いている。しかし、バッファ・スペースの総量に比較し
てデータ転送速度が高くなるとこれが成立しないこが多
くなり、この場合には“停止”を指示するパケット及び
“開始”を指示するパケットが過度に送り出される。

従って、バッファ・スペースの不足により１つまたはも
っと多数のパケットが受信ＤＴＥで失なわれることがあ
る。このため、エラー回復メカニズムを利用して、その
データを回復しなければならない。この結果、時間とリ
ンクの帯域幅が浪費されてしまう。

先行技術によるプロトコルの場合、多数のバッファがし
ばしば必要となりこれによりワンチップ集積回路化する
という構成ができなくなっていた。

パケットのヘッダは、極めて複雑であり、別個の制御命
令をそれぞれ伝送するためコード化されたフィールドを
使用している。従って、そのデコードは複雑になり複雑
なハードウェアを必要とする。

例えば、二線式架空裸線路、撚り線対線路、同軸ケーブ
ル、及び光ファイバーといった物理的伝送媒体の性質に
よる他の問題も生じる。

（発明の目的） このような問題点を解消するため、データ・リンクにお
けるデータ・パケットの信頼性を向上させることが必要
になる。高速のデータ転送速度で有効に働く通信プロト
コルを備えることが必要になる。

（発明の概要） 本発明の一実施例によれば、アダプターによる通信リン
クに結合されたローカルＤＴＥに関する例えば、バック
プレーン人力／出力アダプタなどに関連したものである
。

一般に、本発明は高速データ・リンクにおけるデータ・
フローの性能を改善する方法及び装置を提供するもので
ある。

本発明の長所は、ファイバ・オブティクス伝送媒体に関
連した伝送速度に適合し、単一の集積回路素子の実現に
適した高速の（例えば・、毎秒１００メガビツト）デー
タ伝送方法を提供する点にある。

プロトコルの書式を変えて情報パケット内のデ、　−夕
長を短縮することによって単一集積回路チップによる実
現を可能にし、これによってリンク接続のコストを低下
させ平均故障間隔（ＭＴＢＦ）を長くするという長所が
本発明により与えられる。

本発明のもう１つの長所は、リンク層レベルで完全なエ
ラー検出、エラー訂正及びフロー制御が可能になるとい
う点にある。

本発明のもう１つの長所は同時に双方向通信が行なえる
という点にある。

本発明のもう１つの長所は、フロー制御フレームを送信
するための割込みを必要とせずに、連続して情報フレー
ムを双方向に流すことができるという点にある。

本発明のもう１つの長所は、比較的小さなバッファを利
用して単一の集積回路チップでデータ・リンクのエラー
及びフローを制御できるという点にある。

本発明のさらにもう１つの長所は、（各制御命令毎に別
個のフレームを必要とするのではなく）フレーム中の命
令ビットを用い、Ｉ　−ＰＲＡＭＢＳとＣ基本的な様態
において、本発明は送信すべき情報をリンク層スライド
窓プロトコル・フォーマットしこのプロトコルによって
伝送エラーの制御が行なえるようにすることと；送信す
べき情報をリンク層スライド窓にプロトコル・フォーマ
ットしてこのプロトコルによって伝送フローの制御が行
なえるようにすることを含む開放型システム相互接続モ
デルを使用してデータ伝送を制御する方法を含んでいる
。

もう１つの基本的な態様では本発明はデータ通信装置に
おいて、ローカルＤＴＥへの接続を行なうための第１人
力／出力手段を、このローカルＤＴＥを通信リンクへ接
続するための第２人力／出力手段へ接続するプロトコル
制御装置であって、これは１Ｍ１人力／出力手段へ情報
を転送しそこから情報を受は取るための第１ポート手段
と；第２の入力／出力手段へ情報を転送しそこから情報
を受は取るための第２ポート手段と、前記第１ポート手
段に結合されこのポート手段を通る入力／出力情報転送
経路を制御するスイッチング手段と：第１ポート手段と
第２のポート手段に結合され上述の情報がプロトコル制
御装置によってバイブライン処理されるようにする情報
保持手段と；保持手段及び第２ポート手段に結合され上
述のプロトコル・フォーマットする制御手段を含むよう
なものを提供するものである。

本発明の他の特徴及び長所については、図面間に渡って
同様の参照記号が同様のものを表わしている添付図面と
下記の詳細な説明を検討することにより明らかになる。

（発明の実施例） 本発明の特定の実施例についてここで詳細に検反する。

発明者の企図するところによれば、本装置は集積回路（
ＩＣ）の形で、より特定的にいえば、単一のＩＣチップ
として構成することができる。ただし、ここで開示する
発明上の概念を理解すること自体では、ＩＣを実現する
特定の回路構成や処理技術についての詳細説明は不要で
ある。

本発明の説明のため定義されたＴＲＡＮＳ７ＭＩＴ　Ｍ
Ｏ−表　　１ ＥＳＣバイト同期化文字 ＣＤＡＶ　　　　制御ボード・データ使用可ＣＲＣ巡回
冗長検査符号。送信すべきメツセージのビットから計算
される 数値；エラー検出に利用 ＤＤＡＶ　　　　バッファ・データ使用可ＤＭＡ　　　
　　直接メモリ・アクセスＤＲＦＤ　　　　送信バッフ
ァ・レディＤＥＶＲＤＹ　　装置レディ／データ肯定応
答ＥＯＦ　　　　　フレームの終了（ｅｎｄ　ｏｆ　ｆ
ｒａｍｅ）。

物理リンク層制御記号 ＥＯ３セグメントの終了。現在のＩフレームがネットワ
ーク層３のパケッ トの最後であることを示す ＥＮ　　　　　　ＤＭＡをイネーブル ＩＤＬ　　　　　アイドル文字（ｉｄｌａ　ｃｈａｒａ
ｃｔｅｒ）ＬＩＤ　　　　　リンクＩＤ、将来リンク識
別のため予約済み。ゼロであること ＮＳ　　　　　　送信シーケンス番号。送信変数ＶＳの
現在値；すなわち、このＩフ レームのシーケンス番号 ＮＥ　　　　　　空シーケンス番号。空の変数ＶＥの（
に対する（ｔｏ−））現在値； すなわち、受信バッファから除去 すべき（空にすべき）次のフレー ムのシーケンス番号 ＮＲ受信シーケンス番号。受信変数Ｖ Ｒの現在値ＶＲの現在値；受信側 が期待する次のフレームのシープ ンス番号 ＱＲＹ　　　　　問合わせ。送信ノードが前に送信した
フレームの肯定応答を待って いてタイムアウトになった ＱＲ３間合わせへの応答。前の間合わせに対する応答と
して、このフレー ムにマークをつける。

ＲＥＪ　　　　　リジェクト。あるフレームがシーケン
ス通りに受信されなかった、 すなわち、受信したフレームのＮ ＳがＶＲと等しくなかった。

ＲＬＲリモート・リンク・リセット。プロトコル・チッ
プのＲＬＲピンに パルスを発生させる。

ＲＲＡ　　　　　！Ｊモート・リセット肯定応答、ＲＬ
Ｒの受信に肯定応答する Ｒ３Ｎ　　　　　再同期化。リンクを再び開始させる Ｒ、　Ｓ　Ａ　　　　　再同期化肯定応答。Ｒ３Ｎに肯
定応答する Ｒ３Ｔ　　　　　プロトコルに制御チップに対するリセ
ット ＲＴＳ　　　　　送信要求 ＲＴＲ受信レディ ＲＸ　　　　　　装置受信 送信器に関して ｖＳ　　　　送信状態変数。送信すべき次のＩフレーム
を指示する ＶＡ　　　　　肯定応答状態度１゜リモート側によって
肯定応答されるべき次の１フレ ームを指示 ＶＷ　　　　窓状態変数。送信側の窓から除去すべき次
の■フレームを指示 Ｖ　Ｆ　　　　　７　イル（ｆｉｌｌ）状態変数。（Ｔ
Ｘ−Ｆ　（ＶＦ）＝Ｏ（７）場合）送信器ＤＭＡによっ
て充填可能な、次の！フレ ームを指示 受信器に関して ＶＲ受信状態変数。リモート装置から受信する次の■フ
レームを指示（現在 は、空） ＶＥ　　　　　空状態変数。受信器ＤＭＡによって空に
されるべき■フレームを指示 る（全てｍｏｄｕｌｏ８演算である）　：ＶＡ＜＝ＶＳ
　　ＶＡからｖＳまテノくタタシＶＳｖＳは含まず）フ
レームが送信さ れたがまだ肯定応答がない ＶＷ＜＝ＶＡ　　ＶＷからＶＡまテノ（ただしＶＡは含
まず）フレームがリモート・ ホストによって肯定応答を受けた が、まだリモート側によって空に されていない ＶＦ＜＝ＶＡ　　ＶＦからＶＡまテノ（ただり、ＶＡは
含まず）フレームがリモート・ ホストによって受信され、肯定応 答を受け、空にされて、ローカル・ ホストによる再充填に利用できる 状態にある ＶＥ＜＝ＶＲＶＥからＶＲまテノ（りだＬＶＲは含まず
）フレームが受信され、 空にしてホストへ取込むことが可 能な状態になっている ＴＸ　　ＦＵＬＬ　（ＶＸ）　　フル。バッファにデー
タが収容されていることを示す Ｓ　Ｅ　Ｎ　Ｔ　（Ｖｘ）　　送信済み。バッファから
送信したが、まだ肯定応答のないことを示 す ＴＸ　　ＢＯ３（Ｖｘ）　　セグメント（Ｄ’１ｌｌＥ
了これが、ネットワーク層３のメツ セージセグメントの最終フレーム あることを示す ＴＸ　　ＣＮＴＲ（ＶＸ）　　送信カウンタ。、１増し
表示法（ｅｘ−ｃｅｓｓ　−１ｎｏｔａｔｉｏｎ）　（
０・°Ｆ　＝１・・１６）によりバッファ内のバイ でいることを示す ＲＸ−８ロＳ　（Ｖｘ）　　セグメントの終了。

受イ言したフレームのヘッダのＥＯ ・・ｆ＝１・・１６）によりバッファ内のバイト数（も
しあれば）を表示 する ＲＪＳビット　拒絶状態。拒絶フレームが送信された ＱＳビット　　照会状態。照会フレームが送信された。

Ｒ３Ｓビット　再同期化状態。再同期化フレームが送信
された。

ＲＲＳビット　リモート・リセット状態。リモート・リ
セットフレームが送信され た。

ＴＸＴロカウンタ　送信タイムアウト。再スタート可能
肯定応答タイマ 装置に関する一般説明 第２図には、本発明に関してリンクで上の典型的な情報
の流れが示されている。電源投入サイクル（ｐｏｗｅｒ
　ｃｙｃｌｅ）または自己検査実行の後、オンライン状
態に入るとアイドル記号（ＩＤＬ）が送り出されて、Ｄ
ＴＥ間におけるクロック同期化を助ける。次に、各フレ
ーム毎にそれと交互にバイト同期化文字（Ｅ　Ｓ　Ｃ）
記号がリンクを介して送信され、これによりリンクによ
り起きたエラーがあったとしても受信器が同期を保持し
たりあるいは再び同期をとることが可能になる。

第３図を参照すると、装置１０１（これ以後、プロトコ
ル・コントローラ１０１と呼ぶ）がリンク層プロトコル
への、またリンク層プロトコルからのデータの変換処理
を担っている。

プロトコル・コントローラ１０１は、入力／出力バス・
バックプレーン・アダプタおよびローカル・ホストのＤ
ＴＥから情報を受信するマイクロプロセラサスコンポー
ネント（図示せず）を通信リンクに接続された並−直列
変換器（ＰＳＣ）のような出力コンポーネント　（図示
せず）に接続する、コンピュータ用人力／出力（Ｉｌｏ
）カード装置のコンポーネントの１つとするこができる
。ここに示す望ましい実施例によれば、プロトコル・コ
ントローラ１０１はローカル・ホストのＤＴＥをファイ
バ・オブティタス通信リンク（図示せず）に接続するＩ
１０カードの一部として提示される。本発明の特徴及び
動作について説明するため、リンクのリモート・ノード
側においてこれに相補的なアダプタを備えた同一または
互換性のあるＤＣＥが利用し得るものと仮定する。当然
のことではあるが、この実施例によって本発明の範囲に
制限を加える意図はない。

プロトコル・コントローラ１０１は、Ｉ１０カードによ
って通信リンクに接続されたＤＴＥのためにリンクレベ
ルのプロトコルを確立しこれを維持するものである。実
際のプロトコル制御はプロトコル・コントローラ１０１
が送受信するデータの管理にあたって行なわれる。プロ
トコル・フォーマット化（ｐｒｏｔｏｃｏｌ　ｆｏｒｍ
ａｔｔｉｎｇ）は、リンク層“スライド窓”プロトコル
に変更を加えたものである。

４つの双方向人力／出力（Ｉｌｏ）ポート・コントロー
ラ、すなわち制御ポート・コントローラ１０７、装置ポ
ート・コントローラ１１１、受信コントローラ１２１お
よび送信コントローラ１２３によって、ポート１０３．
１１７．１１９を介した双方向能力が与えられている。

本実施例の場合、プロトコル・コントローラー０１は半
二重伝送と全二重伝送の両インターフェースを与える。

プロトコル・コントローラー０１によってこのプロトコ
ル・フォーマットに変換してから送り出されることにな
るデータがＩ１０バス・アダプタ装置（図示せず）のよ
うな他のシステム・コンポーネントからバスを介して受
信される。例えば関連するプロセッサ・コンポーネント
が制御ポート・コントローラー０７を利用して制御レジ
スタにアクセスし、本実施例の場合例えばファイバ・オ
プティックス変換ユニットに結合された受信ポート１１
７および送信ポート１１９を介してリンクへのまたはリ
ンクからのデータ転送を行なう。制御ポート・コントロ
ーラー０７は、リンクの挙動およびそれの上でア寸ティ
ーなデータ転送を制御しモニタするために用いられるレ
ジスタとプログラマブル論理アレイを含んでいる。

この経路を通じていくつかのエラー条件及び回復基準（
ｒｅｃｏｖｅｒｙ　ｍｅａｓｕｒｅ）の管理が行なわれ
る。制御ポート・コントローラー０７を介したデータ転
送は普通第１図に示すネットワーク層３のプロトコルに
従うヘッダ・メツセージ（詳細に後述する）−すなわち
ローカルＩ１０カードまたはＤＴＥと相補的なリモート
装置との間におけるデータ転送の設定および実行に用い
られるヘッダ・メツセージから成っている。タイミング
制御は、設計された商用の具体的な実現形態毎に固有の
ものである。

従って、本説明の全体に渡って一般的な言及にとどめる
ものとする。

装置ポート・コントローラ１１１はリンクのＩ１０トラ
フィックのほとんどを処理する高速の直接アクセス・ポ
ートを形成している。これにより、データの転送方向に
よって決まる、到着側の受信メモリ１１３または出発側
の送信メモリ１１５のいずれかとの直接データ経路が得
られる。特定のデータ・ストリームが終了条件に達した
時期を識別することに加え、装置ポート・コントローラ
１１１がデータの送受信を行なう準備が整ったか否かを
表示するため、ポート１０３を介してステタース表示が
与えられる。ここでもそのタイミングは、各装置に固有
のものとなる。

望ましい実施例の場合、制御ポート・コントローラ１０
７と装置ポート・コントローラ１１１はマイクロプロセ
ッサで制御される単一のレジスタ　１０３′として実現
することが可能である。

受信ポート１１７からの到着リンク・データＲＸＤＡＴ
Ａと送信ポート１１９への出発リンクデータＴＸ　　Ｄ
ＡＴＡの両経路にメモリが設けられており、本実施例の
場合このメモリはそれぞれアドレス可能な先入れ先出し
くＦＩＦＯ）メモリ１１３．１１５である。

出発側のＦＩＦＯである送信メモリ１１５のデータにつ
いては、プロトコル・コントロー５１０１１１ＦＩＦＯ
である送信メモリ１１５にロードされたデータ（送信デ
ータ）をリンク上のリモート・ノード装置が正確に受信
するまでそのデータへの重ね書きが行なわれないことを
保証しなければならなず；さらにリモート・ノードのコ
ントローラ（図示せず）の到着ＦＩＦＯがオー“バーラ
ンしないことも保証しなければならない。

受信ポート１１７からの到着データＲＸ　　ＤＡＴＡに
ついては、プロトコル・コントローラ１０１は全てのデ
ータがリモート・ノードの出発ＦＩＦＯへのロート順に
受信されることを保証し、またオーバーランが起ろうと
するとプロトコル・エラーが発生することも保証しなけ
ればならない。

受信コントローラ１２１は受信ポート１１７から並列デ
ータを受は取り、処理を施して、それにエラーがないか
を検証し、その上でプロトコルのリンク層２の情報を抽
出する。■フレームから取り出された正しいデータは出
発ＦＩＦＯである送信メモリ１１５から獲−得されたフ
ォーマット化されたバッファから成り、このデータは送
信されるべき特定のバッファを識別する情報ヘッダをデ
ータバッファの頭に付与し、さらにそのバッファにＣＲ
Ｃを付加してデータ・バッファの内容を保護することに
関わる。このデータは到着ＦＩＦＯである受信バッファ
１１３にロードされる。到着ＦＩＦＯである受信メモ！
Ｊ　１１３の現在の状態またリンク制御も含むリモート
・ノード情報がＩフレームとＣフレームから取り出され
、送信コントローラ１２３の挙動に対し指示が加えられ
る。本実施例においては、受信コントローラ１２１はま
たファイバ・オプティ４クス変換ユニットの受信器の状
態をモニタし、この情報を制御ポート・コントローラ１
０７を介して関連するマイクロプロセッサに与える。

プロトコル・コントローラ１０１はコントローラ１２３
を使って出発ＦＩＦＯである送信メモ！Ｊ　１１５から
のデータを送信ポート１１９を介してファイバ・オプテ
ィクス変換ユニットへ送り出す。送信コントローラ１２
３はまたリモート・ノードに状態情報を供給し、リンク
層２のプロトコルを介してリンク管理が行なえるように
する。データ情報と状態情報はそれぞれＩフレームとＣ
フレームに詰め込まれる。

プロトコル・コントローラ１０１が送信ポートかがバッ
ファをもう１つ受は入れられるかどうかの能力と、２）
送信すべきバッファが存在するかどうかである。プロト
コル・コントローラｌＯ１は受信コントローラ１２１を
介して受信データからリモート・ノードの到着ＦＩＦＯ
に関する状態を判定しなければならない。プロトコル・
コントローラ１０１が現在のＩフレームを送信できない
場合、Ｃフレームが送り出される。また送信コントロー
ラ１２３が行なうリモート・ノードの到着ＦＩＦＯの状
態に関する検査によって、未解決のバッファの肯定応答
送信の再試行が生じる。

本実施例に固有の特徴は、スイッチ１２５．１２７であ
る。これらのスイッチ１２５．１２゛７によって、到着
データ経路と出発データ経路に、手動によりあるいは自
動的に装置ポート・コントローラ１１１または制御ポー
ト・コントローラ１０７を指示する。

各Ｐ　Ｉ　ＦＯ１１３，１１５にはそれぞれそれ自体の
独立したスイッチ１２５．１２７が設けられている。ス
イッチ１２５．１２７が手動操作される場合、スイッチ
にポート・コントローラ１０７．１１１ノ一方ヲ指示す
ることにより、連係したプロセッサがＩ１０データ経路
への接続を明示的に確立することができる。自動モード
の場合、制御ポート・コントロ−ラのレジスタ１０３へ
前にロードしておいた情報に基づき各スイッチ１２５．
１２７は制御ポート・コントローラ１０７と装置ポート
・コントローラ１１１の間でトグル動作する。このスイ
ッチの特徴はデータ転送経路に影響するだけであり、制
御ポート・コントローラのレジスタ１０３へのアクセス
を禁止するものではない。

外部システム・クロック人力１０２を利用して２つの内
部用非オーバーラツプ・クロック信号を発生することに
よって、タイミング制御を行なうことができる。ＴＲＡ
ＮＳＭＩＴ　ＭＯＤＢの動作を行なうため、もう１つの
外部クロック入力１１８の信号が使用される。さらにも
う１つの外部クロック入力の信号を使用してＲＢＣＢＩ
ＶＢ　ＭＯＤＢの動作が行なわれる。いくつかの信号に
よりＲＢＣＩＥＩＶＥＩクロック領域とＴＲＡ−ＮＳＭ
ＩＴクロッククロック位相ける連絡を与えられなければ
ならない。これを実現するため、これらの信号はまずシ
ステム・クロック領域信号１０２に対して同期化され、
次にＴＲＡＮＳＭＩＴクロック領域信号１１８との同期
がとられる。望ましい実施例においては、内部システム
・クロック周波数は外部システムのクロック人力１０２
に比べて２倍であり、外部システム・クロック・サイク
ル毎に４つのクロック位相を発生することができる。

第４図には、上述の装置を実現した単一チップのＬＳＩ
集積回路に関するブロック図の一例が示されている。プ
ロトコル・コントローラ１０１によって実現されるプロ
トコルに関する以下の説明から分るように、この装置は
一般的に状態機械として動作するものとみなすことがで
きる。

プロトコル・コントローラ　１０１のＴＲＡＮＳＭＩＴ
セクションと　ＲＥＩＣＢＩＶＢセクションの両方とも
、ＣＲＣ回路を備えている。送信ＣＲＣ発生器２０１は
、データ・ストリームをモニタン、現時点のＣＲＣｂ−
ｕｎｎｉｎｇＣＲＣ）を維持する。各フレームの開始時
に、５ＴＡＲＴ信号がＣＲＣレジスタをクリアする。デ
ータに続く２つのクロック・サイクル間に、ＣＲＣレジ
スタの上半分の内容がゲートされてデータバスに送り出
される。これらの２バイトは、最終データ・バイトがク
ロックにより取り込まれた後のＣＲＣレジスタの内容を
表わしている。

受信ＣＲＣチエッカ２０３が、やはり現時点のＣＲＣを
維持しており、送信ＣＲＣ発生器２０１の場合とちょう
ど同じように各フレームの開始時にリセットされる。そ
れはまた最後の２クロツク・サイクル期間において、受
信データとＣＲＣレジスタの内容との動作しながらの比
較（ｒｕｎｎｉｎｇ　ｃｏｍｐ−ａｒｉｓｏｎ）を維持
する。これにより、受信ＣＲＣと局所的に計算したＣＲ
Ｃとの突き合わせを行なうことができる。

また、第４図に示すように、システム全体が必要する場
合には、通常のパリティの生成およびチエツクも行なわ
れる（パリティ生成器２０５、パリティ・チエッカ２０
７）。

装置が行なう動作の一般説明 一般に、本発明のプロトコルのメカニズムにはデータ伝
送を改善するいくつかの特徴が備わっている。

情報パケットのデータ部分のサイズが縮小される。情報
パケット内におけるデータ長の短縮によって、チップ上
でのバッファリングが可能になる。

この結果データアクセスが早くなるため、リンク速度が
向上する。

情報パケット・タイプと制御パケット・タイプの両方に
対し、パケット・ヘッダ内の別々のビットが使用される
。第５Ｃ図及び第５Ｄ図に示すように、制御パケットの
ヘッダは、パケット・タイプを列挙するため別々のビッ
トを使用している。

（第５Ｂ図に示す従来技術ではこれらのビットを各フィ
ールド中でコード化していたのと対比されたい。）個々
のビットが独立しているので、いくつかの制御フラグを
同時に送り出すことが可能になる。これによって、送出
される制御パケットの個数が減り、従ってリンクのスル
ーブツトが増大する。

パケット・タイプの数とそのヘッダのサイズが小さくさ
れている。パケット・タイプの数は、（従来の３つか（
ｂ）２つに減らされた。情報パケットのヘッダのサイズ
は２バイトから１バイトに縮小される。

パケットのヘッダ中に従来からある２つの変数ＶｓとＶ
ｒに対し、第３の状態変数Ｖｅが追加される。Ｖｅを追
加することによって、送信ＤＴＥが受信ＤＴＥをオーバ
ーランさせずにどれだけの情報送信ができるか分るよう
にすることができる。

た 第６図〜第９図は、本発明によって実現し弁なプロトコ
ル・フォーマットへのまたこのプロトコル・フォーマッ
トからのデータ変換にあたって行なわれる基本的な状態
機械の制御機能を示したフローチャートである。

送信モード 第４図及び第６Ａ図〜第６Ｃ図におけるフローチャート
を参照すると、ＴＲＡＮＳＭＩＴ　ＭＯＤεにおける動
作が望ましい実施例に関して定義されている。

当業者には明らかなように、実行すべき機能は、第４図
に示すプログラマブル論理アレイ（ＰＬＡ）であるホス
ト制御Ｐ　Ｌ　Ａ　１３１に記憶されたマイクロコード
で実現することができる。状態変数の関係に・ついては
（望ましい実施例の場合、モジュロ８算術で表した関係
）、前掲の表Ｉに要約した。

ホスト制御Ｐ　Ｌ　Ａ　Ｈｌの受信セクションのマイク
ロコードによって決まる制御方向により、送信メモリ・
バッファ１３３にデータがロードされる。

より短いバッファからの送信が必要であることを示すメ
高レベルのセグメントの終了（ＥＯ３）が直接メモリ・
アクセス（ＤＭＡ）制御レジスタに含まれていない限り
、１６バイトのバッファいっばいにロードされる。送信
メモリ・バッファ１３３のロードが済むと、ホスト制御
Ｐ　Ｌ　Ａ　１３１の送信セクションによって×信号Ｔ
Ｘ　　Ｆｕｌｌ（Ｘｌが〆セットされ、バッファが使え
ることが示される。この情報にはどれだけのバイトが有
効であるかを示すカウントが含まれている。プロトコル
・コントローラ１０１は、ＰＳＣ送信データバスを駆動
し、送信クロックの各サイクル毎に発生する信号を用い
て制御を行なう。プロトコロ・コントローラＬｏｔは、
各フレームの開始部にＢＳＣを挿入し、各フレームの本
体の後にはＣＲＣを、短いデータ・フレームであること
を示す必要があればＣＲＣの後にＶＬＦを挿入し、また
、各フレームの最後にはＥＯＦを挿入する。プロトコル
・コントローラ１０１はリセット後、ループバック・モ
ードに入る前後、およびパリティ・エラーが生じた場合
、ＩＤＬ信号を駆動する。

リンク送信制御Ｐ　Ｌ　Ａ　１３５はエフレームを送り
出すことによってユーザ情報を送信する。リンク送信制
御Ｐ　Ｌ　Ａ　１３５はＣフレームによって制御情報を
送信する。

Ｃフレーム送信が行なわれるのは以下のいずれかの場合
である：新しい制御情報がある場合；未解決のＲ３Ｎが
ある場合；未解決のＱＲＹがある場合；未解決のＲＬＲ
がある場合；及びＩフレームの送信が出来ない場合。制
御フラグのピッ）ＲＥＪ、ＱＲＹ、ＱＲ３，Ｒ３Ｎ、Ｒ
３Ａ、ＲＬＲ。

ＲＲＡのどれかがセットされている場合に、は必ずＴＲ
ＡＮＳＭＩＴ　ＭＯＯＲはＣフレームを送信しなければ
ならない。セットされたビットは全てＣフレームで伝送
されるため、２つ以上のビットがセットされている場合
でも送信の必要があるのは１つのフレームだけである。

制御フレームで送り出された全てのビットは、そのフレ
ームが送信されるとクリアされる。送信可能な状態にな
っているエフレームがなければ（あるいは、送信窓が閉
じている場合には）、Ｃフレームがリモート側に対して
ローカル受信器の状態に関する更新を行なう。

■フレームの送信が行なわれるのは：メモリ内に送信す
べき有効なデータが納められている場合、送信窓が開い
ている場合、およびＣフレームの送信を行なうための最
初の３つの理由がどれも真でない場合である。

リンクの他端に利用できるスペースがある場合、すなわ
ち送信窓が開いている場合はいつでも（５０９）、リン
ク送信制御Ｐ　Ｌ　Ａ　１３５によって、送信メモリ・
バッファ１３３からデータが送り出される。送信制御Ｐ
　Ｌ　Ａ　１３５は送信しているバッファのバッファ番
号ＮＳおよびローカル受信器が次に空にすることを期待
しているＩフレームのバッファ番号ＮＥを含むヘッダを
データの前につける。望ましい実施例の場合、このデー
タの後にはエラー検出のために用いられる１６ビツトＣ
ＲＣを付加し、そのフレームが１６バイト未満の場合に
は特殊文字ＶＬＦをその後に付ける。

望ましい実施例においては、未解決のフレームの数が利
用可能なバッファの数より１つ少ない場合、または同様
に送信シーケンス変数ＶＳが、送信窓変数ＶＷに隣接し
ていない場合（すなわち、ＶＳ＋１≠ＶＷ）に送信窓が
開く。このため、未解決フレームの数は制限され、ＴＲ
ＡＮＳＭＩＴ　ＭＯＤＥは送信時のエラーから回復する
ことが可能になる。

未解決フレームの最大数はフレームバッファの数から１
を引いたものに制限されるため、ポインタＶＳがＶＷに
追いつくことは不可能である。従って全てのバッファが
フルになっているのかそれとも全てのバッファが空にな
っているのかわからなくなるというあいまいさが排除さ
れる。フレームの送信時には必ず送信状態変数ＶＳがイ
ンクレメントされる。送信器は受信したフレーム内の受
信シーケンス番号ＮＲおよび空シーケンス番号ＮＥにそ
れぞれ基づいて、窓状態度数ＶＷの管理を行ない、エラ
ーの場合にはＶＳに修正を施して再送信を行なうことが
できる。

ＩＤＬ送信が行なわれるのは：　Ｒ３Ｔの後、ループバ
ックモードＪＬＢに入る前かこれから出る前、ＪＬＢに
入った後かこれから出た後、およびパリティ・エラーが
生じた場合である。

出力中にパリティ・エラーを検出すると、送信状態機械
は直ちにリンク上にＩＤＬを送信し始める。これにより
、リモート側でそのデータを有効と解釈しないことが保
証される。この時点で、プロトコル・コントローラ１０
１がローカル・マイクロプロセッサに対し割込みを行な
い、リセット信号を待って、それからはじめて別のＣフ
レームまたはＩフレームの送信を始める。

Ｃフレーム送信を行なうため送信状態機械が送り出すの
は：ＢＳＣ，２バイトの制御情報（制御ヘッダ）、２バ
イトのＣＲＣ，その次にＥＯＦである。

■フレーム送信を行なうため、送信状態機械が送り出す
のは：ＢＳＣ，１バイトのヘッダ情報、ユーザ・データ
、ＶＬＦ（１６バイトの送信が行なわれない場合）、オ
よびＥＯＦである。

タイマ 失なわれたフレームの回復に利用するため、リンク・レ
ベル・プロトコルは各ＤＴＥ毎にタイマを必要とする。

望ましい実施例では、タイマの接イト・データまでのフ
レーム・サイズの場合）。

このタイマは、その全持続時間の計時を行なうべく再始
動できあるいはいつでもクリア（ディスエーブル）でき
なければならない。送信窓に未解決の非肯定応答■フレ
ームが含まれている時、すなわちＶＳ≠ＶＡの場合ある
いは未解決のＱＲＹまたはＲＬＲがある場合には、いつ
でもタイマは作動状態のままである。タイマが時間切れ
になるとリモートＤＴＥに対するＱＲＹの送信が合図さ
れ、失なわれたフレームまたは肯定応答信号を検出し、
または応答がない場合のＱＲＹまたはＲＬＲの再送信を
検出する。

送信タイマを維持する規則は、次の通りである：■フレ
ームを送信する時、またはＱＲＹが立っているＣフレー
ムを送信する時、または、ＲＬＲが立っているＣフレー
ムを送信する時にタイマを（再）スタートさせる。１つ
以上のＩフレームが肯定応答を受け（ＶＡが移動する）
、更にその肯定応答の後１つ以上の■フレームがなお未
解決であり（ｖＡ≠ｖＳ）、ＱＲＹは未解決ではなく　
　（ＱＳ＝０）　、またＲＬＲも未解決ではない（ＲＲ
３＝０）場合にはタイマを再スタートさせる。■フレー
ムで未解決のものがなく　　（ＶＡ＝ＶＳ）　、ＱＲＹ
は未解決ではなく　　（ＱＳ＝Ｏ）　、またＲＬＲ“も
未解決ではない場合にはタイマをクリアする。

もしタイマが時間切れになったなら、ＱＳあるいはＲＲ
５のいずれかがセットされていれば対応するフラグのビ
ットがセットされたＣフレームを送り出してタイマを再
スタートさせ、ＱＳとＲＲ３のどちらもセットされてい
なければ、ＱＲＹがセットされたＣフレームを送り出し
てタイマを再スタートさせる。

プロトコル・コントローラ１０１が、こうしてすンク層
レベルのエラー制御をＴＲＡＮＳＭＩＴ　ＭＯＤＥにお
いて行なう点に注意すること。さらに、本発明のプロト
コル・コントローラ１０１はＴＲＡＮＳＭＩＴ　ＭＯ口
Ｅ第４図も参照するが、第７図のフローチャートに目を
転じると、ＲＢＣＢＩＶＢ　ＭＯＤＢの動作について示
されている。

ＲＢＣＢ［ＶＢ　ＭＯＤＢは状態機械のもう一つの動作
である。一般に受信状態の機械は人力フレームをチエツ
クし、ＣＲＣが正しく；バイト数が正しく；リンクエラ
ーの発生がなく；およびフレームシーケンスが！フレー
ムについて正しい場合、この受信状態機械はデータをＣ
フレームについてはリンク受信制御Ｐ　Ｌ　Ａ　１３９
内の適切なレジスタへあるいはＩフレームについては受
信メモリ・バッファ１３７中の適切なバッファヘラッチ
する。

各受信クロックのサイクル毎に、プロトコル・コントロ
ーラ１０１は、並列コンバータの受信データバスを読み
取る。フレームの本体から５つの制御バイト　（ＩＤＬ
ｌ　Ｂ５Ｃ５ＣＲＣ，ＶＬＦ、ＥＯＦ）とデータが取出
される。エラー・ビットがセットされていた場合は、そ
のデータを無視してホスト・メモリ・スタックのリンク
・エラー・カウンタにエラーを記録する。

リンク受信制御Ｐ　Ｌ　Ａ　１３９のマイクロコードに
よる制御下で、データが受信メモリ・バッファ１３７に
ロードされる。受信したフレームの最初のノイイトの最
上位ピットは、プロトコル・コントローラ１０１に対し
てそのフレームがＩフレームかそれともＣフレームかを
知らせる（ｄ０１）ものである。受信したヘッダ中のＮ
Ｅの値は、リンク送信制御ＰＬ　Ａ　１３５に送られ、
リンクのもう他端にデータを受入れるためのスペースが
あるか否かの判定を行なうのに利用される。上記３つの
条件を満足したのであれば、これも送り出されるだけで
ある。

物理的層の制御からＥＯＦを受信するまで、ＶＲの指示
するバッファ中でＩフレームのアセンブルを行なう（ｄ
０５）。バイトを受信しなか・らＣＲＣを計算し、フレ
ームの終了時にこれが受信したＣＲＣと一致するかチエ
ツクする。望ましい実施例では、エラーを検出できない
率を満足のいく水準に下げるため、ラインにおける任意
の２つのエラーを検出しようとする。はとんどの具体的
構成においては、任意の時点におけるＣＲＣレジスタの
状態は、現在の剰余を表している。最終的な剰余である
ＣＲＣレジスタの最終状態はフレーム・チェック語（Ｆ
ＣＷ）になり、データに付される。

受信器はＦＣＷを含む全て受信シーケンスを被除数とし
て用いる。エラーがなければ、受信側で計算される剰余
はゼロになる。なぜなら送信側で計算された剰余をＦｅ
２として用いたからである。

実際には、ＣＲＣレジスタの初期内容と最終内容が一致
することがないように（フレーム・デリミタがな（なっ
たことを検出するため）。これに少し修正が加えられる
。ＣＲＣレジスタを１に初期設定し、送信前に剰余を反
転しておく。受信側ではエラーがなければ剰余がある定
数になるとしてチエツクを行なう。並列動作の実現を単
純化するため、望ましい実施例ではＣＲＣレジスタの状
態が現在の剰余を表わさない回路を用いる。ただし、入
出力のシーケンスは同一である（同じ除算を実行する）
。従って、この場合ＦＣＷは剰余ではなくなり、このた
め受信側はこのＦＣＷをその除算の対象に含めることが
できなくなる。このＦＣＷは受信器が再度計算をしての
検証するシダナチュア（ｓｉｇｎａｔｕｒｅ）でしかな
い。この実施例ではＣＲＣレジスタの初期内容と最終内
容が等しくないので、フレーム・デリミタの欠如が検出
される。

不良ＣＲＣを伴うフレームや１６バイトよりも多いデー
タが入ったフレームまたリンク・エラーに関連したフレ
ームは廃棄される。ＶＲＯ値とフレームのヘッダにおけ
るＮＳフィールドの比較を行なうことによって、正しく
受信された■フレームにシーケンス・エラーがないかチ
エツクをする。

両者が一致せずまた拒絶状態とッ）　（ＲＪＳ）がセッ
トされていなければ、ＲＥＪフラグをセットし送信機が
拒絶フレームをリモートＤＴＥに送り返すようにする。

ここでＲＪＳもセットされ、正しい順序に従ったフレー
ムが受信されるまでそれ以上拒絶フレームが送信されな
いようになっている（正しい順序のフレームが受信され
るとＲＪＳがクリアされる）。

良好で正しい順序に従ったフレームが受信側のホスト制
御Ｐ　Ｌ　Ａ　１３１から操作できるようにされる。満
たされたバッファに対するＲＸ　　ＦＵＬＬ（Ｖｒ）ビ
ットをセットすることにより、受信ＤＭＡがバッファを
空にすることができる。バイトの受信時に数えられたフ
レーム長がそのバッファに対応するＲＸ　　ＣＮＴＲに
記憶され、ＶＲがインクリメントされる。

受信したＩフレームのヘッダ中のＮＥの値を利用して、
例えばデータが同時に両方向に送信されるような場合、
第８Ａ図及び第８Ｂ図に示すように、未解決フレームに
対する肯定応答を行なうようにすることができる。制御
フラグのビットかセットされない限り、■フレームはＣ
フレームに優先するため、リモートＤＴＥにおいて正確
にデータを受信したことを表わす唯一のものは、ＮＥが
進むことである。リモートＤＴＥからフレームが除去さ
れると、ＮＥが動くので、従ってそれはデータ受信が正
確に行なわれたことを意味し、これによってデータ受信
の確認ができる。従って、ＮＥがＶＡを通りすぎると、
ＶＡからＮＥ−１の番号の付いたフレームについての確
認がなされ、ＶＡはＮＥと等しくなるようにセットされ
る。肯定応答を受けないままのフレームがあれば、送信
タイマがスタートされる。正しく受信されたことの確認
がなされていないフレームがなくなると送信タイマがク
リアされる。どのフレームも肯定応答を受けていなけれ
ば（ＮＥ＜＝ＶＡ）タイマには変更は加えられない。ど
の場合にも、窓状態度数ＶＷが、ＮＥの値に更新される
。

第８図を参照すると、プロトコル・コントローラ１０１
は、また、到来Ｃフレームにも処理を施しく６０７）　
、これによってリンク層レベルでのＲＢＣＢＩ−ＶＢ　
Ｍ口ＯＢによるフロー制御とエラー回復が行なえるよう
にする。

Ｃフレームは２つの８ビツト・ラッチＣＬＩとＣｌ３に
分解される。フレームの受信中に計算されたＣＲＣが受
信したＣＲＣと等しくなければ、あるいはそのフレーム
に関連したリンクエラーがあれば、そのフレームはそれ
以上処理されずに廃棄される。ＣＲＣが一致すれば、ラ
ッチの各種ビットで表示される機能は下記のように実行
される；ＣＬＩ、ＲＥＪ　　ＶＳ＝ＮＲなる設定をする
ＣＬＩ、ＱＲＹ　　ＱＲ３ＴＲＡＮＳＭＩＴフラグをセ
ットする ＣＬＩ、ＱＲ３ＱＳをクリアし、ＶＳ＝ＮＲなる設定を
する ＣＬＩ、ＲＬＲチップのＲＬＲピンにパルスを加え、Ｒ
ＲＡ　ＴＲＡＮＳＭＩＴフ ラグをセットする Ｃｌ３、Ｒ２ＨＲ３Ｓ状態をセットし、マイクロプロセ
ッサに割込をかけ る ＣＬ２、ＲＲＡ　　ＲＲ３をクリアするＣｌ３、Ｒ３Ａ
　　Ｒ３Ｓをクリアし、マイクロプロセッサに割込をか
ける 送信側ＤＴＥからの未解決のＩフレームが、■フレーム
に関してのＮＥについて行なったのと同じやり方で、Ｃ
ｌ２内のＮＲフィールドに基き確認を受ける。窓状態の
変数ＶＷはＣＬＩ中のＮＥにセットされる。以前に肯定
応答を受けているフレームに肯定応答しようとするフレ
ームを受信すると、Ｒ５Ｎフラグがセットされる。この
条件は、そのフレームを再送信しても正しいものとする
ことができないので、データ転送を打ち切りリンクの再
同期化を行なう必要がある。

データ部分付きで受信されたＣフレームは廃棄される。

この時にはバイト・フレーミング・エラーが生じたもの
と見なされる。ＣＲＣエラーの場合と同じ手順がとられ
る。

同期化及び再同期化 ２つのＤＴＥがうまく通信するため、両者の同期化を行
なう必要がある。

再同期化はパワーアップ時、または２つのプロトコル・
コントローラ１０１が動作中に同期が外れたときいつで
もその時点に行なわれる。

再同期化の際、受信ＤＴＥプロトコル・コントローラ１
０１の状態変数は送信ＤＴＥプロトコル・コントローラ
１０１の状態変数に対し同期がとられる。Ｒ３Ｎビット
をセットしたＣフレームを送ると、受信ＤＴＥがＲ３Ｓ
をセットし全てのカウンタ及びフラグをクリアする。Ｒ
３ＮまたはＲ３Ａを受信するとマイクルプロセッサに割
込みが送られる。Ｒ３Ａを送信または受信するとＲ３Ｓ
がクリアされる。Ｒ３Ｓがセットされている間は、受信
した■フレームは皆廃棄され、また受信したＣフレーム
はＲ３Ｎ、Ｒ５Ａ、ＲＬＲ，及び、ＲＲＡについてだけ
処理される。

リモート・リンク・リセット　（ＲＬＲ）機能ＲＬＲ機
能は、リンクにおける低レベルの通報（ｓｉｇｎａｌｌ
ｉｎｇ）能力を与えるものであり、通常のデータ通信が
動作していないと思われる場合に利用す・ることができ
る。この通報を用いてリモートＤＴＥのリセットを行な
うというのがその意図するところである。

送信ＤＴＥがリモートＤＴＥへ送るＣフレームのＲＬＲ
を上げる。リモート側のプロトコル・コントローラ１０
１はＲＲＡフレームを戻すことによってＲＬＲの受信を
確認し、受信側のプロトコル・コントローラ１０１のＲ
ＬＲピンへパルスを印加する。リセットを必要とする回
路要素は皆この専用ピンをセンスすることができる。Ｒ
ＬＲピンのハルスハ、リセットがプロトコル・コントロ
ーラ自体Ｊこ影響を及ぼす場合、ＲＲＡの送信後まで遅
延させられる。プロトコル・コントローラ１０１がリセ
ットされると、ＲＬＲピンへの付勢は落される。

データフローの例 下記の表■はデータ転送の例を示すものであり、フロー
制御やリンク・エラーからの回復の際の互作用を示して
いる。１つの半二重チャネルしか示されていない点に注
意すること。プロトコルは対称のため、逆のチャネルの
動作も同じである。動作シーケンスの一部（例えば、フ
レーム送信やホストへめ情報転送）、送信窓、タイマ、
正しい順序からはずれたフレームの拒絶に関する動作を
より分りやすく′するため、拡大されている。

表■ 送信側　　　　　受信側 ｏｏｏ　　　　　　　　　　　　　　　　ｏ。

Ｉフレーム、ＶＳ＝Ｏ−０Ｋ Ｉフレーム、ＶＳ＝１−　０に ＣフＬ／−Ａ、ＶＲ＝２、ＶＥ＝０− （フレーム０．１の受信の確認、窓の変化はなし）１７
レーＡ、ＶＳ＝２−　０Ｋ ０２３　　　　　　　　　　　　　　　３ＯＩフレーム
、ＶＳ＝６−　０Ｋ ０２７　　　　　　　　　　　　　　’？’０ここで窓
が閉じられる フレーム０がホストへ送られる ７゛Ｉ ＣフＬ／−Ａ、ＶＲ＝７、ＶＥ＝１− １　７　７　（フレーム２〜６の受信の確認、窓を開く
）１７Ｌ／−Ａ、ＶＳ＝７−１１害−ＣＲＣ不良１　７
　０　窓が閉じられる　　　　　　　７１１７０　　　
　　　　　　　　　　　　７ｌ−Ｃ７Ｌ／−Ａ（間合わ
せヘノ゛応答）ＶＲ＝７、ＶＥ＝１−１　　７　　７　
　　（ＶＳを調整、窓を開＜）７１□ｌフレーム（再送
）、ＶＳ＝７−０に１　７　０　窓が閉じられる　　　
　　　　０１フレーム１〜５がホストへ送られる Ｃ７１ｚ−Ａ、ＶＲ＝０、ＶＥ＝６ （フレーム７の受信を確認、窓を開く）−■フレーム、
ＶＳ＝Ｏ−陣害一　ＣＲＣ不良■フレーム、ＶＳ＝１−
　　ＣＲＣＯＫシーケンス・エラー このフレームを捨て てＲＥＪ、ＲＪＳを １にセット □　■フレーム、ＶＳ＝２− シーケンス・エラー このフレームを檜て る ６　　　　０　　　３　　　　　）　　同　　　時　　
（−Ｃ７レーム（拒絶）ＶＲ＝０、ＶＥ＝６０６６００
ＶＳが更新される、窓は開いたまま□　■フレーム再送
　ＶＳ＝０−　０ＫＲＴＳをクリア −Ｉ　７レーＡ、ＶＳ＝１−　０Ｋ 表■の例から、Ｒ５Ｎの後、ポインタが全てゼロにセッ
トされることが分る　（１）。送信器がフレーム０を送
り出すと（２）ＶＳが１に更新され、フレームの受信が
適正に行なわれるとリモートがＶＲを１に更新する　（
３）。フレーム１についても同じことが行なわれる　（
４，５）。

次に、リモート装置は、Ｃフレームを返送しく６）、新
しいＶＲ値を示すが、これによってフレーム０および１
に対し肯定応答が行なわれ、ＶＳは２に移行する　（７
）。このステップではリモート装置がＶＥを変更しない
ので、窓に変化はない。

フレーム２〜６が送信され適正に受信される（８〜１０
）。リモート装置には未解決のフレニムが７つあるため
、窓は閉じられる（１１）。

リモート装置のホス）ＤＴＥがリモート装置からフレー
ム０を読み取ると（１２）、Ｃフレームを返送しＶＲ＝
７、ＶＥ＝１．になる（１３）。この結果、フレーム２
〜６に肯定応答が加えられ、フレームもう１つ分だけ窓
が開＜　（１４）。

次にフレーム７が送信されるが、伝送中にエラーが起る
（１５）。フレーム７の送信ということによって窓が閉
じる（１６）。ただし本例のこの部分ではエラーが起っ
ているため、肯定応答は生じない。

送信器のタイマが時間切れになり（１７）、ＱＲＹが送
り出される（１８）。リモート装置からのＱＲ３は、リ
モート装置が次に受取はずだと考えているフレームはフ
レーム７であることを表示する（２０）。次に、ローカ
ル装置がＶＳを７にリセットし、フレーム７が再送信さ
れる（２１．２２）。次に、窓が閉じられる（２３）。

次に、フレーム１〜５がリモート・ホストＤＴＥによっ
て読み取られる（２４）。ＶＲ＝０で、ＶＥ＝６のＣフ
レームがリモート装置によって送り出される（２５）。

この結果、フレーム７が肯定応答を受け、窓が開＜　（
２６）。

次にフレーム０が送信され、その受信時に、例示のエラ
ーが生じるものと仮定する（２７）。これは、ＶＳは更
新されるがＶＲは更新されないということを意味する（
２８）。次に、フレーム１が送り出されるがエラーは生
じない（２９）。再びＶＳが更新される（３０）。リモ
ート装置では、良好ではあるが、シーケンスからはずれ
たフレームが検出される。

そのフレームは廃棄され、拒絶状態がセットされて、Ｒ
ＥＪの送信が行なわれる（３０）。次にリモート装置に
よってＲＥＪが送信されるのと同時に、フレーム２が送
り出される（３１〜３３）。フレーム２はシーケンスか
らはずれているため、廃棄される（３１）。ＲＥＪを受
信すると、ＲＥＪが示すように、ローカル装置がＶＳ＝
Ｏにリセットしく３４）、フレーム０を再送信すること
から始動する（３５）。

フレーム０の受信が正確に行なわれるとリモート装置の
拒絶状態がクリアされ、通常の動作が再開される（３６
〜３８）。

本発明の望ましい実施例に関する以上の説明は、例示、
解説を目的として行なったものである。開示の形態によ
って、本発明について余すところなく明らかにしたわけ
でもないし、また、その形態にそっくりそのまま限定し
ようと意図したものでもない。当業者にとっては、もち
ろん、多くの修正および変更を加え得ることが明らかで
あろう。

同様に、既述の処理ステップの任意のものと他のステッ
プを交換することによって、同じ結果を得ることも可能
である。本実施例は本発明の原理右よびその実際の用途
が最も分りやす（なるように選択し説明を加えたもので
あり、これによって当業者が本発明を理解し考えられる
特定の用途に適した各種実施例や各種修正に対処できる
ようにするためのものである。

（発明の効果） 以上説明したように、本発明によれば伝送エラー制御や
フロー制御を効率的に行なうことが可能となる。

【図面の簡単な説明】

第１図はＯ３Ｉの階層を説明する図、第２図は通信リン
ク上の情報フローのストリーム・パターンを例示する図
、第３図および第４図は本発明の一実施例の主要部を示
す図、第５Ａ図および第５Ｂ図は従来技術によるフレー
ムを示す図、第５Ｃ図は本発明の一実施例による情報デ
ータ・フレームのヘッダを示す図、第５Ｄ図は本発明の
一実施例による制御データ・フレームのヘッダを示す図
、第６Ａ図ないし第６Ｃ図は本発明の一実施例において
送信モードでデータ・フローを確立する状態機械の動作
を示す図、第７Ａ図および第７Ｂ図は本発明の一実施例
において受信モードでデータ・フローを確立する状態機
械の動作を示す図、第８Ａ図は本発明の一実施例におい
てデータ・フレームの確認のための状態機械の動作を示
す図、第８Ｂ図は第８Ａ図に示された確認状態変数バッ
ファ領域ポインタ動作の例を示す図、第９八図ないし第
９Ｃ図は本発明の一実施例において内部同期条件を確立
するため・の状態機械の動作を説明する図である。 １０１：フロトコル・コントローラ １０２二外部システム・クロック入力 １０３：ポート １０３’：レジスタ １０７：制御ポート・コントローラ １１１：装置ポート・コントローラ １１３：受信メモリ １１５　　：送信メモリ １１６：外部クロック入力 １１７：受信ポート １１８　　：外部クロック入力 １１９：送信ポート １２１：受信コントローラ １２３：送信コントローラ １２５．１２７：スイッチ １３１：ホスト制御ＰＬＡ １３３：送信メモリ・バッファ １３５：リンク送信制御ＰＬＡ　　’ １３７：受信メモリ・バッファ １３９：リンク受信制御ＰＬＡ ２０１：送信ＣＲＣ発生器 ２０３：受信ＣＲＣチエッカ 出題人

Claims (2)

【特許請求の範囲】
1. （１）開放型システム相互接続モデルを用い下記（ａ）
   および（ｂ）を含むデータ伝送制御方法。 （ａ）リンク層スライド窓プロトコルにより伝送エラー
   制御を行なうように、伝送すべき 情報を前記リンク層スライド窓プロトコル に基いてフォーマットする、 （ｂ）リンク層スライド窓プロトコルにより伝送フロー
   制御を行なうように、伝送すべき 情報を前記リンク層スライド窓プロトコル に基いてフォーマットする。
2. （２）プロトコル制御装置を設けたデータ通信装置にお
   いて、 前記プロトコル制御装置は前記プロトコル 制御装置をローカル・データ端末装置に結合する第１入
   出力手段を前記プロトコル制御装置およびローカル・デ
   ータ端末装置を通信リンクに結合する第２入出力手段に
   結合し、 前記プロトコル制御装置は下記（ａ）ないし（ｅ）を設
   けたことを特徴とするデータ通信装置。 （ａ）前記第１入出力手段へまたそこから情報を転送す
   る第１ポート手段、 （ｂ）前記第２入出力手段へまたそこから前記情報を転
   送する第２ポート手段、 （ｃ）前記第１ポート手段に接続され前記ポート手段を
   通る入出力情報転送経路を制御す る切換手段、 （ｄ）前記第１ポート手段と前記第２ポート手段に接続
   され前記プロトコル制御装置を通 る情報をパイプライン処理する情報保持手 段、 （ｅ）前記情報保持手段と前記第２ポート手段に接続さ
   れ前記情報をプロトコルに基いて フォーマットする制御手段。