KR940002195B1 - 데이타 송수신 시스템 - Google Patents

데이타 송수신 시스템 Download PDF

Info

Publication number
KR940002195B1
KR940002195B1 KR1019860002068A KR860002068A KR940002195B1 KR 940002195 B1 KR940002195 B1 KR 940002195B1 KR 1019860002068 A KR1019860002068 A KR 1019860002068A KR 860002068 A KR860002068 A KR 860002068A KR 940002195 B1 KR940002195 B1 KR 940002195B1
Authority
KR
South Korea
Prior art keywords
data
code
obstacle
buffer
receiver
Prior art date
Application number
KR1019860002068A
Other languages
English (en)
Other versions
KR860007836A (ko
Inventor
깁슨 프레이저 알렉산더
토드 마샬 윌리암
그레고리 리들 가이
Original Assignee
아메리칸 텔리폰 앤드 텔레그라프 캄파니
엘리 와이스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아메리칸 텔리폰 앤드 텔레그라프 캄파니, 엘리 와이스 filed Critical 아메리칸 텔리폰 앤드 텔레그라프 캄파니
Publication of KR860007836A publication Critical patent/KR860007836A/ko
Application granted granted Critical
Publication of KR940002195B1 publication Critical patent/KR940002195B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0091—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location arrangements specific to receivers, e.g. format detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9047—Buffering arrangements including multiple buffers, e.g. buffer pools
    • H04L49/9052—Buffering arrangements including multiple buffers, e.g. buffer pools with buffers of different sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1829—Arrangements specially adapted for the receiver end
    • H04L1/1835—Buffer management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)
  • Computer And Data Communications (AREA)

Abstract

내용 없음.

Description

데이타 송수신 시스템
제1도는 본 발명에 따른 데이타 수신기를 상세히 도시한 블럭선도.
* 도면의 주요부분에 대한 부호의 설명
10 : 제1스테이지 11 : 제2스테이지
13 : 장애물(Barrier) 15 : 전송기
21 : R0 레지스터 21 : F 레지스터
22 : R1 레지스터 24 : R2 레지스터
25 : 순차 계수기 26 : 후미 레지스터
27 : 모드 레지스터 28 : 바이트 계수기
본 발명은 데이타 전송 시스템에 관한 것으로, 특히, 이러한 데이타 전송 시스템의 범 프로토콜 수신기에 관한 것이다.
데이타 전송 분야에 있어서, 각종 데이타 통신 단말기, 광범위하게 변하는 교통량(traffic) 특성 및, 통신 회로망의 요건은 모두 아주 복잡하게 되어 있으며, 그리고 대체로 서로 다른 데이타 전송 시스템이 본질적으로 상반된다. 동시에, 각종 단말기 및 컴퓨터 장비를 상호 접속하기 위한 요건과 데이타 전송에 대한 높은 의존성으로 데이타 전송 요소를 유연하게 충족시킬 수 있다.
데이타 전송을 위한 프로토콜은 적어도 다음과 같은 최하위 세 레벨을 갖는 계층으로 분할될 수 있다.
즉, 레벨 A-이것은 물리적 레벨이며, 그러고 전기적 전압 및 전류 레벨과 비트동기화를 다룬다.
레벨 B-이것은 데이타 링크 레벨이며, 그리고 에러 검출, 멀티플렉싱 및 엔벨로프(바이트)레벨 동기화를 다룬다.
레벨 C-이것은 데이타 패킷 레벨이며, 그리고 에러 제어, 흐름 제어 및 패킷 레벨 동기화를 다룬다.
레벨 A 및 B 프로토콜로 비교적 쉽게 구현(implement)될 수 있으며, 필요할 시에, 서로 다른 표준(standard) 사이에서 변환될 수 있지만, 한편으로, 레벨 C 프로토콜은 구현시키기에 복잡하고 어려우며, 서로 다른 표준 사이에서 변환시키기에는 더욱 어렵거나 불가능하다. 더우기, 프로토콜 정의 (definition)는 어려운 기술이며, 그리고 프로토콜 표준은 검증하기에 힘들고, 불명료하며 어렵다. 결국, 상당량의 장비는 이미 실존하고 상당히 상반되는 한 프로토콜에 따라 작동하는 그 자리에 위치한다. 이들 실존 프로토콜은 동기 전송, SDLC, HDLC, Xㆍ25(레벨 3), 개시/종료 및 원(raw) 바이트 스트림을 포함한다.
각종 서로 다른 레벨 C 프로토콜에 따라 작동하도록 설계된 단말기 장비와 인터페이스 할 수 있는 데이타 전송 회로망을 설계하는 방법이 문제점이다.
본 발명의 실시예에 따르면, 표준 프로토콜보다는 오히려 표준 데이타 수신기가 제공된다. 표준 수신기는 각종 서로 다른 프로토콜내의 데이타를 수신하여, 각 주요 특징을 지지하도록 충분한 적응성과 가능성을 갖고 있다.
특히, 표준 수신기는 블럭(다중 바이트) 모드나 문자(단일 바이트)모드로 작동할 수 있다. 그것은 데이타 버퍼를 포함하며, 그리고 동기 전송, SDLC, HDLC, TCP, Xㆍ25 레벨 3, 개시/종료 및 원 바이트 스트림의 모든 주요 특징을 구현하는 데이타 흐름 제어 명령의 레버터리(repertoire)에 응답한다.
특히, 표준 수신기는 버퍼 레지스터에 의해 분리된 두 스테이지로 분할된다. 제 1스테이지는 패킷 수납 프로세스를 처리하며, 또한 데이타 흐름 제어 명령을 처리한다. 제2스테이지는 로컬 사용자와 인터페이스 하여, 승인 명령을 처리한다.
본 발명의 한 특징에 따르면, 수신기 스테이지 사이의 버퍼 메모리가 버퍼를 두 파트로 분할하는 유동 장애물을 갖는 FIF0(선입, 선출)이며, 상기 파트중의 단 하나는 수신기의 제2스테이지에 접근하기 쉽다. 버퍼 데이타를 검증한 후에, 한 스테이지는 버퍼 장애물을 유동시키므로, 요구된 총 버퍼 저장을 최소로 하게 된다.
본 발명의 다른 특징에 따르면, 표준 수신기는 VLSI칩으로서의 하드웨어나 표준 부품의 소프트 웨어내에서 실현될 수 있다.
이하, 첨부된 도면을 참조로 하여 본원 명세서를 더욱 상세히 설명하기로 한다.
본 발명에 유용한 도시된 형태의 한 전송 시스템은 기본 데이타 스트림이 9비트 바이트의 순차(레벨 B프로토콜)로 이루어져 있는 시스템이다. 제9비트는 잔여 비트가 데이타나 제어 코드인 여부를 표시한다. 제어 코드는 모든 레벨에서 프로토콜을 시행하는 데에 이용된다. 본 발명은 그러한 전송 시스템과 관련하여 기술되지만, 다른 형태의 전송 시스템은 본 기술의 숙련자에게 명백한 방법으로 본 발명을 쉽게 이용할 수 있다.
단일 수신기가 모든 가능 레벨 C 프로토콜내에서 수신된 데이타를 처리하게 하기 위하여, 모든 프로토콜에 같거나 유사한 의미를 갖는 표준 제어 코드를 이용하는 것이 필요하다. 더우기, 표준 블럭 형싱(format)은 블럭 에러를 처리하는 데에 필요하다. 데이타 블럭은 중앙 정보를 수반한 다수의 데이타 바이트이다. 본 발명의 도시한 실시예의 한 특징에 따라, 데이타의 모든 블럭은 그들에 4바이트 후미(trailer)를 부가한다. 제 1바이트는 후미의 시작(BOT) 제어 코드이고, 제2 및 제3바이트(L1, L2)는 블럭내의 데이타 바이트수를 나타내며, 그리고 최종 바이트는 순차수(SEQ+i)를 포함하는 제어 코드이다. 연속 블럭의 순차수는 1씩 증대되는 모듈로 8이다. 즉, 순차수는 순차 블럭내의 값 0 내지 7이며, 그리고 에러 제어에 이용된다. 물론 다른 모듈로도 선택될 수 있다.
블럭은 헤더를 갖지 않고, 모든 제어 정보가 후미내에 있는 것을 알 수 있다. 헤더 정보는 모든 블럭이 수신되어 검사될때까지 기억되므로, 어떤 제어정보도 헤더내에 저장되지 않는다. 본 발명에 따르면, 모든 제어 정보는 데이타 바이트의 가변 길이 (length)블럭 다음의 후미내에 위치된다.
전술된 후미 형식은 하위 프로토콜 레벨, 통상적으로 레벨 B로 바이트 에러 검출 및 삭제에 의존한다는 것을 알게 된다. 이런 가정에 따라, 후미내의 바이트 길이는 블럭 에러 검출에 충분하다.
레벨 C 프로토콜을 필요로하는 데이타 스트림의 5 가능한 형태가 표 1로 요약되며, 여기서, 행은 각종 형태의 에러 제어, 즉 에러가 전혀 없고, 정정없이 에러검출, 그리고 재전송에 의한 에러 정정을 나타낸다. 표 1의 열은 흐름 제어의 부재 또는 존재, 즉 수신기가 전송기로 전송되는 데이타 스트림을 인터럽트할 수 있는 가능성을 나타낸다.
[표 1]
[프로토콜 표]
Figure kpo00001
가능한 5개의 서로 다른 형태의 데이타 스트림이 있다는 것을 알 수 있다. 재전송에 의한 정정이 흐름 제어 없이는 가능치 않으므로 하위행은 하나의 앤트리(형태 5)만 갖는다.
형태 1의 데이타 스트림은 노우 레벨 C 제어 코드를 포함하여, 노우 제어 또는 흐름 제어를 제공한다. 이러한 데이타 스트림은 매우 짧은 트랜잭션 및 실시간 데이타에 유용하다. 몇개의 실시예는 경보 시스템 데이타, 음성 코드 및, 저속 단말기에서의 입력을 포함한다.
형태 2의 데이타 스트림은 전송기와 수신기 사이의 속도 편기(mismatch)로 인한 데이타 손실을 막도록 흐름 제어를 하게 하지만, 데이타 바이트는 전송 에러가 발생할 경우에 드롭(drop)된다. 주머신으로 부터 단말기간의 출력은 전화선을 통한 저속 전송 뿐만 아니라 그런 카테고리로 분류된다.
형태 3 및 4데이타 스트림은 한번에 블럭이 적당하게 수신되거나 완전히 무시된다. 이런 형태의 데이타 스트림은 ETHERNET(제록스사의 상표)와 같은 동기 시스템에 이용된다. 형태 3의 데이타 스트림은 인터럽트될 수 없어, 최종 사용자가 오버플로우되지 않도록 윈도윙 구성을 공급해야 한다. 형태 4의 데이타 스트림은 전송기/수신기 속도 편기를 조절하도록 플로우 제어를 제공한다.
형태 5의 데이타 스트림은 소모된(lost) 또는 불완전하게 된 블럭을 재전송함으로서 에러프리(error-free)를 전송한다. 이것이 호스트 머신 사이에서의 통신에 대한 표준 방법이다.
본 발명에 따른 범 데이타 수신기를 제어하기에 적당한 전형적인 한 세트의 제어 코드가 표 2에 도시되어 있다.
[표 2]
[제어 코드]
Figure kpo00002
각종 형태 1 내지 5의 데이타 스트림에 대한 전송기의 하드웨어 구현에 대해서는 상세히 도시되지 않는다. 이들 전송기의 각각에 대한 한 실시예의 소프트 웨어 구현은 논리 이해로 기술된다.
도면에서, 선입 선출 다중 스테이지 버퍼 레지스터(12)에 의해 분리된 제1스테이지(10) 및 제2스테이지(11)를 구비하는 본 발명에 따른 범 데이타 수신기(100)의 하드웨어 구현의 상세한 블럭 선도가 도시되어 있다. 버퍼 레지스터(12)는 이동 가능한 장애물(13)에 의해 두 부분으로 분할되며, 제1스테이지(10)내의 제어회로의 제어하에, 상기 장애물(13)은 버퍼 레지스터(12)의 소정의 기억 위치로 이동될 수 있다. 버퍼 레지스터(12)는 표준 "선입선출(PIF0)"레지스터이며, 이동가능한 장애물은 억세스 회로내의 범위 레지스터에 의해 쉽게 구현된다. 이런 한 구현은 미합중국 특허 번호 제407,877호에 공개되어 있다.
장애물(13)을 포함하며, 스테이지(10) 및 (11)사이의 FIF0 메모리(12)는 버퍼(12)를 두 부분으로 분할한다. 장애물(13)의 오른편(헤드 H방향)의 부분만이 스테이지(11)에 이용 가능하다. 실로, 스테이지(11)는 장애물(13)이 버퍼의 단부 또는 말단(tail)으로서 인식하며, 장애물(13)이 버퍼 (12)의 리드 H에 위치할시에, 스테이지 (11)는 버퍼(12)가 텅빈(empty)것으로서 인식한다. 스테이지(10)는 장애물(13)을 버퍼(12)주위로 이동시킬 수 있으며, 특히, 장애물(13)을 버퍼(12)의 말단 T로 이동시킴으로서, 전 버퍼(12)가 스테이지(11)에 유효하게 된다. 스테이지(10)는 또한 말단 T를 장애물(13)로 이동시킴으로서. 장애물(13)의 왼편에 기억된 데이타를 적절하게 삭제시킨다. 블럭 모드의 작동법에 있어서, 장애물(13)은 후미 검증이 이루어질때까지 스테이지(11)에 이용할 수 없는 블럭을 구성하는 데에 이용되며, 그때, 장애물은 블럭이 유효(valid)할 경우에 검증된 블럭의 왼편으로 이동되거나, 또는 블럭이 유효하지 않을 경우에 말단은 장애물로 이동된다.
각 유효 블럭의 단부에서 발생된 ECHO 코드는, 그에 상당하는 데이나 바이트가 버퍼(12)에서 판독되어, 호스트 컴퓨터로 패스된 후에만 원격 전송기로 복귀된다. 유효하지 않은 각 블럭의 단부에서 발생된 리젝션 코드는 버퍼(12)내의 쓸모없는 블럭에 치환되어. 스테이지(11)에 의해 도달될시에 전송기로 복귀된다. ECHO 코드는 또한 SEQ코드가 문자 모드에서 수신될시에 복귀된다.
스테이지(10) 및 스테이지(11)가 비동기에 버퍼(12)를 억세스하되, 스테이지(10)는 데이타가 수신될시에 버퍼(12)를 적재하며, 스테이지(11)는 호스트 컴퓨터가 데이타를 억세스할 수 있는 한 빨리 버퍼(12)를 텅비게한다.
에러 제어에 따른 모든 형태의 데이타 스트림에 있어서, 쓸모없는 데이타 블럭은 간단히 제거된다. 형태 5의 시스템에 있어서, ECHO 긍정 응답이 수신되거나 REJ가 수신될때까지 전송기는 전송후에 블럭을 보류한다. ECHO 코드가 수신될 경우에, 다음 순차 번호를 갖는 블럭이 전송된다. REJ 코드가 수신될 경우에, 같은 순차 번호를 갖는 블럭이 재전송된다.
도면의 데이타 수신기는 모든 형태 1 내지 5의 프로토콜내의 데이타를 수신할 수 있다. 본 발명에 따르면, 서로 다른 각종 데이타 프로토콜에 의해 요구된 모든 기능을 실질적으로 제공하도록 단일 표준 프로토콜 정의는 충분한 가요성(flexibility)의 표준 수신기를 제공함으로서 회피된다. 이러한 표준 수신기는, 서로 다른 각종 데이타 프로토콜을 이용한 데이타 링크를 포함하여, 큰 복소수 데이타 회로망의 창생(creation)을 크게 단일화시킨다.
이러한 범 가요성을 성취하기 위하여, 표준 데이타 수신기는 두 모드, 즉 블럭 모드나 문자 모드중의 어느 하나에서 작동할 수 있다. 이러한 것을 종료시키기 위하여, 도면의 수신기의 제1스테이지는 거리(distant) 수신기로 부터 초기화 작업 명령을 인식할 수 있다. 초기화 작업 명령은 그때 적절한 블럭이나 문자 모드로 도면의 수신기(100)를 세트시키는 데에 이용된다. 문자 모드에서, 스테이지(10)는 데이타 문자 및 흐름 제어 문자를 그것이 수신될시에 버퍼 레지스터(12)상으로 패스시킨다. 도면의 수신기의 제2스테이지(11)는, 출력 리드(14)에 접속된 데이타 활용회로상으로 데이타 문자를, 패스시켜, 흐름 제어 문자(ECHO 또는 REJ)가 버퍼 레지스터(12)에서 이동될시에 로컬(local) 전송기(15)를 통지한다(notify). 그후 이러한 통지는 전송된 데이타의 적절한(또는 잘못된) 수신에 대한 원격 전송기의 신호를 표시하는 데에 이용된다. 도면의 수신기는 또한 버퍼 레지스터(12)에서 취해진 최종 흐름 제어 문자에 대해(전송선(16)에 접속된) 거리 전송기로 부터 요구에 응답한다. 이런 정보로 긍정 응답 코드가 소모될 경우에 거리 전송기가 적당하게 재작동된다.
이러한 접속의 "데이타"나 "바이트"는 표 2의 제어 코드와는 다르다는 것을 알수 있다. 이것은 다른 레벨로 프로토콜을 구현하는 데에 이용될 제어 코드를 포함한다.
블럭 모드에서, 버퍼 레지스터(12)는 단일 데이타 문자보다는 오히려 안전하고 유효한 데이타 블럭을 포함한다. 완전한 유효 데이타 블럭은 후미가 뒤따르는(0인) 다수의 데이타 엔벨로프로 이루어져 있다. 문자 모드에서와 같이, 전송기(15)는 흐름 제어 코드가 버퍼(12)에서 이동될 시에 통지된다. 도면의 수신기(100)는 또한 원격 전송기에 응답하여, 버퍼(12)내에서 위치된 최종 블럭이나 버퍼(12)에서 이동된 최종 블럭을 일치(identity)시킨다. 도면의 수신기(100)는 또한 불완전하거나 순차적이 아닌 블럭이 수신될 경우에 원격 전송기를 통지한다.
블럭 모드에서, 데이타는 4개의 엔벨로프의 후미가 뒤따르는 데이타 엔벨로프의 패킷으로 집단화된다. 제1후미 엔벨로프는 "후미의 시작"(BOT)을 표시하는 제어 문자이다. 후미의 제2 및 3엔벨로프가 패킷의 길이
Figure kpo00003
(즉, 블럭간에 변할 수 있는 데이타 엔벨로프의 수)를 표시한 두 바이트(L1 및 L2)를 포함하는 반면에, 최종 엔벨로프는 0 및 7 사이의 순차 번호에 따라 패킷의 순차 제어 코드(SEQ)를 포함한다. 따라서, 식별가능한 8개의 순차 코드는 서로 다른 8개의 순차 번호의 각각에 대한 한 순차 코드가 수신된다. 이런 형태의 에러 제어는, 패킷의 어떤 부분도 소모(길이)되지 않으며, 그리고 어떤 완전한 패킷도 소모(순차 번호)되지 않는가를 검사하는 역활을 한다.
일반적으로 어떤 에러 제어도 이용되지 않으므로, 도면의 수신(100)는 그것을 통해 직접 형태 1 및 2의 데이타 스트림을 패스시킨다. 에러 제어가 이용되는 형태 3, 4 및 5에 있어서, 데이타는 그것이 후미 정보를 이용하여 검증될때까지 버퍼(12)내에서 버퍼된다. 형태 3 및 4의 스트림에서, 잘못된 데이타 블럭이 간단히 제거되는 반면에, 형태 5에서의 잘못된 데이타 블럭은 제거되지만, 원격 전송기에 의해 재전송된다.
흐름 제어(형태 2, 4 및 5)는 순차 번호 코드에 의해 구현된다. 이들 순차 코드(관련된 ECHO 및 REJ 코드와 함께)는 전송기로 하여금 얼마나 많은 정보가 수신기에서 처리되는가를 항상 알게 한다. 형태 2의 데이타 스트림에서, 순차 번호 코드는 간격에서의 데이타 스트림에 배치되어, ECHO 코드와 함께, 버퍼(12)의 오버플로우를 방지하도록 모니터된다. 형태 4 및 5의 데이타 스트림에서, 순차 번호 코드는 후미부를 형성하여, 같은 기능을 제공한다.
한 제어 코드로 시작하여, 다른 제어 코드로 종료하는 후미 형식의 선택으로 후미 그 자체에서 발생하는 에러를 최소화시킨다는 것을 알 수 있다. 마찬가지로, 길이를 선행시킴으로서, 순차 번호가 또한 에러를 최소화시켜, 잘못된 순차가 유효 데이타 블럭으로서 수납되도록 세 독립 에러를 필요로 한다. 전송기가 소정의 주어진 순간에서 탁월한 7개의 블럭만을 구비할 경우, 그때 어떤 에러 결합도 부정확한 블럭을 수납할 수 없다. 순차 번호는 에러 제어 시스템에 대해 설명할 실시예의 순환 모듈로 8이다.
상기 배경에 따라, 도면은 계속 기술된다. 도면에서, R0 레지스터(20), R1 레지스터(22), 및 R2 레지스터(24)는 모두 제어 코드 레지스터이다. R0 레지스터(20)는 전송기(15)를 제어하기 위한 거리 수신기로 부터 제어 코드 표시 응답을 보류한다. R1 레지스터(22)는 도면의 수신기로 부터 원격 전송기로 전송되도록 제어 코드를 포함하되, 블럭 유효검사/리젝션 코드는 제외된다. R2 레지스터(24)는 (유효검사를 하지 않는)형태 1를 제외한 형태의 데이타 스트림에 대한 블럭 유효검사/리젝션 코드를 포함한다. 각종 코드의 각각에 대한 분리 레지스터는 또한 필요하다면 공급될 수 있다.
각각의 레지스터(20), (22), (23) 및 (24)는, 제어 코드가(스테이지 (10) 또는 스테이지(11)에 의해) 그에 상당하는 레지스터내로 입력될시에 세트되어, 코드가 그에 상당하는 레지스터에서 판독될시에 전송기(15)에 의해 리세트되는 엑스트라 "S"(상태) 비트를 갖는다. 코드 레지스터(20 내지 24)는 전술된 모든 프로토콜을 구현한다. 일반적으로, 회로망을 통하여 전송기(15)에 접속되며, 수신기(100)와 같은 원격 수신기로 부 터 응답 레지스터(20)는 응답 코드를 보류한다. 이들 응답 코드는 원격 수신기로 부터 ACK, ECHO, REJ, AINIT 및 INITREQ 코드를 포함하며, 그리고 수신기(100)에 의한 응답과 관련하여 이후에 기술된다.
세 로컬 가변 레지스터(25), (26) 및 (28)는 수신기(100)의 상태를 임시로 기억시키기 위해 제공된다. 특히, 순차 번호 계수기(25)는 연속 유효 데이타 블럭이 호스트로 패스되는 것처럼 수신기(100)에 의해 수신된 상기 블럭을 계수한다. 이런 순차 번호는, 후미 블럭내에서 수신된 순차 번호의 유효 검사를 하도록 이용되며, 그리고 원격 전송기의 신호 표시를 위한 ECHO, ACK 및 REJ 코드를 형성하는 데에 이용된다.
후미 레지스터(26)는 길이 및 순차 번호가 유효검사될때까지 수신된 후미 코드를 보류한다. 모드 레지스터(27)는, (INITI 코으로)블럭 모드에서는 세트되고, (INITO 코드로)문자 모드에서는 리세트되는 1비트 레지스터이다. 개시 또는 생략성(default) 모드는 문자 모드이다. 바이트 계수기(28)는, 후미 레지스터(26)내의 길이 계수와 비교하기 위해 수신된 데이타 바이트를 계수한다.
문자 모드에서, 도면의 수신기(100)는 다음과 같이 작동한다. 즉, 수신된 제1제어 코드는 스테이지(10)에서 수신될시에 모드 레지스터(27)를 문자 모드로(문자 모드가 모드 레지스터(27)에 이미 저장되어 있지 않을 경우) 리세트시키는 INITO 코드이다. 동시에, 후미 처리는 디스에이블되며(앞서 인에이블되었다면), 그리고 R1 레지스터 (22)는 AINIT 코드로 적재된다. 전송기(15)는 R1 레지스터(22)에서의 AINIT 코드를 다음 이용 가능한 바이트 윈도우내의 유출 디지탈 스트림 내에 위치시킨다. 이런 복귀 코드는, 다른 모든 복귀 코드와 같이, 데이타 스트림내의 어느 곳에 삽입되어, 원격 수신기에서 적절히 응답된다. 이들 복귀 코드는 블럭 재형성되기 전에 원격 수신기에서 이동된다. 이동가능한 장애물(13)은 버퍼(12)를 플러쉬(flush)(사실상 텅빔)하도록 버퍼 레지스터(12)의 말단 T로 이동되어, 스테이지(11)에 쓸모없는 전 버퍼 레지스터를 구성 한다.
모든 후행 데이타 바이트는 말단 T에서의 버퍼 레지스터(12)내에 적재되며, 그리고 장애물 B는 각각의 신규 부가된 바이트의 단부로 이동된다. 스테이지(11)는 즉시 이들 데이타 바이트를 이동시켜, 상기 바이트를 선(14)을 통해 호스트 머신으로 패스시키기 시작한다.
문자 모드 데이타 스트림이 형태 2일 경우, 순차 코드는 데이타 스트림내의 간격으로 배치된다. 이들 순차 코드중의 하나가 스테이지(10)에서 수신될시에, 그것은(ECHO+i)로 번역되어, 버퍼 레지스터(12)상으로 패스되며, 상기에서 "i"는 수신된 SEQ 코드에서 같은 순차 번호이다. 스테이지(11)에서 수신될시에, (ECHO+i) 코드는 R2 레지스터(24)내에 위치된다. 전송기(15)는 (ECHO+i) 코드를 다음 이용가능한 바이트 윈도우내의 유출 데이타 스트림내로 이입한다.
ECHO 복귀는 그때 속도 매칭을 위한 데이타 전송의 인터럽션 및 재개시를 원격 전송기에 의해 제어하는 데에 이용된다. 전송기는, 순차 번호의 순환 모듈로 8을 이용하여, 전송될 다음 순차 번호가 최신 수신된 ECHO 순차 번호를 매치할시에 전송을 블럭한다. 따라서, 데이타 속도 편기를 조절하기 위하여, 기껏 7개의 데이타 블럭은 레지스터(12)내의 수신기(100)에서 버퍼된다. 값
Figure kpo00004
는 순차 계수기(25)내에 저장된다.
원격 전송기는 타임 아웃 회로에 의해 소모된 ECHO 또는 ACK 코드에 대해서 보호된다. 기재된 ECHO 코드가 수신되기 전에 타임 아웃이 발생할 경우, 전송기는 ENQ 코드를 유발시킨다. 스테이지(10)에 의해 수신될시에, ENQ 코드는 1비트 F 레지스터(21)를 세트시켜, 최신(ECHO+i) 코드가 R2 레지스터(24)에서 재전송되게 하며, 그후(ACK+j) 코드가 이루어지되, 여기서 j는 스테이지(10)에 수신되어, 순차 계수기 (25)내에 기억되는 최신 순차 번호이다. CHECK 코드에 대한 응답은 간단한(ACK+j)이며, 여기서 j는 수신된 최종 순차 번호이다.
블럭 모드에서, 전송은 스테이지(10)에서 수신된 INIT1 코드에 의해 개시된다. INIT1 코드에 응답하여, 버퍼 메모리(12)는 삭제되고, 모드 레지스터(27)는 블럭 모드로 세트되며, 후미 레지스터(26)는 후미 처리를 따라 인에이블되고, 순차 번호 계수기(25) 및 바이트 계수기(28)는 0으로 리세트되며, 그리고 R1 레지스터(22)는 AINIT 코드로 적재되어, 다음 이용 가능한 바이트 윈도우내에 전송된다. 이동가능한 장애물(13)은 버퍼(13)의 헤드 H로 이동되어, 후미 처리(데이타 블럭 검증)가 완료될때까지 스테이지 (11)에 쓸모없는 상기 헤드 H내에 기억된 데이타를 구성한다.
스테이지(10)에 의해 수신되는 바와같이, 데이타 바이트는, 장애물(13)에서 시작하여, 버퍼 레지스터(12)내로 적재된다. 각 데이타 바이트가 버퍼 레지스터(12)로 패스됨에 따라, 바이트 계수기(28)는 1씩 증가된다. 데이타 블럭쪽 단부에서, BOT(후미의 개시) 코드로 구성되어, 후미는 블럭의 길이(하위 순서 비트 부터 2160-1 데이타 바이트까지)를 포함한 두 바이트로 수신되며, SEQ 코드에 의해 적절한 순환 순차 번호로 종결시킨다. BOT 코드에 따른 세 바이트는 후미 레지스터(26)내에 위치되며, 여기에서 길이가 바이트 계수기(28)의 계수와 비교되며, 그리고 순차 번호는 순차 계수기(25)내에서(계수+1)(모듈로 8)에 비교된다. 두 비교로 매치될 경우, (ECHO+i)코드는 버퍼(12)내에 위치되고, 장애물(13)은 ECHO 코드를 바로 지나 이동된다. 이런 데이타 블럭은 별과적으로 데이타 바이트를 선(14)으로 패스시키기 시작하는 스테이지(11)에 유용하다. 바이트 계수기(28)가 리세트되어. 순차 계수기(25)는 다음 데이타 블럭의 수신에 대비하여 모듈 8의 1씩 증가된다.
검사(길이 및 순차 번호)의 어느 하나가 불능일 경우, 장애물(13)뒤의 데이타는 말단 T를 장애물 B위치로 이동시킴으로서 잘못된 것이 제거된다. 스테이지(11)에 유용한 REJ 코드를 구성하도록 한 자리씩 이동된 신규 말단 T위치 및 장애물(13)에서 (REJ+j)코드(여기서 j는 순차 계수기(25)내의 값임)는 버퍼(12)로 그때 적재된다. ECHO 코드 또는 REJ 코드가 버퍼 레지스터(12)의 헤드 H에 도달할시에, 그것은 원격 수신기로 역 전송되도록 스테이지(11)에 의해 R2레지스터(24)내에 위치된다.
ECHO 또는 REJ 코드가 원격 수신기로 전송될시에 소모되는 경우, 타임 아웃은, ENQ 코드가 전송되게 하여, 문자 모드에서와 같이 발생한다.
CHECK 코드는 에러 제어에 대해서만이 어떤 전송기내의 ENQ 코드와 같이 이용되어, 단시간 타임 아웃이 일어난다. 형태 5의 시스템에서, 데이타 블럭은 긍정 응답이(REJ가 수신될 경우에 재전송하도록) 수신될때까지 전송기에서 보유된다. CHECK 코드에 대한 응답은 간간한(ACK+j)이며, 여기서 j는, 보유된 블럭 순차 번호로 전송기에서 체크하도록, 수신되어 순차 계수기(25)내에 기억된 최종 순차 번호이다.
도면의 수신기(100)는 형태 1, 2, 3, 4 및 5형식내의 데이타 스트림을 수신할 수 있으며, 그리고 이들 각종 데이타 스트림의 모두를 전송하는 데에 필요한 모든 프로토콜을 공급한다는 것을 알 수 있다. 형태 1의 데이타 스트림에서, INIT0/AINIT 상호 교환은 수신기가 초기에 인에이블될시에 생략성 문자 모드를, 세팅할 경우에 이루어지지 않는다. 또한, 소정의 모드에 대하여, 서비스 요구는 전송기의 모드를 포함하며, 그리고 응답은 수신기의 모드를 포함한다. 그들이 매치될 경우. 초기에는 어떤 핸드쉐이크(handshake)도 필요치 않는다. 회로의 한 단부에서의 수신기가 전송기의 모드 세팅을 원할 경우에, INITREQ 코드는 응답이 전송 모드에 따라 INIT0 또는 INIT1인 것으로 전송된다. AINIT 응답은 INITO 또는 INIT1을 확실하게 수신한다.
버퍼 메모리(12)는 호스트 컴퓨터의 내부 메모리내에서 쉽게 구현된다. 이것은, 이동 가능한 장애물 제한이 구현되어, 전송기(15)는 버퍼 기억 장치내에 적재된 제어 코드로 억세스하는 동안에는 문제가 되지 않는다.
서로 다른 각종 형태의 데이타 스트림이 함께 멀티플렉스되는 멀티플렉스 모드의 수신기(100)를 작동하는 것이 또한 가능하다. 그런 경우에서, 각각의 서로 다른 데이타 스트림은 유일하게 설정된 시간 유도 채널을 사용한다. 물론, 그때 신호를 디멀티플렉스시키고 분리시키는 것이 필요하다. 각 데이타 스트림은 그때 그 자체의 버퍼 레지스터를 갖지만, 후미 처리 및 바이트 조정 회로는 모든 채널로 시분할 된다. 멀티플렉스된 작동에 적당한 버퍼 레지스터 장치는 미합중국 특허원 제4,499,576호에 공개되어 있다.
표 2(BOT, BOTM 및 VOTS)에 서로 다른 3가지 종류의 BOT 코드가 있다는 것을 알수 있다. 이들 세 코드는 후미 개시에 적당하지만, 후자둘(BOTM 및 BOTS)은 약간 서로 다른 후미 처리에 이용된다. 후미 코드의 BOTS 개시는 소위 불리워지는 S형에서 이루어진다. S형 블럭이 에러 검출은 되지만 에러 정정은 되지 않는 형태 3 및 4의 데이타 스트림에 이용된다. 블럭이 에러에 의해 삭제될 경우, 모든 후행 블럭의 순차 번호는 형태 3의 시스템내에서 에러가 발생한다. BOTS 코드는, 그러한 시스템내의 S형 블럭에서 이용되어, 정정 및 틀린 블럭 양자에 대한 순차 계수기(25)내에서 증가한다. 프레임은 정규(BOT) 블럭이 뒤따르는 다수 BOTM 블럭으로 이루어지는 고레벨 프레이밍 구성을 지지하도록, BOTM 코드는 어떤 시스템내에서 이용된다.
비순차 불럭 코든 BOU 및 EOU는 고레벨 프로토콜내에서 신속히 처리된 데이타를 전송하기 위하여 흐름 제어 기계를 바이패스시키는 총 데이타를 전송하는 데에 이용된다.
이하, 모든 제어 코드에 대한 도면의 수신기(100)의 반동(reaction)이 완전한 가에 대해 기술된다. ENQ 제어 문자가 스테이지(10)에 의해 수신될시에, F레지스터(21)는 "1"로 세트되고, R1레지스터(22)는 (ACK +j)로 적재되며, 여기서 j는 순차 계수기 (25)내의 순차 번호이다. ENQ 코드는 또한 후미 버퍼 레지스터(26)을 삭제시켜, 장애물(13) 뒤의 소정의 데이타를 지운다.
CHECK 제어 코드가 수신될시에, 세트되지 않는 F레지스터(21)를 제외하면, 상기 코드는 ENQ 제어 문자가 수신되지 않은 상태를 표시하도록 이용된 ENQ 코드와 동일하게 작동한다.
INIT1 제어 코드가 수신될시에, 버퍼 메모리(12)는 삭제되고, 후미 처리가 세팅모드 레지스터(27)에 의해 인에이블된다. 순차 계수기(25) 및 바이트 계수기(28)는 0으로 세트되고, R1레지스터(22)는 AINIT 코드로 적재된다. INIT0 코드가 수신될 경우, 모드 레지스터(27)는 후미 처리를 디스에이블 하도록 리세트되고, R1레지스터(22)는 AINIT로 적제된다.
BOT(또는 BOTS나 BOTM)제어 코드가 수신될 경우, BOT 코드와 후행 두 바이트는 후미 레지스터(26)내로 적재된다. 데이타 문자(SEQ 코드 대신)가 즉시 이들 세 바이트에 계속될 경우, 후미 레지스터(26)는 삭제되어, 잘못된 후미를 무시한다.
비순차 메시지, 즉 SOU 코드로 진행되어 EOU 코드로 종결되는 메시지가, 상기 두 코드 사이에서 정확히 두 데이타 바이트를 포함하며, 수신될 경우, 상기 메시지는 즉시 제1도에서 처리되지 않고 호스트로 패스된다.
(SEQ+i)코드가 문자 모드(모드 레지스터(27)는 리세트)에서 수신될 경우, 그것은 (ECHO+i)코드로 변환되어, 버퍼 레지스터(12)로 직접 전달되며, 이동된 장애물(13)은 즉시 스테이지(11)가 ECHO 코드에 억세스하게 하도록 ECHO 코드를 패스시킨다.
(SEQ+i) 코드는 후미 처리가 인에이블할시에(모드 레지스터(27)는 세트) 수신될 경우,
Figure kpo00005
는 순차 계수기(25)내의 (순차번호+1)(모듈로 8)에 비교되고, 후미 레지스터(26)내의 길이는 계수기(28)의 바이트 계수에 비교된다. 어느 한 검사가 불능일 경우, 장애물(13)뒤의 데이타는 레지스터(12)의 말단 T를 장애물(13)의 위치에 세트시킴으로서 제거된다. 후미 코드의 개시는 검사가 불능일시에 BOTS일 경우, 순차 계수기(25)는
Figure kpo00006
로 세트되고, (ECHO+i)는 버퍼(12)내에 위치된다. 그렇지 않으면, 계수기(25)의 순차 번호가 뒤따르는 REJ 코드는 버퍼(12)내에 위치된다. 장애물(13)은 스테이지(11)에 유효한 상기 코드를 구성하도록 이동된다.
검사는 (SEQ+i) 코드가 수신될시에 성공적일 경우, 계수기(25)는 i로 세트되고, (ECHO+i)는 버퍼(12)로 시프트된다. 장애물(13)은 그때 스테이지(11)에 유효한 전 데이타 블럭을 구성하도록 말단 T로 이동된다.
수신기의 스테이지(11)는 호스트 머신과 인터페이스하여 조정된다. 따라서, 레벨 A 프로토콜은 호스트 머신의 것과 매치한다. 바이트가 버퍼(12)로 부터 상기 레벨 A프로토콜의 출력선(14)으로 한번에 1씩 패스된다. (ECHO+j) 또는 (REJ+j) 코드가 버퍼(12)에서 검색될 경우, 코드는 선(14) 대신에 R2 레지스터(24)로 이동된다. 적재될시, 레지스터(24)내의 상태 비트는 기억된 코드를 전송하도록 신호 전송기(15)로 세트된다.
도면의 수신기(100)로 만족하게 작동하는 각종 전송기는 본 분야의 숙련자에 의해 쉽게 제조될 수 있다. 그러나, 적절한 전송기의 논리를 설명하기 위하여, 각종 형태의 전송기의 소프트 웨어 구현은 표 3 내지 7에서 설명한다. 이들 전송기의 구현은 판독을 쉽게 하기 위한 고레벨 의사 코드로 기록된다.
[표 3]
[형태 1의 전송기]
Figure kpo00007
[표 4]
[형태 2의 전송기]
Figure kpo00008
[표 5]
[형태 3의 전송기]
[표 6]
[형태 4의 전송기]
Figure kpo00009
[표 7]
[형태 5의 전송기]
Figure kpo00010
마지막으로, 상기와 같은 것을 완료하기 위하여, 도면의 수신기(100)의 의사 코드 구현은 제각기 스테이지 1 및 2를 나타내는 표 8 및 9에서 설명된다.
[표 8]
[범 프로토콜 수신기]
[스테이지 1]
Figure kpo00011
[표 9]
[수신기]
[스테이지 2]
Figure kpo00012

Claims (9)

  1. 데이타 수신기에 있어서 선입선출 버퍼 기억 수단, 상기 기억 수단을 두부분으로 분할하기 위한 상기 기억 수단내의 이동 가능한 장애물, 상기 장애물에 근접하는 기억부에서 시작되고 상기 장애물에서 멀리 이격된 단부에서 끝나는 상기 부분들중의 하나에 수신된 데이타를 기억하기 위한 수단, 상기 한 부분에 상기 수신된 데이타를 처리하기 위한 수단, 상기 처리 수단에 의한 처리후에 상기 단부로 상기 장애물을 이동하기 위한 수단, 및 상기 두부분의 다른 한쪽에로의 억세스를 제한하기 위한 수단을 특징으로 하는 데이타 수신기.
  2. 제1항에 있어서, 상기 데이타가 수신될때 상기 장애물 뒤의 상기 버퍼 기억 수단내로 데이타를 삽입하기 위한 수단, 상기 데이타를 체크하기 위한 수단, 및 상기 데이타 뒤의 상기 장애물을 이동시켜, 상기 체크 수단을 성공적으로 작동시키기 위한 수단을 포함하는 데이타 수신기.
  3. 제2항에 있어서, 상기 장애물의 앞에서만 상기 기억 수단으로부터 데이타를 제거하기 위한 수단을 포함하는 데이타 수신기.
  4. 원격 전송기로부터의 디지탈 데이타 스트림을 수신하는 방법에 있어서, 상기 데이타 스트림내에 삽입된 명령코드를 처리하기 위한 제1수신 스테이지를 통해 상기 데이타를 통과시키는 단, 상기 명령코드이 제어하에서 선입선출 기억 버퍼내에 상기 데이타를 기억하는 단, 상기 기억 버퍼 내에 기억된 데이타를 에러 처리하는 단, 제2수신 스테이지에 의해 상기 기억 버퍼로부터 상기 데이타를 제거하는 단, 데이타 활용 디바이스로 상기 데이타를 보내주는 단, 및 상기 제2수신 스테이지가 이용할 수 없는 상기 에러처리 단에 의해 처리되지 않은 상기 기억 버퍼의 일부가 되도록 상기 기억 버퍼 내에 이동 가능한 장애물을 유지하는 단을 포함하는 디지탈 데이타 스트림 수신 방법.
  5. 제4항에 있어서, 문자 모드 데이타 스트림내의 상기 명령코드에 확실한 응답을 발생시키는 단으로서, 상기 응답이 흐름 제어 동작을 구현하기 위하여 원격 전송기에서 사용될 수 있는 단을 포함하는 디지탈 데이타 스트림 수신 방법.
  6. 제4항에 있어서, 상기 데이타 스트림내의 단일 데이타 후미블록을 규정하는 단, 및 상기 후미블록의 처리에 응답하여 응답 코드를 발생시키는 단을 포함하는 디지탈 데이타 스트림 수신 방법.
  7. 제6항에 있어서, 상기 후미블록을 후미코드의 시작부, 길이코드 및 순차 번호 코드로 해체하는 단을 포함하는 디지탈 데이타 스트림 수신 방법.
  8. 제7항에 있어서, 상기 해제된 후미블록에 응답하여 상기 데이타 스트림내의 에러를 검출하고 교정하는 단을 포함하는 디지탈 데이타 스트림 수신 방법.
  9. 선입선출 버퍼 기억 수단 및 상기 기억 수단을 두부분으로 분할하기 위한 상기 기억 수단내의 이동 가능한 장애물을 포함하는 수신기내에서 데이타를 처리하기 위한 방법에 있어서, 상기 장애물에 근접하는 기억부에서 시작되고 상기 장애물에서 멀리 이격된 단부에서 끝나는 상기 부품들중의 하나에 수신된 데이타를 기억하는 수단, 상기 한부분에 상기 수신된 데이타를 처리하기 위한 수단, 상기 처리 수단에 의한 처리 후에 상기 단부로 상기 장애물을 움직이는 수단, 및 상기 두부분의 다른 한쪽에로의 억세스를 제한하는 단을 포함하는 데이타 처리 방법.
KR1019860002068A 1985-03-22 1986-03-20 데이타 송수신 시스템 KR940002195B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/714,834 US4852127A (en) 1985-03-22 1985-03-22 Universal protocol data receiver
US714,834 1985-03-22

Publications (2)

Publication Number Publication Date
KR860007836A KR860007836A (ko) 1986-10-17
KR940002195B1 true KR940002195B1 (ko) 1994-03-18

Family

ID=24871643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860002068A KR940002195B1 (ko) 1985-03-22 1986-03-20 데이타 송수신 시스템

Country Status (7)

Country Link
US (1) US4852127A (ko)
EP (1) EP0195598B1 (ko)
JP (2) JPS61220542A (ko)
KR (1) KR940002195B1 (ko)
AU (3) AU576952B2 (ko)
CA (2) CA1252898A (ko)
DE (1) DE3687355T2 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES8800257A1 (es) * 1985-03-16 1987-11-01 Wellcome Found Un procedimiento para preparar sales o esteres farmaceuticamente aceptables de 3'-azido-3'-dexositimidina.
US4852127A (en) * 1985-03-22 1989-07-25 American Telephone And Telegraph Company, At&T Bell Laboratories Universal protocol data receiver
GB2203616B (en) * 1987-04-01 1991-10-02 Digital Equipment Int Improvements in or relating to data communication systems
CA1306810C (en) * 1987-09-30 1992-08-25 Gregory D. Dolkas Data communication method and apparatus
US5572572A (en) * 1988-05-05 1996-11-05 Transaction Technology, Inc. Computer and telephone apparatus with user friendly interface and enhanced integrity features
US5485370A (en) * 1988-05-05 1996-01-16 Transaction Technology, Inc. Home services delivery system with intelligent terminal emulator
US5150465A (en) * 1988-11-30 1992-09-22 Compaq Computer Corporation Mode-selectable integrated disk drive for computer
DE69033108D1 (de) * 1989-03-31 1999-06-17 J Noel Chiappa Sehr schnelle datenpaketschaltung und verfahren
US5159684A (en) * 1989-05-24 1992-10-27 Pitney Bowes Inc. Data communication interface integrated circuit with data-echoing and non-echoing communication modes
GB2236930B (en) * 1989-10-11 1994-03-23 Plessey Co Plc Method and apparatus for identifying valid cells in a redundant path combining unit of an asynchronous transfer mode switch
DE4107742A1 (de) * 1991-03-11 1992-09-17 Standard Elektrik Lorenz Ag Protokollanpassung
JPH05274273A (ja) * 1991-06-28 1993-10-22 Digital Equip Corp <Dec> コンピュータ・システムに於ける素子のインターロック・スキーム
US5524116A (en) * 1992-02-14 1996-06-04 At&T Corp. Packet framer
CA2081505C (en) * 1992-02-14 1998-09-01 Charles Robert Kalmanek, Jr. Packet framer
US6098188A (en) * 1992-02-14 2000-08-01 Lucent Technologies Inc. Packet framer
US5631935A (en) * 1993-05-06 1997-05-20 Run-Rad Unlimited Networking, Ltd. Method and apparatus for governing information transfer using an efficient transport protocol
EP0676096A4 (en) * 1993-10-28 1999-08-25 Motorola Inc DEMODULATOR LOGIC UNIT ADAPTABLE TO MULTIPLE DATA PROTOCOLS.
GB2298109B (en) * 1995-02-14 1999-09-01 Nokia Mobile Phones Ltd Data interface
GB2301751B (en) * 1995-06-02 2000-02-09 Dsc Communications Control message transmission in telecommunications systems
US5796832A (en) * 1995-11-13 1998-08-18 Transaction Technology, Inc. Wireless transaction and information system
CA2204828C (en) * 1996-05-10 2004-11-23 Ray Nuber Error detection and recovery for high rate isochronous data in mpeg-2 data streams
EP1225770B1 (en) * 1996-05-10 2005-03-30 General Instrument Corporation Error detection and recovery for high rate isochronous data in mpeg-2 data streams
US6477143B1 (en) 1998-01-25 2002-11-05 Dror Ginossar Method and apparatus for packet network congestion avoidance and control
US6389359B1 (en) * 2000-07-12 2002-05-14 Links Point, Inc. Methods for automatically detecting GPS hardware
US6643718B1 (en) * 2000-07-21 2003-11-04 Silicon Integrated Systems Corporation Method and apparatus for controlling order dependency of items in a multiple FIFO queue structure
US7124218B2 (en) * 2001-09-27 2006-10-17 International Business Machines Corporation System and method for providing character interactive input/output
US7194508B2 (en) * 2001-09-27 2007-03-20 International Business Machines Corporation System and method for providing character interactive input/output
DE60228262D1 (de) * 2002-11-01 2008-09-25 Sgs Thomson Microelectronics Prozessorschnittstelle mit Stromregister und FIFO
KR100802619B1 (ko) 2002-11-07 2008-02-13 엘지전자 주식회사 무선 링크 제어 프로토콜에 따르는 수신기에서의 알엘씨데이터 수신 윈도우 처리 방법

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US31319A (en) * 1861-02-05 Improvement in hoop-locks
US3453592A (en) * 1962-11-13 1969-07-01 Nippon Electric Co Delay time control system for signal check or correction
USRE31319E (en) 1971-08-27 1983-07-19 Bell Telephone Laboratories, Incorporated Digital data communication system
US3753227A (en) * 1971-12-07 1973-08-14 Ncr Parity check logic for a code reading system
US3909526A (en) * 1972-04-20 1975-09-30 Mi 2 74245 76919720420013 781 Square wave oscillator for a data terminal
US3805234A (en) * 1972-07-31 1974-04-16 Westinghouse Electric Corp Digital data transmission system
US3910322A (en) * 1972-08-24 1975-10-07 Westinghouse Electric Corp Test set controlled by a remotely positioned digital computer
GB1441816A (en) * 1973-07-18 1976-07-07 Int Computers Ltd Electronic digital data processing systems
US3950616A (en) * 1975-04-08 1976-04-13 Bell Telephone Laboratories, Incorporated Alignment of bytes in a digital data bit stream
US4112258A (en) * 1977-10-12 1978-09-05 Bell Telephone Laboratories, Incorporated Communication system using intelligent network processor
FR2386211A1 (fr) * 1977-03-31 1978-10-27 Europ Teletransmission Systeme de communication numerique
US4161778A (en) * 1977-07-19 1979-07-17 Honeywell Information Systems, Inc. Synchronization control system for firmware access of high data rate transfer bus
US4159532A (en) * 1977-08-04 1979-06-26 Honeywell Information Systems Inc. FIFO look-ahead system
JPS54150907A (en) * 1978-05-19 1979-11-27 Fujitsu Ltd Loop test control system
US4251885A (en) * 1979-03-09 1981-02-17 International Business Machines Corporation Checking programmed controller operation
JPS55121536A (en) * 1979-03-13 1980-09-18 Omron Tateisi Electronics Co Communication controller
JPS5833972B2 (ja) * 1979-11-12 1983-07-23 富士通株式会社 計算機システム間通信方式
US4280217A (en) * 1979-12-26 1981-07-21 Bell Telephone Laboratories, Incorporated Time division switching system control arrangement
US4322576A (en) * 1979-12-28 1982-03-30 Racal-Milgo, Inc. Message format for secure communication over data links
DE3012133A1 (de) * 1980-03-28 1981-10-08 Siemens AG, 1000 Berlin und 8000 München Verfahren und schaltungsanordnung zur aufnahme und abgabe von informationsdaten und signalisierungsdaten bei einer programmgesteuerten datenvermittlungsanlage
US4371929A (en) * 1980-05-05 1983-02-01 Ibm Corporation Multiprocessor system with high density memory set architecture including partitionable cache store interface to shared disk drive memory
EP0042447B1 (en) * 1980-06-19 1984-06-13 International Business Machines Corporation Flow control mechanism for block switching nodes
CA1187198A (en) * 1981-06-15 1985-05-14 Takashi Chiba System for controlling access to channel buffers
US4445193A (en) * 1981-06-16 1984-04-24 International Business Machines Corporation Bisynchronous host/terminal communication system with non-clock-generating modem & PLL generated clock signal
JPS5848551A (ja) * 1981-09-18 1983-03-22 Nippon Telegr & Teleph Corp <Ntt> デ−タ通信制御装置
JPS5876938A (ja) * 1981-10-15 1983-05-10 コンバ−ジエント・テクノロジ−ズ・インコ−ポレ−テツド 異なる入出力プロトコル間の入出力デイジタル回路を構成するための装置と方法
JPS58164352A (ja) * 1982-03-24 1983-09-29 Yokogawa Hokushin Electric Corp ル−プ形デ−タ通信システム
US4534031A (en) * 1982-08-02 1985-08-06 News Log International Coded data on a record carrier and method for encoding same
US4499576A (en) * 1982-08-13 1985-02-12 At&T Bell Laboratories Multiplexed first-in, first-out queues
US4521776A (en) * 1982-10-01 1985-06-04 Motorola, Inc. Radio paging device including apparatus for preventing undesired device turn-off
JPS59108133A (ja) * 1982-12-13 1984-06-22 Nec Corp 入出力制御方式
JPS59206962A (ja) * 1983-05-11 1984-11-22 Mitsubishi Electric Corp デ−タ記憶処理装置
US4519068A (en) * 1983-07-11 1985-05-21 Motorola, Inc. Method and apparatus for communicating variable length messages between a primary station and remote stations of a data communications system
AU575351B2 (en) * 1983-11-07 1988-07-28 Digital Equipment Corporation Data processing system
US4852127A (en) * 1985-03-22 1989-07-25 American Telephone And Telegraph Company, At&T Bell Laboratories Universal protocol data receiver

Also Published As

Publication number Publication date
KR860007836A (ko) 1986-10-17
CA1252898A (en) 1989-04-18
AU1304988A (en) 1988-06-16
EP0195598B1 (en) 1992-12-30
US4852127A (en) 1989-07-25
AU1305088A (en) 1988-06-16
DE3687355T2 (de) 1993-07-01
JPS61220542A (ja) 1986-09-30
CA1255006A (en) 1989-05-30
JPH0673940U (ja) 1994-10-18
EP0195598A3 (en) 1987-08-05
EP0195598A2 (en) 1986-09-24
DE3687355D1 (de) 1993-02-11
AU576952B2 (en) 1988-09-08
CA1255007C (ko) 1989-05-30
AU5475186A (en) 1986-09-25
AU598917B2 (en) 1990-07-05
AU595437B2 (en) 1990-03-29

Similar Documents

Publication Publication Date Title
KR940002195B1 (ko) 데이타 송수신 시스템
US6141784A (en) Method and system in a data communications system for the retransmission of only an incorrectly transmitted portion of a data packet
US5007051A (en) Link layer protocol and apparatus for data communication
CA1130008A (en) Method and apparatus for error control in asynchronous communications
US5072449A (en) Packet framing using cyclic redundancy checking
EP0244117B1 (en) A method of duplex data transmission using a send-and-wait protocol
JP2707529B2 (ja) データ通信システム
EP0971502B1 (en) Communication interface
EP0274709B1 (en) Packet switch network protocol
US4542380A (en) Method and apparatus for graceful preemption on a digital communications link
EP0525985A2 (en) High speed data link interface
JPS62277829A (ja) 複数のデ−タリンクを使用するデ−タ通信方法及び装置
JPH0795767B2 (ja) データ通信の最適化された方法と、その方法を使用するシステム
US4601035A (en) Data communication method and circuitry
EP0310360B1 (en) Data communication method and apparatus
US5428611A (en) Strong framing protocol for HDLC and other run-length codes
US6049902A (en) Method and system in a data communications system for the establishment of multiple, related data links and the utilization of one data link for recovery of errors detected on another link
EP0355988A2 (en) Method and apparatus for transmitting and receiving characters using a balanced weight error correcting code
CN210442508U (zh) 空管雷达转换设备
EP0161825A2 (en) A control mechanism for a ring communication system
JP2655099B2 (ja) シリアル通信方法
CA1255007A (en) Universal protocol data receiver
GB2120055A (en) Data communication system
JP2024135820A (ja) 送信装置、受信装置、および送受信システム
JPH044785B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020307

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee