JPS5833972B2 - 計算機システム間通信方式 - Google Patents

Description

【発明の詳細な説明】 本発明は複数の計算機システム（サブシステム）間の通
信方式に関するものである。

サブシステム間結合方式として第１図に示されているよ
うなチャネル間結合装置ＣＴＣＡによるサブシステム間
結合方式及び第２図に示されている様なマルチプロセッ
サ間の通信を利用した結合方式が従来使用されている。

主記憶装置、ＣＰＵ及びチャネルはそれぞれのサブシス
テムを構威し、ＣＴＣＡはサブシステムを結合する通信
路を構成している。

交信に際して、一方のサブシステムのＣＰＵからチャネ
ルに対して■０起動命令（ＳＩＯ命令）が発せられると
、チャネルは主記憶装置上のチャネルアドレス語ＣＡＷ
’に読み、ＣＡＷによって指定されたアドレスのチャネ
ル制御器ＣＣＷの内容を解読して、処理を実行する。

ＣＴＣＡによるサブシステム間結合方式は、次に述べる
ような問題点を有している。

即ち、その問題点とは、 （ｚ）ＣＴＣＡの動作はＣＣＷの形式でしか指令できず
、インテリジェンスの高い処理を依頼し難い。

（ｉｉ）ＣＴＣＡの動作の終了は、常に割込みによって
ＣＰＵに通知されるので、割込によるオーバヘッドが大
きくなる。

ｑＨＬ）ＣＰＵは、チャネルプログラムの処理の優先順
序をチャネルに指定することが困難である。

第２図はＩ１０サブシステムを従来のマルチプロセッサ
形式で構成した従来例を示すものである。

第２図で左側の部分はホスト・サブシステムを構威し、
右側の部分はＩ１０サブシステムを構成している。

主記憶装置上には、ＣＰＵ１およびＣＰＵ２の命令、Ｃ
ＰＵ１およびＣＰＵ２のデータ、Ｉ１０プロセッサＩＣ
Ｐ１及び１ＯＰ２の命◆、Ｉ１０プロセッサｌ０Ｐ１お
よび■ＯＰ２のデータ、並に通信のυカデータが格納さ
れていも通信のためのデータ（情報）領域には、例えば
、ホスト系がサブシステム系に依頼する処理の内容が書
込まれている。

ホスト系からサブシステム系に５ＩＧ−Ｐ命令が発せら
れて、Ｉ１０プロセッサｌ０Ｐ１又は■ＯＰ２に割込み
がかけられると、Ｉ１０プロセッサ１ＯＰ１又はｌ０Ｐ
２は上記領域に書込唾れたデータ（情報）を読み出して
、その内容を実行するように動作する。

第２図のシステムにおいては、共通メモリ上の情報と５
ＩＧ−Ｐ命令が通信手段を構成する。

第２図は次のような問題点ｔ−有している。（１）ＳＩ
Ｇ−Ｐ命令では特定のプロセッサを指定して割込みをか
けるので、通知を発行する側で、相手側サブシステムの
状態をチェックして、通知を受けるプロセッサ及び割込
の可否等を判断しなくてはならない。

（Ｉｔ） サブシステム間の結合が密な結合（タイト
リー・カップル）であるので、サブシステム間の物理的
な距離を大きくすることが困難であり、また効率が落ち
る。

本発明は、上記の考察に基づくものであって、０）サブ
システム間の通信において論理的に高いレベルのプロト
コールヲ使うこと、 （０）サブシステム間の通信に伴う割込を最少限に低減
すること、 （ハ）サブシステムに対して、要求がプライオリティに
従って伝達され、サブシステム間で優先処理が正しく行
われること、 に）サブシステム間の物理的な距離が大きい場合の効率
低下及び金物量の増加を出来るだけ防止すること、 （ホ）ハードウェアエラ一時のりカバリ−処理はオペレ
ーティング・システムによって効率よく行うことができ
ること、 （へ）効率のよいデータ転送及び高速応答性を達成でき
ること、 （ト）専用サブシステムによるシステム構成に限らず、
単純なシステム間結合から、複雑なコンプレックスシス
テムに至るまで広く利用することができること、 などの要求を満足するサブシステム間通信手段を提供す
ることを目的とする。

そして、上記目的を達成するために、本発明は、独立な
、あるいは共通なオペレーティングシステムの制（財）
のもとに動作する第１のサブシステムと第２のサブシス
テムを有するデータ処理システムにおいて、 送信側サブシステムはｎ個の送信バッファを、受信側サ
ブシステムはｍｌ［５の受信バッファをそれぞれ各々の
主記憶上に有し、上記送信側サブシステムはｎ個のエン
トリーをもつ送信バッファ・アドレス・テーブルを、上
記受信側サブシステムはｍ個のエントリーをもつ受信バ
ッファ・アドレス・テーブルをそれぞれ上記各々の主記
憶上に有し、上記各々のエンドＩＪ−は対応する上記送
受信バッファの先頭アドレス情報および当該バッファの
長さ情報または最終アドレス情報を含み、上記送信側サ
ブシステムは送信バッファ・アドレス・テーブルの先頭
アドレス、該テーブルのエントリー数、該テーブルに保
持されている次にエンキューすべきバッファアドレスを
指示するエンキューポインタおよび該テーブルに保持さ
れている次にデキューすべきバッファアドレスを指示す
るデキューポインタを含むバンファ制御ブロックを当該
送信側サブシステムの主記憶上またはレジスタ上に有し
、上記受信側サブシステムは受信バッファ・アドレス・
テーブルの先頭アドレス、該テーブルのエントリー数、
該テーブルに保持されている次にエンキューすべきバッ
ファアドレスを指示するエンキューポインタおよび該テ
ーブルに保持されている次ニデキューすべきバッファア
ドレスｋ 指示するデキューポインタを含むバッファ制
（財）ブロックを当該受信側サブシステムの主記憶上ま
たはレジスタ上に有し、さらに、送信側サブシステムの
送信バッファに置かれたデータを対応する受信側サブシ
ステムの受信バッファに転送する通信路を有することを
特徴とする。

本発明で特徴とする通信路について説明する。

本発明を実施するため専用の通信チャネルが用意され、
この通信チャネルは両サブシステムにおかれ、物理的に
接続されている。

通信チャネルには一般に複数の送信サブチャネル、ある
いは受信サブチャネルが存在する。

各送信サブチャネルは、他サブシステムの受信サブチャ
ネルとｌ対ｌに接続されており、それぞれが論理的に独
立した通信路を形成する第３図は本発明における通信路
の概念図である。

１つの通信チャネル内の複数のサブチャネルは、論理的
には互いに独立であるが、通常、同一のハードウェアを
共用する形で動作するので性能的には相互に依存する。

また、１つの物理的な通信路は複数の論理的に独立した
通信路によって共用する形で動作することも可能である
。

送信、受信サブチャネルは停止状態、動作状態を有し、
１つの通信路を形成する１対の送信サブチャネル、受信
サブチャネルのいずれもが動作状態であるとき、通信路
によるデータ転送が可能であるＯ 実施例では、該サブチャネルの起動、停止はＳＩＯ命令
、ＩＯ停止命令（ＨＩＯ命令）によって行なっている。

停止状態にある通信路を形成する送信、受信サブチャネ
ルが、それぞれのシステムから発行されるＳＩＯ命令に
より、動作状態にされると、通信路はデータ転送動作を
開始する。

通信路によるデータ転送は１つの送信バッファエリアに
置かれたデータすなわちキューエレメントＱＢ’に１つ
の単位として行なわれる。

実施例ではＱＥの長さはそれの置かれているバッファエ
リアの長さと同一とみなし、１つの送信バッファの内容
全体を他系の対応する送信バッファエリアへ転送する。

１つのＱＥの転送は通信路の以下の３つの動作により高
速に行なわれる。

すなわち、■送信サブチャネルにより、送信バッファか
らＱＥｋ続み出す動作、■送信サブチャネルから受信サ
ブチャネルへ該ＱＥｋ転送する動作、■送信サブチャネ
ルにより該ＱＥ−ｅ受信バッファエリアに書込む動作で
ある。

次に第４図〜第９図を参照して本発明の実施例によるデ
ータ転送動作を説明する。

第４図は本発明による実施例の通信方式を示す図であり
１，２はそれぞれサブシステム１，２の主記憶装置、３
，４はそれぞれサブシステム１゜２のチャネルアドレス
語ＣＡＷであり、主記憶アクセスに関する保護機構で使
用されるプロテクションキー、チャネル・コマンド・ワ
ードの先頭アドレスが保持されており、ＣＰＵがＳＩＯ
命令を実行している時に送信（あるいは受信）サブチャ
ネルにその内容が与えられるものである。

第５図はＣＡＷの様式を示す図である。

第４図の５，６はそれぞれサブシステム１、サブシステ
ム２のチャネル制御□□語ＣＣＷであり、第６図にその
形式が示されている。

指令コードは送信５ＥＮＤ、受信ＲＥＣＥＩＶＥ、セン
ス５ＥＮＳＥのいずれかを指示するようにされる。

５ＥＮＤコマンドは送信サブチャネルに対してのみ有効
であり、送信サブチャネルを停止状態から動作状態へ遷
移させるときに使用される。

ＲＥＣＥＩＶＥコマンドは受信サブチャネルに対しての
み有効であり、受信サブチャネルを停止状態から動作状
態へ遷移させるときに使用される。

５ＥＮＳＥコマンドは送信／受信サブチャネルに対して
有効であり、サブチャネルが５ＥＮＳＥ情報を保持して
いるとき、該５ＥＮＳＥ情報を主記憶に格納するために
使用される０ ＣＣＷのアドレスは５ＥＮＤコマンドのときは、送信バ
ッファ制（財）ブロックの先頭アドレスを示し、ＲＥＣ
ＥＩＶＥコマンドのときは、受信バッファ制（財）ブロ
ックの先頭アドレスを示し、５ＥＮＳＥコマンドのとき
は、５ＥＮＳＥ情報を格納するエリアの先頭アドレスを
示す。

ＣＣＷのカウントは５ＥＮＤ。ＲＥＣＥＩＶＥコマンド
の時は使用せず、５ＥＮＳＥコマンドの時は格納される
べき５ＥＮＳＥ情報ノ量を示す。

第４図の７，８はそれぞれサブシステム１，２のバッフ
ァ制御ブロックＢＣＢｔ示す。

第７図にＢＣＢの形式を示す。

実施例ではＢＣＢｋ主記憶上にもうけたが、レジスタ上
に保持することも可能である。

ＴＨＰはバッファ・アドレス・テーブルＢＡＴの先頭ア
ドレスを示している。

ＴＬはバッファ・アドレス・テーブルのエントリーの個
数を示している。

エンキューポインタＥＮＱＰは該バッファ・アドレス・
テーブルのエントリ一番号（０〜ＴＬ−１）ｉ指定し、
次にエンキューすべきバッファを指定する。

デキューポインタＤＥＱＰは該バッファ・アドレス・テ
ーブルのエントリ一番号（０〜ＴＬ−１）ｉ指定し、次
にデキューすべきバッファを指定する。

ＥＮＱＰ、ＤＥＱＰはＱＥが１つエンキューあるいはデ
キューされるごとに＋１ずつ更新され、ＴＬ−１に一致
している時には０になるように更新される。

第４図の９，１０はそれぞれサブシステム９゜１０のバ
ッファ・アドレス・テーブルであり、第８図にその形式
が示されている。

第８図のテーブルの各エントリーは８バイトから威って
おり、バッファ・アドレス・ワードＢＡＷと呼為各ＢＡ
ＷはフラグフィールドＦ、バッファ・レングス・フィー
ルドＢＬ、バッファ・アドレス・フィールドＢＡから威
る。

Ｆは割込を制御するビットが定義されており第９図にそ
の様子が示されている。

ＢＬは送信あるいは受信バッファの長さであり、ＢＡは
該バッファの先頭アドレスである。

第９図のビット０，１は割込側の用に割当てられており
、送信側のプログラムはこれらのビットをセット、リセ
ットすることにより、該ＢＡＷで指定される送信バッフ
ァの内容が受信バッファへ転送されたとき、割込を引き
起すかどうかを制御できる。

ビット０（Ｆｏ）がセットされているときは送信側サブ
システムに、ピッｌ−１（Ｆｌ）がセットされていると
きには受信側サブシステムに割込みが引き起される。

第４図の１１〜１４はそれぞれＢＡＷで指定されるバッ
ファエリアを示している。

ＱＥはキューエレメントが該バッファエリアに保持され
ていることを示している。

第４図の１５．１６は通信チャネルを示しており、ＣＰ
Ｕプログラムと非同期にデータ転送を行なうハードウェ
ア機構である。

次に第４図を参照して送信側サブシステムから受信側サ
ブシステムへデータが転送される様子を述べる。

第４図はサブシステム１を送信側、サブシステム２を受
信側であるような片方向通信パスを示している。

これと逆方向の片方向通信パスを設けることにより、サ
ブシステム１とサブシステム２の間の双方向通信パスを
実現できる。

送信側プログラムは送信バッファ制（財）ブロックのエ
ンキューポインタで指示される送信バッファにキューエ
レメントＱＥ形式のデータを書込むとともに、該エンキ
ューポインタを更新することにより、通信路にデータ転
送を指示する。

プログラムはこのキューエレメントが他系に転送された
ことを知りたい場合には予め、エンキューポインタで指
示されているバッファ・アドレス・ワードＢＡＷのビッ
ト０を１にセットしておけばよい。

また他系のプログラムに知らせたい場合にはビットを１
にセットしておけばよい。

これらは通信サブチャネルの割込みを引き起こし、その
時格納されるチャネル・ステータス語Ｃ８Ｗで知らされ
る。

プログラムはエンキューポインタの値がデキューポイン
タの値に一致する１つ前まで連続的にエンキューするこ
とができる。

これらのキューイング動作においてプログラムはＳ１０
命’！全く使用しておらず従来の方式に比べてオーバヒ
ツトが低減されているは明らかである。

一方、動作状態にある通信路の送信サブチャネルは他系
に転送すべきキューエレメントがあるかどうか一定時間
毎にチェックしている。

すなわち送信サブチャネルは一定時間毎にエンキューポ
インタとデキューポインタを比較し、一致しているかど
うかみる。

もし一致していれば送信すべきキューエレメントがない
状態であると認識し、再び一定時間待ち状態に入る。

この状態が連続して一定回数くり返されると送信サブチ
ャネルは送信側システムにＳＩＯ命◆命令了割込みを引
き起し停止状態になる。

もしエンキューポインタとデキューポインタが一致して
いなければ、転送すべきキューエレメントが存在すると
みなし、受信側サブシステムが受信可能かどうかチェッ
クされる。

例えば受信側のエンキューポインタで指示される受信バ
ッファが空状態であるかどうか、該バッファのレングス
が送信キューエレメントの長さより犬であるかどうかな
どをチェックする。

もし受信可能であれば通信路はキューエレメントの転送
動作を開始する。

転送動作は、キューエレメントを受信バッファに格納し
、受信側エンキューポインタを更新し、送信側デキュー
ポインタを更新することにより終了する。

このときもし送信側のＢＡＷのＦ。

が１であれば送信側に割込み、Ｆｌが１であれば受信側
に割込み、キューエレメントが転送され終ったことが知
らされる。

実施例ではこの割込みに関しては動作状態を停止状態に
することなく、動作状態が維持される。

通信路はキューエレメントの転送が１つ終了すると、次
のキューエレメントがあるかどうかチェックする。

以後、上記で述べた通りの動作が繰り返される。

また、受信側プロクラムは受信バッフのキューエレメン
トを該バッファよりデキューする動作を行なう。

受信バッファ制御ブロックのエンキューポインタとデキ
ューポインタを比較して、一致していればキューエレメ
ントが存在しないと認識し一致していなければキューエ
レメントが存在すると認識する。

一致しているときプログラムはデキューするとともに、
デキューポインタを更新するように動作する。

次に、第４図の実施例の動作をさらに詳細に説明する。

サブシステム１の図示しないＣＰＵプログラムは通信チ
ャネル装置１５．１６’（ｒ通じて、データ転送が行な
うために、まず該通信チャネル１５に対してＳＩＯ命令
により起動をかける。

プログラムはＳＩＯ命令発行の前に予め主記憶上にＣＷ
Ａ３゜ＣＣ前５．ＢＣＢ７．ＢＡＴ９を準備する。

ＣＡＷ３にはＣＣ前５の先頭アドレスが設定され、ＣＣ
前５は５ＥＮＤコマンドが指定される。

ＢＣＢ７のＴＨＰはＢＡＴ９の先頭アドレス、ＴＬはＢ
ＣＢ７のエントリー数、ＥＮＱＰとＤＥＱＰはゼロが設
定される。

ＢＡＴ９の各エントリーＢＡＷｉにはＱＥｉのバッファ
領域アドレスが設定される。

以上の設定完了３ＳｈＯ命◆が通信チャネル内の送信サ
ブチャネルに対して発行されると、送信サブチャネルは
特定番地にあるＣＡＷ３ｅ読み出し、ＣＣＷアドレスを
得る。

ＣＣＷアドレスによりＣＣＷｉ読み出し、５ＥＮＤコマ
ンドを認識すると、そのアドレス部によりＢＣＢ７に読
み出す。

形式に異常がないことが認識されると相手側通信チャネ
ルの受信サブチャネルに起動を通知する。

該受信サブチャネルはサブシステム２のＣＰＵに対し割
り込み、サブシステム１のＣＰＵからのデータ転送要求
があることを知らせる。

同時に受信サブチャネルは起動通知に対して、起動を承
認する応答を送信サブチャネルに返す。

起動の承認を得た送信サブチャネルはＳＩＯ命令を正常
終了させる。

サブシステム１のＣＰＵプログラムはＳ１０命◆が正常
終了したことにより、データ転送が可能であるとみなす
。

−７５、サブシステム２のＣＰＵプログラムも受信サブ
チャネルからの起動の通知を割込で知らせれると、サブ
システム１のＣＰＵプログラムと同様にＣＡＷ４．ＣＣ
Ｗ６．ＢＣＢ８．ＢＡＴｌｏを準備し、ＳＩＯ命令を出
す。

このときＣＣＷ６にはＲＥＣＥ−ＩＶＥコマンドが指定
される。

この受信サブシステムに対するＳＩＯ命令が正常に終了
するとサブシステム２のＣＰＵプログラムは受信が可能
とみなす。

送信側（サブシステム１）ＣＰＵプログラムはＳＩＯ命
令の正常終了後、ＢＣＢ７のＥＮＱＰで指定されるＢＡ
Ｔ９のＢＡＷｋ読み出し、そこに指定されているバッフ
ァ領域に送信データを書込み、ＥＮＱＰｔ−更新する。

以後、送信サブチャネルの動作とは非同期に送信データ
全バッファにエンキューＥＮＱ動作することにより送信
依頼をする。

受信サブチャネルはＣＰＵからの送信要求があるかいな
かを定期的にチェックする。

このチェックポインタチェックと言う。

ポインタチェックでは送信サブチャネルはＢＡＴ７のＥ
ＮＱＰとＤＥＱＰを読み出し、比較する。

もし不一致であれば送信要求があるとみなし、ＥＮＱＰ
で指定されたＢＡＴ７のＢＡＷを読み出し、当該ＢＡＷ
で指定されるバッファ領域からデータを読み出し相手受
信サブチャネルに転送する。

一方、受信サブチャネルはＳＩＯ命令正常終了後、受信
バッファが準備されているかどうか定期的にチェックす
る。

これもポインタチェックと言う。

送信サブチャネルと同様に受信サブチャネルはＢＡＴ８
のＥＮＱＰとＤＥＱＰを読み出し、比較する。

もし不一致であれば送信バッファが準備されているとみ
なし、ＥＮＱＰで指定されているＢＡＴＩＯのＢＡＷｋ
読み出し、受信バッファ領域を得る。

送信サブチャネルかデータ転送を開始すると受信サブチ
ャネルは該受信バッファ領域に対しデータ書込みを行な
う。

データ書込みがすべて完了した時点で受信サブチャネル
はポインタの更新を行なう。

ポインタチェック時に取込んだＥＮＱＰの値を更新し、
その値’ｔＢｃＢ８のＥＮＱＰフィールドに書込む。

この後、受信サブチャネルは送信サブチャネルに対して
受信完了の通知を行なう。

受信完了の通知を受けた送信側サブチャネルは、ポイン
タの更新を行なう。

ポインタチェック時に単り込んだＤＥＱＰの値を更新し
、その値’ｔＢＣＢ７のＤＥＱＰフィールドに書込む。

以後、同様に、ポインタチェック、データ転送、ポイン
タ更新が送信サブチャネル、受信サブチャネルにおいて
繰返されＣＰＵとは非同期にデータ転送を行なう。

なお、ＢＡＷにおいて、バッファ長情報の代りに、バッ
ファ最終アドレス情報をもうける方式も考えられる。

以上、送信側プログラムの動作、通信路の動作、受信側
プログラムの動作を述べたが、これらは同時に動作可能
であり、高速にデータ転送が行なわれる。

また、割込みも最少限にされているため割込みにともな
うオーバヘッドが低減される。

上記したように、本発明による計算機システム間通信方
式によれば、データ転送の都度ＳＩＯ命◆を発する必要
がなくなるので、割込みの発生回数を最小にして、効率
のよいデータ転送を行なうことができる。

【図面の簡単な説明】

第１図はチャネル間結合装置によるサブシステム間結合
方式を示す図、第２図はマルチプロセッサシステム間通
信を示す図、第３図は本発明における通信路の概念図、
第４図は本発明による実施例の通信方式を示す図、第５
図はＣＡＷの様式、第６図はＣＣＷの様式、第１図はＢ
ＣＢの様式、第８図はＢＡＴの様式、第９図はＢＡＷの
Ｆフィールドの様式である。 図中１，２はサブシステム１．２の主記憶装置、３，４
はチャネルアドレス語、５，６はチャネル制御語、１，
８はバッファ制御ブロック、９，１０はバッファ・アド
レス・テーブル、 １１〜１４はバッファエリア、 １５゜ １６は通信チャネルである。

Claims (1)

1. 【特許請求の範囲】 １ 独立な、あるいは共通なオペレーティングシステム
   の制御□□のもとに動作する第１のサブシステムと第２
   のサブシステムを有するデータ処理システムにおいて、 送信側サブシステムはｎ個の送信バッファを、受信側サ
   ブシステムはｍ個の受信バッファをそれぞれ各々の主記
   憶上に有し、上記送信側サブシステムはｎ個のエントリ
   ーをもつ送信バッファ・アドレス・テーブルを、上記受
   信側サブシステムはｍ個のエントリーをもつ受信バッフ
   ァ・アドレス・テーブルをそれぞれ上記各々の主記憶上
   に有し、上記各々のエントリーは対応する上記送受信バ
   ッファの先頭アドレス情報および当該バッファの長さ情
   報または最終アドレス情報を含み、上記送信側サブシス
   テムは送信バッファ・アドレス・テーブルの先頭アドレ
   ス・該テーブルのエンｌ−ＩＪ−数、該テーブルに保持
   されている次にエンキューすべきバッファアドレスに指
   示するエンキューポインタおよび該テーブルに保持され
   ている次にデキューすべきバッファアドレスを指示する
   デキューポインタを含むバッファ制（財）ブロックを当
   該送信側サブシステムの主記憶上またはレジスタ上に有
   し、上記受信側サブシステムは受信バッファ・アドレス
   ・テーブルの先頭アドレス・該テーブルのエントリー数
   ・該テーブルに保持されている次にエンキューすべきバ
   ッファアドレスを指示するエンキューポインタおよび該
   テーブルに保持されている次にデキューすべきバッファ
   アドレスを指示するデキューポインタを含むバッファ制
   御ブロックを当該受信側サブシステムの主記憶上または
   レジスタ上に有し、さらに、送信側サブシステムの送信
   バッファに置かれたデータを対応する受信側サブシステ
   ムの受信バッファに転送する通信路を有することを特徴
   とする計算機システム開通信方式。 ２ 上記送信バッファ・アドレス・テーブルの各エント
   リーに１ビツトの他系割込要求表示子をもうけ、送信側
   サブシステムのプログラムが該ビットをセットすると、
   当該エントリーで指示されるバッファの内容が、他サブ
   システムの受信バッファに転送されたとき、上記通信路
   は受信側サブシステムに割込みを起こすことを特徴とす
   る特許請求の範囲第１項記載の計算機システム間通信方
   式。 ３ 上記送信バッファ・アドレス・テーブルの各エント
   リーにｌビットの自系割込要求表示子をもうけ、送信側
   サブシステムのプログラムが該ビットをセットすると、
   当該エントリーで表示されるバッファの内容が、他サブ
   システムの受信バッファに転送されたとき、上記通信路
   は、送信側サブシステムに割込みを起すことを特徴とす
   る特許請求の範囲第１項または第２項記載の計算機シス
   テム間通信方式。 ４ 送信サブシステムと受信サブシステムは上記通信路
   により結合されており、当該通信路は停止状態であると
   き、上記両サブシステムで発行されるＩ１０起動命令に
   より動作状態となり以後いずれか一方のサブシステムに
   より、Ｉ１０停止命令が発行されるか、あるいは送信側
   から一定時間送信要求がないときか、あるいは当該通信
   路において転送動作を不可能とする原因が検出されるま
   では、送信バッファ中のデータを受信バッファへ転送す
   る動作を続けることを特徴とする特許請求の範囲第１項
   ないし第３項いずれか記載の計算機システム間通信方式
   。 ５ 上記通信路が動作状態にあるときは、プログラムは
   ＳＩＯ命令ヲ使って当該通信路にデータ転送を指示する
   ことなく、送信バッファ制御ブロックのエンキューポイ
   ンタで指示される送信バッファにデータを書込むととも
   に、該エンキューポインタを更新することにより、当該
   通信路にデータ転送を指示し、当該通信路は上記送信バ
   ッファ制御ブロックのデキューポインタと上記エンキュ
   ーポインタを比較し、不一致を検出したとき、データ転
   送を開始し、終了時にデキューポインタを更新するよう
   に動作することを特徴とする特許請求の範囲第１項ない
   し第４項いずれか記載の計算機システム間通信方式。