JPS62296258A - サブチヤネルコマンドワ−ド格納方式 - Google Patents

サブチヤネルコマンドワ−ド格納方式

Info

Publication number
JPS62296258A
JPS62296258A JP61139484A JP13948486A JPS62296258A JP S62296258 A JPS62296258 A JP S62296258A JP 61139484 A JP61139484 A JP 61139484A JP 13948486 A JP13948486 A JP 13948486A JP S62296258 A JPS62296258 A JP S62296258A
Authority
JP
Japan
Prior art keywords
buffer
command word
subchannel command
subchannel
specific area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61139484A
Other languages
English (en)
Other versions
JPH0531778B2 (ja
Inventor
Atsushi Miura
淳 三浦
Hironori Kondo
近藤 博徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Nagoya Communication Systems Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Nagoya Communication Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Nagoya Communication Systems Ltd filed Critical Fujitsu Ltd
Priority to JP61139484A priority Critical patent/JPS62296258A/ja
Publication of JPS62296258A publication Critical patent/JPS62296258A/ja
Publication of JPH0531778B2 publication Critical patent/JPH0531778B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 36  発明の詳細な説明 〔(既要〕 データ通信システムにおいて、通信制御装置のデータ送
受信動作を指示するサブチャネルコマンドワードを、送
受信データを蓄積するバッファと別個の特定領域に格納
することにより、バッファ記憶容量を削減し、また過去
のサブチャネルコマンドワードの保存を容易とする。
〔産業上の利用分野〕
本発明はデータ通信システムにおけるサブチャネルコマ
ンドワード格納方式の改良に関する。
データ通信システムにおいて、通信回線を収容する通信
制御装置が、主記憶装置内に格納されているサブチャネ
ルコマンドワードに基づき、データを送受信する場合に
、送受信データを一旦蓄積するバッファが、主記憶装置
内に極力多数確保されることが望ましい。
また障害が発生した場合に、過去のデータ送受信状況を
示す情報が、極力容易に収集可能であることが望ましい
〔従来の技術〕
第3図は従来あるサブチャネルコマンドワード格納方式
の一例を示す図である。
第3図において、主記憶装置2内には、それぞれ通信制
御装置lにより送受信するデータDTI乃至DT3と、
各データDTI乃至DT3の送受信動作を、通信制御装
置1に指示するサブチャネルコマンドワード5CWI乃
至5CW3とを蓄積するバッファ21−1乃至21−3
が設けられている。なおバッファ21−1内のサブチャ
ネルコマンドワード5CWIは、リンクに1によりバッ
ファ21−2内のサブチャネルコマンドワード5CW2
に接続され、またバッファ21−2内のサブチャネルコ
マンドワード5CW2は、リンクに2によりバッファ2
1−3内のサブチャネルコマンドワード5CW3に接続
されている。
一方通信制御装置1内には、サブチャネルコマンドワー
ド先頭アドレス5CWAを格納する装置レジスタ11が
設けられている。サブチャネルコマンドワード先頭アド
レス5CWAは、主記憶装置2内のバッファ21−1内
のサブチャネルコマンドワード5CWIに対し、リンク
に3により接続されている。
従って通信制御装置1は、装置レジスタlt内に格納さ
れているサブチャネルコマンドワード先頭アドレス5C
WAから、リンクに3を経由して主記憶装置2内のバッ
ファ21−1内のサブチャネルコマンドワードscwt
を抽出し、該サブチャネルコマンドワード5CWIに基
づきバッファ21−1に蓄積されているデータDTIを
抽出して送信し、または受信したデータDTIをバッフ
ァ21−1に格納する。データDTIの送受信が終了す
ると、通信制御装置1はリンクに3を解放してリンクに
4によりバッファ21−2内のサブチャネルコマンドワ
ード5CW2に接続する。
その結果バッファ21−1は解放され、他のデータ蓄積
に使用可能となる。
〔発明が解決しようとする問題点〕
以上の説明から明らかな如く、従来あるサブチャネルコ
マンドワード格納方式においては、サブチャネルコマン
ドワード5CWI乃至5CW3は、各送受信データDT
I乃至DT3と共に各バ・7フア21−1乃至21−3
に格納され、データ送受信後はバッファ21−1乃至2
1−3と共に解放される。
従って、各バッファ21−1乃至21−3の記憶容量が
増加し、主記憶装置2内のバッファ作成可能領域の大き
さが一定とすると、該バッファ領域内に作成可能なバッ
ファ数が減少する。
また障害発生時に、過去のデータ送受信状況を分析する
為に、サブチャネルコマンドワード5CW1乃至5CW
3を収集することは極めて困難となり、障害分析に支障
を来す恐れがあった。
[問題点を解決するための手段] 第1図は本発明の原理を示す図である。
第1図において、1は通信制御装置、2は主記憶装置、
21−1 ’乃至21−n’は送受信データを蓄積する
バッファである。
第1図においては、サブチャネルコマンドワード5CW
I乃至S CW nは、対応する送受信データと共にバ
ッファ21−l′乃至21−n’に格納されず、バッフ
ァ21−1“乃至21−n ’が作成可能な領域とは別
個の特定領域22内に格納されている。
〔作用〕
各バッフ721−l′乃至21−n’には、サブチャネ
ルコマンドワード5CWI乃至S CW nは格納され
ぬ為、所要記憶容量が削減される。
その結果主記憶装置2内のバッファ作成可能領域の大き
さが一定とすると、作成可能なバッファ数は増加する。
またサブチャネルコマンドワードscwt乃至S CW
 nは、バッファ21−’l′乃至21−n’を解放し
た後も特定領域22内に保存可能となる為、障害発生時
に過去のデータ送受信状況を分析する為に、サブチャネ
ルコマンドワード5CWI乃至S CW nを容易に収
集可能となり、障害原因の分析が容易となる。
〔実施例〕
以下、本発明の一実施例を図面により説明する。
第2図は本発明の一実施例によるサブチャネルコマンド
ワード格納方式を示す図である。なお、全図を通じて同
一符号は同一対象物を示す。
第2図においては、通信制′4B装置1にデータ送受信
動作を指示するサブチャネルコマンドワード5CWI乃
至5CW3は、送受信データDTl乃至DT3と共にバ
ッファ21−1°乃至21−3”に格納されず、主記憶
装置2内のバ・ノファ作成可能領域とは別個に設けられ
た特定領域22内に格納されている。各サブチャネルコ
マンドワード5CWI乃至5CW3は、それぞれ対応す
るバッファ21−l′乃至21−3’にリンクに5°乃
至に7’により接続され、またリンクkl’およびに2
“により相互に接続されている。
なお特定領域22の記憶容量は、サブチャネルコマンド
ワードscwi乃至5CW3の格納により記tα容量を
増加させる必要が生ぜず、従ってバッファ作成可能領域
を圧迫する恐れは無いものとする。
通信制御装置1内の装置レジスタ11に設けられている
サブチャネルコマンドワード先頭アドレス5CWAは、
特定領域22内に格納されているサブチャネルコマンド
ワード5CWIにリンクに31により接続されている。
従って通信制御装置lは、装置レジスタll内に格納さ
れているサブチャネルコマンドワード先頭アドレス5C
WAから、リンクに3’を経由して主記憶装置2内の特
定領域22内のサブチャネルコマンドワード5CWIを
抽出し、該サブチャネルコマンドワード5CWIに基づ
き、リンクに5′によりサブチャネルコマンドワード5
CWIと接続されているバッファ21−l′に蓄積され
ているデータDTIを抽出して送信し、または受信した
データDTIをバッファ21−1“に格納する。データ
DTIの送受信が終了すると、通信制御装置1はリンク
に3“を解放してリンクに4°により特定領域22内の
サブチャネルコマンドワード5CW2に接続する。
なおバッファ21−l′は解放され、他のデータ蓄積に
使用可能となるが、サブチャネルコマンドワード5CW
Iは特定領域22内に保存される。
以上の説明から明らかな如く、本実施例によれば、サブ
チャネルコマンドワード5CWI乃至5CW3はバッフ
ァ21−1乃至21−3内には格納されず、特定領域2
2内に格納される為、バッファ2I−1乃至21−3の
記憶容量が削減され、バッファ作成可能領域の記憶容量
が一定とすると、作成可能なバッファ数が増加する。
またデータDTI乃至DT3の送受信が終了し、バッフ
ァ21−1“乃至21−3°が解放された後も、サブチ
ャネルコマンドワードSCWは、後続のサブチャネルコ
マンドワードSCWが特定領域22を占有し尽し、サイ
クリックに上書きされる迄は、特定領域22内に作成し
た個数分保存される為、障害発生時に過去のデータ送受
信状況を分析する為に容易に収集可能となる。
なお、第2図ばあ(迄本発明の一実施例に過ぎず、例え
ばバッファ数は3個に限定されることば無く、他に幾多
の変形が考慮されるが、何れの場合にも本発明の効果は
変わらない。
〔発明の効果〕
以上、本発明によれば、前記データ通信システムにおい
て、主記憶装置内のバッファ作成可能領域の大きさが一
定とすると、作成可能なバッファ数は増加する。
またサブチャネルコマンドワードは、バッファを解放し
た後も特定領域内に保存可能となる為、障害発生時に過
去のデータ送受信状況を分析する為に、サブチャネルコ
マンドワードを容易に収集可能となり、障害原因の分析
が容易となる。
【図面の簡単な説明】
第1図は本発明の原理を示す図、第2図は本発明の一実
施例によるサブチャネルコマンドワード格納方式を示す
図、第3図は従来あるサブチャネルコマンドワード格納
方式の一例を示す図である。 図において、1は通信制御装置、2は主記tα袈置、1
1は装置レジスタ、21−1乃至21−3.21−l′
乃至21−3 ’はバッファ、22は特定領域、DTI
乃至DT3はデータ、kl乃至に7、k1′乃至に7’
はリンク、5CWI乃至5CW3はサブチャネルコマン
ドワード、S CWAはサブチャネルコマンドワード先
頭アドレス、を木登日月 −斤、鬼目 第 l 図

Claims (1)

  1. 【特許請求の範囲】 通信制御装置(1)が主記憶装置(2)内に格納されて
    いるサブチャネルコマンドワード(SCWl乃至SCW
    n)に基づき、データ送受信を行うデータ通信システム
    において、 前記サブチャネルコマンドワード(SCWl乃至SCW
    n)を、送受信データを蓄積するバッファ(21−l′
    乃至21−n′)と異なる特定領域(22)に格納する
    ことを特徴とするサブチャネルコマンドワード格納方式
JP61139484A 1986-06-16 1986-06-16 サブチヤネルコマンドワ−ド格納方式 Granted JPS62296258A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61139484A JPS62296258A (ja) 1986-06-16 1986-06-16 サブチヤネルコマンドワ−ド格納方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61139484A JPS62296258A (ja) 1986-06-16 1986-06-16 サブチヤネルコマンドワ−ド格納方式

Publications (2)

Publication Number Publication Date
JPS62296258A true JPS62296258A (ja) 1987-12-23
JPH0531778B2 JPH0531778B2 (ja) 1993-05-13

Family

ID=15246325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61139484A Granted JPS62296258A (ja) 1986-06-16 1986-06-16 サブチヤネルコマンドワ−ド格納方式

Country Status (1)

Country Link
JP (1) JPS62296258A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5455138A (en) * 1977-10-12 1979-05-02 Toshiba Corp Input-output control system
JPS5668859A (en) * 1979-11-12 1981-06-09 Fujitsu Ltd Communication system between computer systems
JPS6172347A (ja) * 1984-09-14 1986-04-14 Mitsubishi Electric Corp デ−タ入出力制御方式

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5455138A (en) * 1977-10-12 1979-05-02 Toshiba Corp Input-output control system
JPS5668859A (en) * 1979-11-12 1981-06-09 Fujitsu Ltd Communication system between computer systems
JPS6172347A (ja) * 1984-09-14 1986-04-14 Mitsubishi Electric Corp デ−タ入出力制御方式

Also Published As

Publication number Publication date
JPH0531778B2 (ja) 1993-05-13

Similar Documents

Publication Publication Date Title
EP0289248B1 (en) Programmable protocol engine
EP0725351A2 (en) Expedited message transfer in a multi-nodal data processing system
KR910019369A (ko) 미디어 액세스제어/호스트 시스템 인터페이스를 수행하기 위한 방법 및 장치
KR910001522A (ko) 데이타 전송방법과 이 방법을 사용한 데이타 처리 시스템
US7577878B2 (en) Method for storing or transferring data using time sequencing
JPS62296258A (ja) サブチヤネルコマンドワ−ド格納方式
US6064647A (en) Method and system for sending frames around a head of line blocked frame in a connection fabric environment
WO1999029071A1 (en) Resource sharing
US5590279A (en) Memory data copying apparatus
EP0548977A2 (en) Multiplex transmission apparatus and multiplex transmission method
JPS5762432A (en) Input and output system
KR0154489B1 (ko) 비동기 전송모드방식의 스위칭시스템에 있어서 프로세서간 통신 메세지 송수신처리장치 및 방법
JPS615361A (ja) 通信インタフエイス回路
JPS63137352A (ja) オンライン型メツセ−ジ交換システム
JP2663713B2 (ja) バス接続装置
JPS5871749A (ja) ル−プ式デ−タ伝送方式
JP3404852B2 (ja) 防災システムの通信制御装置
Arozullah et al. A microprocessor based high speed packet switch for satellite communications
JP3404908B2 (ja) 監視制御装置
JPH05114035A (ja) 応答情報処理方式
JPS59106055A (ja) 相手系情報読取り方式
JPS58182771A (ja) 信号バスモニタ方式
JPH104410A (ja) 通信制御システム
JPH01293049A (ja) 分散処理型パケット交換機における受信制御方式
JPS6020260A (ja) チヤネル制御方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees