JPS5871749A - ル−プ式デ−タ伝送方式 - Google Patents
ル−プ式デ−タ伝送方式Info
- Publication number
- JPS5871749A JPS5871749A JP17011181A JP17011181A JPS5871749A JP S5871749 A JPS5871749 A JP S5871749A JP 17011181 A JP17011181 A JP 17011181A JP 17011181 A JP17011181 A JP 17011181A JP S5871749 A JPS5871749 A JP S5871749A
- Authority
- JP
- Japan
- Prior art keywords
- data
- station
- memory
- control information
- variable length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ループ状の伝送路を介してデータ伝送を行う
ループ式データ伝送方式に関し、特に可変長データの伝
送を行うループ式データ伝送方式に関するものである。
ループ式データ伝送方式に関し、特に可変長データの伝
送を行うループ式データ伝送方式に関するものである。
従来、可変長データの伝送を行うループ式データ伝送方
式として、メツセージ多重方式及びレジスタ挿入方式が
提案されている。前記メツセージ多重方式は、ループの
使用権を１つの局にしか許さず、同時に複数の局がルー
プを使用できない方式であり、ループの使用効率が低い
という欠点がある。他方、前記レジスタ挿入方式は、ル
ープ上の各ノード局において、送信すべきデータの長さ
に相当するシフトレジスタをループに継ぎ足し。
式として、メツセージ多重方式及びレジスタ挿入方式が
提案されている。前記メツセージ多重方式は、ループの
使用権を１つの局にしか許さず、同時に複数の局がルー
プを使用できない方式であり、ループの使用効率が低い
という欠点がある。他方、前記レジスタ挿入方式は、ル
ープ上の各ノード局において、送信すべきデータの長さ
に相当するシフトレジスタをループに継ぎ足し。
該シフトレジスタにデータをのせて送出する方式であシ
、可変長のシフトレジスタが必要となシ。
、可変長のシフトレジスタが必要となシ。
４−ドウエアにおいて不利であるという欠点がある０
本発明の目的は、上記欠点を除去し、簡単なハードウェ
アですみ、かつ可変長のデータを効率良く伝送できるル
ープ式データ伝送方式を提供することにある。
アですみ、かつ可変長のデータを効率良く伝送できるル
ープ式データ伝送方式を提供することにある。
本発明によれば、ループ状伝送路中に挿入された複数の
ノード局を備え、該複数のノード局の６各はう定長フレ
ー・分のデータを丁度格納できる容量をもつ受信メモリ
及び送信メモリと、自局から送信すべき可変長データに
制御情報を付加する機能を有する処理部とを有し、該制
御情報は。
ノード局を備え、該複数のノード局の６各はう定長フレ
ー・分のデータを丁度格納できる容量をもつ受信メモリ
及び送信メモリと、自局から送信すべき可変長データに
制御情報を付加する機能を有する処理部とを有し、該制
御情報は。
前記可変長データの有シを示すフラグと、前記制御情報
を該可変長データに付加した状態での長さ報とを有する
ものであり、前記ノード局の各々は。
を該可変長データに付加した状態での長さ報とを有する
ものであり、前記ノード局の各々は。
前記ループ状伝送路から伝送されてくる。制御情報付可
変長データを含ｉ定長フレーム分のデー１りを、前記受
信メ＝すに順次格納し、前記処理部は、該受信メモリに
格納された前記制御情報付可変長データが自局向けか他
局向けかを前記アドレス情報を基に判定するとともに、
該制御情報付可変長データを、自局向けの場合は取シ込
み他局向けの場合は前記送信メモリに詰め合わせて格納
し。
変長データを含ｉ定長フレーム分のデー１りを、前記受
信メ＝すに順次格納し、前記処理部は、該受信メモリに
格納された前記制御情報付可変長データが自局向けか他
局向けかを前記アドレス情報を基に判定するとともに、
該制御情報付可変長データを、自局向けの場合は取シ込
み他局向けの場合は前記送信メモリに詰め合わせて格納
し。
かつ該送、信メモリの空きエリアが自局から送信すべき
制御情報付可変長データを格納可能な場合にのみ、該自
局から送信すべき制御情報付可変長データを前記送信メ
モリに詰め合わせて格納し、前記ノード局の各々は、該
送信メモリに詰め合わされて格納された制御情報付可変
長データを順次前記ループ状伝送路に送出することを特
徴とするループ式データ伝送方式が得られる。
制御情報付可変長データを格納可能な場合にのみ、該自
局から送信すべき制御情報付可変長データを前記送信メ
モリに詰め合わせて格納し、前記ノード局の各々は、該
送信メモリに詰め合わされて格納された制御情報付可変
長データを順次前記ループ状伝送路に送出することを特
徴とするループ式データ伝送方式が得られる。
次に本発明の実施例について図面を参照して説明する。
第１図を参照すると９本発明に従ってループ上を転送さ
れるフレーム長ｎの固定長フレーム及び該固定長フレー
ム中に挿入される可変長データのフォーマットが示され
ている。第１図において、。
れるフレーム長ｎの固定長フレーム及び該固定長フレー
ム中に挿入される可変長データのフォーマットが示され
ている。第１図において、。
Ｆは固定長フレームの開始を示すフラグであシ。
（０１１１１１１０）である０またｅ ＤＩ ＋ Ｄ２
はそれぞれ可変長データである０また＊ Ｅｌ ＊ Ｅ
２ ｔＥ３はそれぞれ、データの有無を示す１ビツトの
フラグ（Ｆｕｌｌ／１ｍｐｔｙフラグ）であり、“１″
の時データ無しを示し、“０”の時データ有りを示す。
はそれぞれ可変長データである０また＊ Ｅｌ ＊ Ｅ
２ ｔＥ３はそれぞれ、データの有無を示す１ビツトの
フラグ（Ｆｕｌｌ／１ｍｐｔｙフラグ）であり、“１″
の時データ無しを示し、“０”の時データ有りを示す。
また＋ Ｌ ｉ ＋ Ｌ２１ Ｌ３はそれぞれ、長さ１
１ ＊ １２ ｅｔ３を示す長さ情報である０またｓ
Ａｌ ＊ ｋ２はそれぞれ、送信先アドレスを示す送信
先アドレス情報である。また、■は固定長フレームが存
在しないことを示すアイドルフラグ（０１１１１１１１
）である。
１ ＊ １２ ｅｔ３を示す長さ情報である０またｓ
Ａｌ ＊ ｋ２はそれぞれ、送信先アドレスを示す送信
先アドレス情報である。また、■は固定長フレームが存
在しないことを示すアイドルフラグ（０１１１１１１１
）である。
第２図を参照すると９本発明に従ってデータの送受信を
行う一つのノード局の構成が示されている。他ノード局
から送られてきたデータ１は受信部２によって受信され
る。開始フ・ラグ検出部３は受信部２によって受信した
データの中から開始７ラグＦを検出し、ダイレクトメモ
リアクセス部４に受信開始要求信号５を出力する。一方
、ゼロ除去部６は、受信部２によって受信したデータの
中から、透過性をもたせるために挿入されたＯ（第１図
には示されていない）を除去して、直並列変換部７に出
力する。直並列変換部７によって直並列変換されたデー
タは、ダイレクトメモリアクセス部４によってバイト単
位にデータライン８を介して受信メモリ９に転送される
Ｏこの際、ダイレクトメモリアクセス部４は、データを
格納させるべき受信メモリ９のアドレスを、アドレスラ
イン１０を介して、指示する。受信メモリ９の容量は。
行う一つのノード局の構成が示されている。他ノード局
から送られてきたデータ１は受信部２によって受信され
る。開始フ・ラグ検出部３は受信部２によって受信した
データの中から開始７ラグＦを検出し、ダイレクトメモ
リアクセス部４に受信開始要求信号５を出力する。一方
、ゼロ除去部６は、受信部２によって受信したデータの
中から、透過性をもたせるために挿入されたＯ（第１図
には示されていない）を除去して、直並列変換部７に出
力する。直並列変換部７によって直並列変換されたデー
タは、ダイレクトメモリアクセス部４によってバイト単
位にデータライン８を介して受信メモリ９に転送される
Ｏこの際、ダイレクトメモリアクセス部４は、データを
格納させるべき受信メモリ９のアドレスを、アドレスラ
イン１０を介して、指示する。受信メモリ９の容量は。
フレーム長ｎのデータが丁度格納できる容量に等しい。
ダイレクトメモリアクセス部４は、フレーム長ｎの固定
長フレームの転送終了時に転送終了信号１１をプロセッ
サ（即ち処理部）１２に送るＯノロセッサ１２は、転送
終了信号１１を受けると。
長フレームの転送終了時に転送終了信号１１をプロセッ
サ（即ち処理部）１２に送るＯノロセッサ１２は、転送
終了信号１１を受けると。
ダイレクトメモリアクセス部１３に受信開始要求信号１
４を出力する。ダイレクトメモリアクセス部１３は、受
信開始要求信号１４を受けると、受信メモリ９中に格納
された順にデータを取り込むべくアドレスライン１５を
介してアドレスを指示し、受信メモリ９から格納された
順にデータをデータライン１６を介して取り込む。プロ
セッサ１２は、ダイレクトメモリアクセス部１３に取り
込まれた最初の可変長データのＦｕｌｌ／ｌ：ｍｐｔ３
’フラグＥ１ｍ長さ情報Ｌ１及び送信先アトビス情報Ａ
１をチェックする。この時、 Ｆｕｌｌ／Ｅｍｐｔｙフ
ラグＥ１が”Ｏ”でかつ送信先アドレス情報ＡＩが自局
アドレスであれば、プロセッサ１２は長さ情報Ｌ１によ
って指定された長さＬｌだけデータをデータライン１７
を介して取シ込むｏ Ｆｕｌｌ／Ｅｍｐｔｙ ７ラダＥ
ｌが０”でかつ送信先アドレス情報Ａ、が他局アドレス
であれば、プロセッサ１２はダイレクトメモリアクセス
部１８に送信開始要求信号１９を出力し、長さ情報Ｌ１
によって指定された長さ ・ｔｌだけデータを受信メモ
リ９から送信メモリ２０ヘデータライン１６．２１及び
２２を介して転送させる０この際、ダイレクトメモリア
クセス部１８はデータを格納させるべき送信メモリ２０
のアドレスを、アドレスライン２３を介して、指示する
。送信メモリ２０の容量も、フレーム長ｎのデータが丁
度格納できる容量に等しい０以下。
４を出力する。ダイレクトメモリアクセス部１３は、受
信開始要求信号１４を受けると、受信メモリ９中に格納
された順にデータを取り込むべくアドレスライン１５を
介してアドレスを指示し、受信メモリ９から格納された
順にデータをデータライン１６を介して取り込む。プロ
セッサ１２は、ダイレクトメモリアクセス部１３に取り
込まれた最初の可変長データのＦｕｌｌ／ｌ：ｍｐｔ３
’フラグＥ１ｍ長さ情報Ｌ１及び送信先アトビス情報Ａ
１をチェックする。この時、 Ｆｕｌｌ／Ｅｍｐｔｙフ
ラグＥ１が”Ｏ”でかつ送信先アドレス情報ＡＩが自局
アドレスであれば、プロセッサ１２は長さ情報Ｌ１によ
って指定された長さＬｌだけデータをデータライン１７
を介して取シ込むｏ Ｆｕｌｌ／Ｅｍｐｔｙ ７ラダＥ
ｌが０”でかつ送信先アドレス情報Ａ、が他局アドレス
であれば、プロセッサ１２はダイレクトメモリアクセス
部１８に送信開始要求信号１９を出力し、長さ情報Ｌ１
によって指定された長さ ・ｔｌだけデータを受信メモ
リ９から送信メモリ２０ヘデータライン１６．２１及び
２２を介して転送させる０この際、ダイレクトメモリア
クセス部１８はデータを格納させるべき送信メモリ２０
のアドレスを、アドレスライン２３を介して、指示する
。送信メモリ２０の容量も、フレーム長ｎのデータが丁
度格納できる容量に等しい０以下。
Ｆｕｌ ｌ／１ｍｐｔｙ ７ラグＥ３が１１”であるこ
とがプロセッサ１２によって検出されるまで、同様の動
作を繰シ返す０なお、第２図において、２４はダイレク
トメモリアクセス部１３からプロセッサ１２に出力され
る転送終了信号である０ プロセッサ１２によってＦｕｌｌβｍｐｔｙフラグＥ３
が”ｌ”であることが検出された時には既に、送信メモ
リ２０には先頭から順に、他局へ転送すべきデータの詰
め合わせが完了している。そこで、プロセッサ１２は、
送信メモリ２０の残りノ９イト数に相当する長さと、自
局の送信データ長に制御情報（該制御情報はＦｕ ｌ
ｌ／’Ｅｍｐ ｔ ｙフラグと長さ情報と送信先アドレ
ス情報とからなる。）長を加えた長さとを比較し、後者
の方が大の場合、 Ｆｕｌｌ／ＥｍｐｔＦフラグ１”と
、堺信メモリ２０の残シバイト数に相当する長さを示す
長さ情報とを、送信メモリ２０の詰め合わせデータの直
後にセラ）し、・そしてダイレクトメモリアクセス部２
５に送信開始要求信号２６を出力する。逆に、送信メモ
リ２０の残りバイト数に相当する長さの方が大の場合９
．プロセッサ１２は、 ＦｕｌｌＡｎｐｔｙフラグ６０
”と長さ情報と送信先アドレス情報と送信データとを、
データライン２７．ダイレクトメモリアクセス部１８及
びデータライン２２を介して、送信メモリ２０に送信し
た後、送信メモリ２０に詰め合わされたテータノ直後に
、 Ｆｕｌｌ／Ｂｍｐｔｙ７ラグ１１”と、送信メモリ
２０の残シバイト数に相−当する長さを示す長さ情報と
を、セットし、そしてダイレクトメモリアクセス部２５
に送信開始要求信号２６を出力する。なお、第２図にお
いて、２８はダイレクトメモリアクセス部１８からプロ
セッサ１２に出力される転送終了信号である０ ダイレクトメモリアクセス部２５は、送信開始要求信号
２６を受けると、送信メモリ２０の先頭に固定的にセッ
トされている開始フラグから順にデータをデータライン
２８を介して、取シ込み。
とがプロセッサ１２によって検出されるまで、同様の動
作を繰シ返す０なお、第２図において、２４はダイレク
トメモリアクセス部１３からプロセッサ１２に出力され
る転送終了信号である０ プロセッサ１２によってＦｕｌｌβｍｐｔｙフラグＥ３
が”ｌ”であることが検出された時には既に、送信メモ
リ２０には先頭から順に、他局へ転送すべきデータの詰
め合わせが完了している。そこで、プロセッサ１２は、
送信メモリ２０の残りノ９イト数に相当する長さと、自
局の送信データ長に制御情報（該制御情報はＦｕ ｌ
ｌ／’Ｅｍｐ ｔ ｙフラグと長さ情報と送信先アドレ
ス情報とからなる。）長を加えた長さとを比較し、後者
の方が大の場合、 Ｆｕｌｌ／ＥｍｐｔＦフラグ１”と
、堺信メモリ２０の残シバイト数に相当する長さを示す
長さ情報とを、送信メモリ２０の詰め合わせデータの直
後にセラ）し、・そしてダイレクトメモリアクセス部２
５に送信開始要求信号２６を出力する。逆に、送信メモ
リ２０の残りバイト数に相当する長さの方が大の場合９
．プロセッサ１２は、 ＦｕｌｌＡｎｐｔｙフラグ６０
”と長さ情報と送信先アドレス情報と送信データとを、
データライン２７．ダイレクトメモリアクセス部１８及
びデータライン２２を介して、送信メモリ２０に送信し
た後、送信メモリ２０に詰め合わされたテータノ直後に
、 Ｆｕｌｌ／Ｂｍｐｔｙ７ラグ１１”と、送信メモリ
２０の残シバイト数に相−当する長さを示す長さ情報と
を、セットし、そしてダイレクトメモリアクセス部２５
に送信開始要求信号２６を出力する。なお、第２図にお
いて、２８はダイレクトメモリアクセス部１８からプロ
セッサ１２に出力される転送終了信号である０ ダイレクトメモリアクセス部２５は、送信開始要求信号
２６を受けると、送信メモリ２０の先頭に固定的にセッ
トされている開始フラグから順にデータをデータライン
２８を介して、取シ込み。
そして並直列変換部２９にヤえる。この際、ダイレクト
メモリアクセス部２５は、取り込みべきデータのアドレ
スを、アドレスライン３０を干して。
メモリアクセス部２５は、取り込みべきデータのアドレ
スを、アドレスライン３０を干して。
送信メモリ２０に指示する。並直列変換部２９によりて
並直列変換されたデータは、ゼロ挿入部３１によって０
が挿入され、送信部３２によって送信データ３３とされ
、他局へ伝送される。なお。
並直列変換されたデータは、ゼロ挿入部３１によって０
が挿入され、送信部３２によって送信データ３３とされ
、他局へ伝送される。なお。
第２図において、３４はダイレクトメモリアクセス部２
５からプロセッサ１２に出力される転送終了信号である
。
５からプロセッサ１２に出力される転送終了信号である
。
このようにして、受信データはＦｕｌｌ／Ｅｍｐｔｙフ
ラグや送信アドレス情報等によ９１局のものか他局のも
のかを振シ分け、自局のものは取υ込み、他局のものは
自局からの送信データとともに詰め合わされ、ループ状
の伝送路へ送出される０以上述べた如く１本発明によ４
れば、可変長のデータを固定長フレームに効率良く詰め
合わせてループ上を伝送することが可能なルーｆ式デー
タ伝送方式を、従来のレジスタ挿入方式では必要であっ
た可変長のレフトレジスタが不要な、簡単なノ−−ドウ
エアで実現できるという効果がある。
ラグや送信アドレス情報等によ９１局のものか他局のも
のかを振シ分け、自局のものは取υ込み、他局のものは
自局からの送信データとともに詰め合わされ、ループ状
の伝送路へ送出される０以上述べた如く１本発明によ４
れば、可変長のデータを固定長フレームに効率良く詰め
合わせてループ上を伝送することが可能なルーｆ式デー
タ伝送方式を、従来のレジスタ挿入方式では必要であっ
た可変長のレフトレジスタが不要な、簡単なノ−−ドウ
エアで実現できるという効果がある。
なお、第１図における制御情報中＋Ｅ３やＬ３は必ずし
も必要ない。というのは、受信データを受信メモリ９に
順次格納するので、該受信メモリ９のデータ格納状態か
らデータ無しやデータ無し部分の長さを知ることができ
るからである。
も必要ない。というのは、受信データを受信メモリ９に
順次格納するので、該受信メモリ９のデータ格納状態か
らデータ無しやデータ無し部分の長さを知ることができ
るからである。
第１図は本発明に従ってループ上を転送される固定長フ
レームのフォーマットの一例を示す図。 第２図は本発明に従ってデータの送受信を行う一つのノ
ード局−の構成を示すブロック図である。 Ｆ−・・開始フラグ、 Ｅ１〜Ｅ ３− Ｆｕｌｌ／Ｅ
ｍｐｔｙフラグ＋Ｌ１〜Ｌ３・・・長さ情報＊ Ａ１
＊ Ａ２・・・送信先アドレス情報、Ｄｌ 、Ｄ２・・
・可変長データ、■・・・アイドルフラグ、２・・・受
信部、３・・・開始フラグ検出部、４，１３，１８．２
５・・・ダイレクトメモリアクセス部、６・・・ゼロ除
去部、７・・・直並夕１？変換部。 ９・・・受信メモリ、１２・・・プロセッサ（処理部）
。 ２０・・・送信メモリ、２９・・・並直列変換部、３１
・・・ゼロ挿入部、３２・・・送信部。 第１図
レームのフォーマットの一例を示す図。 第２図は本発明に従ってデータの送受信を行う一つのノ
ード局−の構成を示すブロック図である。 Ｆ−・・開始フラグ、 Ｅ１〜Ｅ ３− Ｆｕｌｌ／Ｅ
ｍｐｔｙフラグ＋Ｌ１〜Ｌ３・・・長さ情報＊ Ａ１
＊ Ａ２・・・送信先アドレス情報、Ｄｌ 、Ｄ２・・
・可変長データ、■・・・アイドルフラグ、２・・・受
信部、３・・・開始フラグ検出部、４，１３，１８．２
５・・・ダイレクトメモリアクセス部、６・・・ゼロ除
去部、７・・・直並夕１？変換部。 ９・・・受信メモリ、１２・・・プロセッサ（処理部）
。 ２０・・・送信メモリ、２９・・・並直列変換部、３１
・・・ゼロ挿入部、３２・・・送信部。 第１図
Claims (1)
- １、 ループ状伝送路中に挿入された複数のノード局を
備え、該複数のノード局の各々はンｉ定長フレーム分の
データを丁度格納できる容量をもつ受信メモリ及び送信
メモリと、自局から送信すべき可変長データに制御情報
を付加する機能を有する処理部とを有し、該制御情報は
、前記可変長データの有りを示すフラグと、前記制御情
報を該可ものであシ、前記ノード局の各々は、前記ルー
プ状伝送路から伝送されてくる。制御情報付可変長デー
タを金品定長フレーム分のデータを、前記受信メモリに
順次格納し、前記処理部は、該受信メモリに格納された
前記制御情報付可変長データが自局向けかを他局向けか
を前記アドレス情報を基に判定するとともに、該制御情
報付可変長データを、自局向けの場合は取シ込み他局向
けの場合は前記送信メモリに詰め合わせて格納し、かつ
該送信メモリの空きエリアが自局から送信すべき制御情
報付可変長データを格納可能な場合にのみ、該自局から
送信すべき制御情報付可変長データを前記送信メモリに
詰め合わせて格納し、前記ノード局の各々は、該送信メ
モリに詰め合わされて格納された制御情報付可変長デー
タを順次前記ループ状伝送路に送出することを特徴とす
るループ式データ伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17011181A JPS5871749A (ja) | 1981-10-26 | 1981-10-26 | ル−プ式デ−タ伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17011181A JPS5871749A (ja) | 1981-10-26 | 1981-10-26 | ル−プ式デ−タ伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5871749A true JPS5871749A (ja) | 1983-04-28 |
Family
ID=15898839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17011181A Pending JPS5871749A (ja) | 1981-10-26 | 1981-10-26 | ル−プ式デ−タ伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5871749A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6133054A (ja) * | 1984-07-25 | 1986-02-15 | Nec Corp | パケツト信号の送受信方式 |
| JPS6160044A (ja) * | 1984-08-31 | 1986-03-27 | Fujitsu Ltd | ブロツク交換方式 |
| JPH01283697A (ja) * | 1988-05-11 | 1989-11-15 | Nittan Co Ltd | 監視制御装置 |
-
1981
- 1981-10-26 JP JP17011181A patent/JPS5871749A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6133054A (ja) * | 1984-07-25 | 1986-02-15 | Nec Corp | パケツト信号の送受信方式 |
| JPS6160044A (ja) * | 1984-08-31 | 1986-03-27 | Fujitsu Ltd | ブロツク交換方式 |
| JPH0528540B2 (ja) * | 1984-08-31 | 1993-04-26 | Fujitsu Ltd | |
| JPH01283697A (ja) * | 1988-05-11 | 1989-11-15 | Nittan Co Ltd | 監視制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5871749A (ja) | ル−プ式デ−タ伝送方式 | |
| JPS58105344A (ja) | バツフアメモリ管理方式 | |
| JPS61100046A (ja) | ル−プ伝送方法 | |
| US8050294B2 (en) | Method and system for transmitting in TDM mode | |
| JPH0220026B2 (ja) | ||
| JP2791037B2 (ja) | パケットデータ転送制御装置 | |
| JPS6335139B2 (ja) | ||
| JPS63144634A (ja) | ル−プネツトワ−クシステム | |
| JPH05176000A (ja) | データ中継装置 | |
| JPS6132629A (ja) | 多回線通信制御方法 | |
| JPH02150949A (ja) | バス接続装置 | |
| JPH03162153A (ja) | 同報通信方式 | |
| JPS60194642A (ja) | デ−タ伝送方式 | |
| JP3178206B2 (ja) | 多重通信装置 | |
| JPH0521378B2 (ja) | ||
| JPH086912A (ja) | プロセッサ間通信方法及び装置 | |
| JPS63164548A (ja) | 伝送装置 | |
| JPS63238743A (ja) | デ−タリンクコントロ−ル装置 | |
| JPS5995643A (ja) | 割込デ−タ転送方式 | |
| JPS59207763A (ja) | デ−タ伝送回線のル−プ式全二重通信方式 | |
| JPS645497B2 (ja) | ||
| JPH04282928A (ja) | 多重化装置 | |
| JPH03255749A (ja) | 通信制御装置のデータ転送方式 | |
| JPS62126738A (ja) | パケツト通信方式 | |
| JPS5873261A (ja) | 蓄積交換型デ−タ伝送方式 |