JPS63144634A - ル−プネツトワ−クシステム - Google Patents
ル−プネツトワ−クシステムInfo
- Publication number
- JPS63144634A JPS63144634A JP29052786A JP29052786A JPS63144634A JP S63144634 A JPS63144634 A JP S63144634A JP 29052786 A JP29052786 A JP 29052786A JP 29052786 A JP29052786 A JP 29052786A JP S63144634 A JPS63144634 A JP S63144634A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- node
- information
- transmission
- loop network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 abstract description 69
- 238000001514 detection method Methods 0.000 abstract description 5
- 238000006243 chemical reaction Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、シリアルループ形式のネットワークシステム
に係り、特に高速の情報伝送を行うのに好適なループネ
ットワークシステムに関する。
に係り、特に高速の情報伝送を行うのに好適なループネ
ットワークシステムに関する。
この種ループネットワークシステムに関する従来技術と
して、例えば、特公昭４６−３５９３１号公報等に記載
された技術が知られている。この従来技術は、ループネ
ットワーク上に配置された複数個のスレーブノードにお
ける各ノードへの送信権の移動が、マスターノードより
発行される命令文字により制御されるものであり、ある
スレーブノードが情報の送信を行おうとする場合、その
スレーブノードは、前述の命令文字を受信するまで待っ
て情報の送信を行うものである。この待ち時間は、平均
すると、命令文字がループネットワーク上を半周するに
必要な時間である。
して、例えば、特公昭４６−３５９３１号公報等に記載
された技術が知られている。この従来技術は、ループネ
ットワーク上に配置された複数個のスレーブノードにお
ける各ノードへの送信権の移動が、マスターノードより
発行される命令文字により制御されるものであり、ある
スレーブノードが情報の送信を行おうとする場合、その
スレーブノードは、前述の命令文字を受信するまで待っ
て情報の送信を行うものである。この待ち時間は、平均
すると、命令文字がループネットワーク上を半周するに
必要な時間である。
前記従来技術において、スレーブノードからマスターノ
ードに情報を送る場合の情報の伝送時間は、前記命令文
字の待ち時間と、情報を送り始めてから送り終るまでの
時間の和で表わすことができる。このため、前記従来技
術は、ループネットワークの情報伝送速度が速くなって
も、命令文字の待ち時間が変わらないため、スレーブノ
ードにおける情報の伝送時間に対する命令文字の待ち時
間の割合が増加するのみで、情報の伝送時間を減少する
ことができないという問題点があった。
ードに情報を送る場合の情報の伝送時間は、前記命令文
字の待ち時間と、情報を送り始めてから送り終るまでの
時間の和で表わすことができる。このため、前記従来技
術は、ループネットワークの情報伝送速度が速くなって
も、命令文字の待ち時間が変わらないため、スレーブノ
ードにおける情報の伝送時間に対する命令文字の待ち時
間の割合が増加するのみで、情報の伝送時間を減少する
ことができないという問題点があった。
本発明の目的は、ループネットワークの情報伝送速度を
上げた場合に、情報の伝送時間を各ノードの送受信能力
に比例して減少させ、伝送効率を向上させることのでき
るループネットワークシステムを提供することにある。
上げた場合に、情報の伝送時間を各ノードの送受信能力
に比例して減少させ、伝送効率を向上させることのでき
るループネットワークシステムを提供することにある。
本発明によれば、前記目的は、マスターノードがループ
ネットワーク上に、情報の載っていない空きフレームを
常に複数個存在するようにネットワークを制御し、スレ
ーブノードがこの空きフレームに情報を載せ情報フレー
ムとして送信できるようにすることにより、各スレーブ
ノードで情報の送信要求が発生してから実際に送信を開
始するまでの時間を短縮できるようにすることにより達
成される。
ネットワーク上に、情報の載っていない空きフレームを
常に複数個存在するようにネットワークを制御し、スレ
ーブノードがこの空きフレームに情報を載せ情報フレー
ムとして送信できるようにすることにより、各スレーブ
ノードで情報の送信要求が発生してから実際に送信を開
始するまでの時間を短縮できるようにすることにより達
成される。
マスターノードによりループネットワーク上に伝送され
る複数個の空きフレームは、従来技術における命令文字
と同じ作用を有し、スレーブノードは、この空きフレー
ムを検出して該空きフレームに送信すべき情報を載せ情
報フレームとすることにより送信を開始できるので、情
報の送信を開始するまでの待ち時間を短縮することがで
き、全体の情報の伝送時間を短くすることができる。
る複数個の空きフレームは、従来技術における命令文字
と同じ作用を有し、スレーブノードは、この空きフレー
ムを検出して該空きフレームに送信すべき情報を載せ情
報フレームとすることにより送信を開始できるので、情
報の送信を開始するまでの待ち時間を短縮することがで
き、全体の情報の伝送時間を短くすることができる。
以下、本発明によるループネットワークシステムの一実
施例を図面により詳細に説明する。
施例を図面により詳細に説明する。
第１図はループネットワークシステムの全体構成図、第
２図はループネットワーク内で伝送されるフレーム形式
を示す図、第３図はマスターノードの構成図、第４図は
スレーブノードの構成図である。第１．３．４図におい
て、■はマスターノード、２はスレーブノード、３．３
３は直並列変換回路、４．３６は受信フレーム制御回路
、５は受信フレームカウンタ、６．３４は受信バッファ
、７は入力ポインタ、８は出力ポインタ、９．１７は減
算回路、１０は比較回路、１１．４１は並直列変換回路
、１２．３９は送信フレーム制御回路、１３．４０は切
替回路、１４は空きフレームデータメモリ、１５．４３
は送信バッファ、１６は送信フレームカウンタ、１８．
３８はプロセッサ、３５はノードアドレス比較回路、３
７は空きフレーム検出回路、４２はシフトレジスタであ
る。
２図はループネットワーク内で伝送されるフレーム形式
を示す図、第３図はマスターノードの構成図、第４図は
スレーブノードの構成図である。第１．３．４図におい
て、■はマスターノード、２はスレーブノード、３．３
３は直並列変換回路、４．３６は受信フレーム制御回路
、５は受信フレームカウンタ、６．３４は受信バッファ
、７は入力ポインタ、８は出力ポインタ、９．１７は減
算回路、１０は比較回路、１１．４１は並直列変換回路
、１２．３９は送信フレーム制御回路、１３．４０は切
替回路、１４は空きフレームデータメモリ、１５．４３
は送信バッファ、１６は送信フレームカウンタ、１８．
３８はプロセッサ、３５はノードアドレス比較回路、３
７は空きフレーム検出回路、４２はシフトレジスタであ
る。
本発明によるループネットワークシステムの一実施例は
、第１図に示すように１個のマスターノード１と、複数
個のスレーブノード２とが、シリアルインターフェイス
ラインによりループ状に接続されて構成される。このよ
うな構成のループネットワーク内に伝送される伝送フレ
ームは、第２図に示すような形式で構成されている。す
なわち、伝送フレームは、伝送フレームの始端と終端を
示すデリミタ部と、これら２つのデリミタ部の間に設け
られたフレーム状態表示部、情報の宛先を示すノードア
ドレス部、制御コード部、伝送すべき情報が載せられる
データ部、伝送フレーム全体の誤りチェックを行うため
のサイクリックチェックコード部とにより構成されてい
る。この伝送フレーム内のフレーム状態表示部は、その
伝送フレームの状態を示すものであり、そのピッ＋−０
が１″のとき、その伝送フレームが空きであり情報が載
せられていないことを、ビット１がａｌ”のとき、その
伝送フレームがマスターノード１から発信された情報フ
レームであることを、また、ビット２が１″のとき、そ
の伝送フレームがスレーブノード２から発信された情報
フレームであることをそれぞれ示している。
、第１図に示すように１個のマスターノード１と、複数
個のスレーブノード２とが、シリアルインターフェイス
ラインによりループ状に接続されて構成される。このよ
うな構成のループネットワーク内に伝送される伝送フレ
ームは、第２図に示すような形式で構成されている。す
なわち、伝送フレームは、伝送フレームの始端と終端を
示すデリミタ部と、これら２つのデリミタ部の間に設け
られたフレーム状態表示部、情報の宛先を示すノードア
ドレス部、制御コード部、伝送すべき情報が載せられる
データ部、伝送フレーム全体の誤りチェックを行うため
のサイクリックチェックコード部とにより構成されてい
る。この伝送フレーム内のフレーム状態表示部は、その
伝送フレームの状態を示すものであり、そのピッ＋−０
が１″のとき、その伝送フレームが空きであり情報が載
せられていないことを、ビット１がａｌ”のとき、その
伝送フレームがマスターノード１から発信された情報フ
レームであることを、また、ビット２が１″のとき、そ
の伝送フレームがスレーブノード２から発信された情報
フレームであることをそれぞれ示している。
次に、このような伝送フレームを用いたマスターノード
１における伝送制御をマスターノードｌの構成を示す第
３図により説明する。
１における伝送制御をマスターノードｌの構成を示す第
３図により説明する。
マスターノードｌは、第３図に示すように、ノード全体
の動作を制御し、データの処理を行うプロセッサ１８と
、ループネットワークの上流側からマスターノード１に
入力される伝送フレーム内の情報を複数個格納できる受
信バッファ６と、マスターノードｌからループネットワ
ークの下流側に送出すべき情報を複数個格納できる送信
バッファ１５と、ループネットワークの下流側に送出す
る空きフレームのデータを保持している空きフレームデ
ータメモリ１４とを備え、さらに、受信バッファ６の空
きの状況およびループネットワーク内に送り出されてい
る空きフレームの数等を監視しその監視結果により、ル
ープネットワークに空きフレームを送出する制御を行う
前記以外の図示機能回路を備えて構成されている。
の動作を制御し、データの処理を行うプロセッサ１８と
、ループネットワークの上流側からマスターノード１に
入力される伝送フレーム内の情報を複数個格納できる受
信バッファ６と、マスターノードｌからループネットワ
ークの下流側に送出すべき情報を複数個格納できる送信
バッファ１５と、ループネットワークの下流側に送出す
る空きフレームのデータを保持している空きフレームデ
ータメモリ１４とを備え、さらに、受信バッファ６の空
きの状況およびループネットワーク内に送り出されてい
る空きフレームの数等を監視しその監視結果により、ル
ープネットワークに空きフレームを送出する制御を行う
前記以外の図示機能回路を備えて構成されている。
マスターノード１において、その上流側のスレーブノー
ド２からの伝送フレームをシリアルインターフェイスラ
イン３０、直並列変換回路３を経て受信すると、受信フ
レーム制御回路４は、受信した伝送フレームのフレーム
状態表示部のビット０とビット２の内容を調べ、その伝
送フレームが空きフレームまたはスレーブノード発信の
伝送フレーム、すなわちスレーブノードからのデータが
載せられた情報フレームである場合に受信フレームカウ
ンタ５を更新する。さらに、受信フレーム制御回路４は
、情報フレームがスレーブノード発１ａ゛の伝送フレー
ムである場合、入力ポインタ７を更新して、その情報フ
レーム内の制御コード部とデータ部とを受信情報として
自ノード内で利用するために受信バッファ６内に格納す
る。プロセッサ１８は、出力ポインタ８を更新して、受
信バッファ６内に格納されたスレーブノードからの前記
情報を読出し、必要な処理を実行する。プロセッサ１８
において、スレーブノードに送信すべきデータが発生し
た場合、そのデータは、一旦送信バツファ１５内に格納
される。送信フレーム制御回路１２は、送信バッファ１
５内に格納されているスレーブノードに送るべきデータ
を、伝送フレームのフレーム状態表示部のビット１を“
１”としたマスターノード発信を示す伝送フレームに載
せ°た情報フレームとして、切替回路１３、並直列変換
回路１１を介して下流側のスレーブノード２に接続され
るシリアルインターフェイスライン３１に送出するとと
もに、後述する制御に従って、同様な経路で空きフレー
ムの送信を行い、この空きフレームの送信を行った場合
、送信フレームカウンタ１６を更新する。
ド２からの伝送フレームをシリアルインターフェイスラ
イン３０、直並列変換回路３を経て受信すると、受信フ
レーム制御回路４は、受信した伝送フレームのフレーム
状態表示部のビット０とビット２の内容を調べ、その伝
送フレームが空きフレームまたはスレーブノード発信の
伝送フレーム、すなわちスレーブノードからのデータが
載せられた情報フレームである場合に受信フレームカウ
ンタ５を更新する。さらに、受信フレーム制御回路４は
、情報フレームがスレーブノード発１ａ゛の伝送フレー
ムである場合、入力ポインタ７を更新して、その情報フ
レーム内の制御コード部とデータ部とを受信情報として
自ノード内で利用するために受信バッファ６内に格納す
る。プロセッサ１８は、出力ポインタ８を更新して、受
信バッファ６内に格納されたスレーブノードからの前記
情報を読出し、必要な処理を実行する。プロセッサ１８
において、スレーブノードに送信すべきデータが発生し
た場合、そのデータは、一旦送信バツファ１５内に格納
される。送信フレーム制御回路１２は、送信バッファ１
５内に格納されているスレーブノードに送るべきデータ
を、伝送フレームのフレーム状態表示部のビット１を“
１”としたマスターノード発信を示す伝送フレームに載
せ°た情報フレームとして、切替回路１３、並直列変換
回路１１を介して下流側のスレーブノード２に接続され
るシリアルインターフェイスライン３１に送出するとと
もに、後述する制御に従って、同様な経路で空きフレー
ムの送信を行い、この空きフレームの送信を行った場合
、送信フレームカウンタ１６を更新する。
前述したマスターノード１の動作において、入力ポイン
タ７は、マスターノードが受信したスレーブノードから
の情報フレーム内の情報の受信バッファ６への格納位置
を示しており、また、出力ポインタ８は、プロセッサ１
８が受信バッファ６から取出すべき情報の受信バッファ
６の格納位置を示している。従って、この出力ポインタ
８の値と、入力ポインタ９の値とを減算回路９に与えて
得た減算結果は、受信バッファ６の空き領域の容量、す
なわち、マスターノード１が受信可能な情報フレーム数
を示すことになる。また、受信フレームカウンタ５は、
マスターノード１が直並列変換回路３３を介して受信し
た空きフレームと、このマスターノード１から送出した
空きフレームを用いてスレーブノード２がスレーブノー
ド２の情報を載せてマスターノード１に送信して来た情
報フレームの数を計数些でいる。一方、送信フレームカ
ウンタ１６は、送信フレーム制御回路１２が並直列変換
回路１１を介してスレーブノード２に送出した空きフレ
ームの数を計数している。従って、送信フレームカウン
タ１６の値と、受信フレームカウンタ５の値とを減算回
路１７に与えて得た減算結果は、マスターノード１から
ループネットワーク上に送信し、まだマスターノード１
で受信していない空きフレームの数、すなわち、現在ル
ープネットワーク上に残っている空きフレームの数を示
している。比較回路１０は、前述の減算回路９．１７の
値、すなわち、マスターノード１が受信可能な情報フレ
ームの数と、ループネットワーク内に残っている空きフ
レームの数とを比較し、比較結果を送信フレーム制御回
路１２に渡す。
タ７は、マスターノードが受信したスレーブノードから
の情報フレーム内の情報の受信バッファ６への格納位置
を示しており、また、出力ポインタ８は、プロセッサ１
８が受信バッファ６から取出すべき情報の受信バッファ
６の格納位置を示している。従って、この出力ポインタ
８の値と、入力ポインタ９の値とを減算回路９に与えて
得た減算結果は、受信バッファ６の空き領域の容量、す
なわち、マスターノード１が受信可能な情報フレーム数
を示すことになる。また、受信フレームカウンタ５は、
マスターノード１が直並列変換回路３３を介して受信し
た空きフレームと、このマスターノード１から送出した
空きフレームを用いてスレーブノード２がスレーブノー
ド２の情報を載せてマスターノード１に送信して来た情
報フレームの数を計数些でいる。一方、送信フレームカ
ウンタ１６は、送信フレーム制御回路１２が並直列変換
回路１１を介してスレーブノード２に送出した空きフレ
ームの数を計数している。従って、送信フレームカウン
タ１６の値と、受信フレームカウンタ５の値とを減算回
路１７に与えて得た減算結果は、マスターノード１から
ループネットワーク上に送信し、まだマスターノード１
で受信していない空きフレームの数、すなわち、現在ル
ープネットワーク上に残っている空きフレームの数を示
している。比較回路１０は、前述の減算回路９．１７の
値、すなわち、マスターノード１が受信可能な情報フレ
ームの数と、ループネットワーク内に残っている空きフ
レームの数とを比較し、比較結果を送信フレーム制御回
路１２に渡す。
送信フレーム制御回路１２は、この比較の結果、受信可
能な情報フレームの数がループネットワーク内に残って
いる空きフレームの数より多い場合に、切替回路１３を
空きフレームデータメモリ１４の側に接続し、並直列変
換回路１１を介してシリアルインターフェイスライン３
１に空きフレームを送信して、送信カウンタ１６を更新
する制御を行う。
能な情報フレームの数がループネットワーク内に残って
いる空きフレームの数より多い場合に、切替回路１３を
空きフレームデータメモリ１４の側に接続し、並直列変
換回路１１を介してシリアルインターフェイスライン３
１に空きフレームを送信して、送信カウンタ１６を更新
する制御を行う。
この空きフレームは、シリアルインターフェイスライン
によるループネットワーク上に配置されているスレーブ
ノード２に送られ、スレーブノード２は、この空きフレ
ーム内にマスターノード１に送信すべきデータを載せる
ことにより、情報フレームを作成し、情報をマスターノ
ード１に送信する。このような動作を行うスレーブノー
ド２の構成が第４図に示されており、以下この図により
、スレーブノードの詳細を説明する。
によるループネットワーク上に配置されているスレーブ
ノード２に送られ、スレーブノード２は、この空きフレ
ーム内にマスターノード１に送信すべきデータを載せる
ことにより、情報フレームを作成し、情報をマスターノ
ード１に送信する。このような動作を行うスレーブノー
ド２の構成が第４図に示されており、以下この図により
、スレーブノードの詳細を説明する。
スレーブノード２は、ノード全体の動作を制御し、デー
タ処理を実行するプロセッサ３８と、自ノード宛にマス
ターノード１から送られた情報フレーム内の情報を格納
する受信バッファ３４と、自ノードからマスターノード
に送るべきデータを一旦格納する送信バッファ４３とを
備え、さらに、自ノード宛の情報フレームを検出し、該
フレーム内のデータを取込み、空きフレームを検出し、
該空きフレームにマスク−ノード１宛のデータを載せる
制御を行う前記以外の図示機能回路とを備えて構成され
ている。
タ処理を実行するプロセッサ３８と、自ノード宛にマス
ターノード１から送られた情報フレーム内の情報を格納
する受信バッファ３４と、自ノードからマスターノード
に送るべきデータを一旦格納する送信バッファ４３とを
備え、さらに、自ノード宛の情報フレームを検出し、該
フレーム内のデータを取込み、空きフレームを検出し、
該空きフレームにマスク−ノード１宛のデータを載せる
制御を行う前記以外の図示機能回路とを備えて構成され
ている。
スレーブノード２において、シリアルインターフェイス
ライン５３、直並列変換回路３３を介して伝送フレーム
を受信すると、ノードアドレス比較回路３５は、伝送フ
レーム内のノードアドレス部により、その伝送フレーム
が自ノード宛の情報フレームか否かを判定する。受信フ
レーム制御回路３６は、受信した伝送フレームのフレー
ム状態表示部のビット１が１”で、その伝送フレームが
マスターノード１からの発信を示しており、かつ、自ノ
ード宛の情報フレームである場合に、その情報フレーム
内の制御コード部とデータ部を受信バッファ３４内に受
信情報として格納する。プロセッサ３８は、受信バッフ
ァ３４内に格納された前述の情報を読出し、必要な処理
を実行する。
ライン５３、直並列変換回路３３を介して伝送フレーム
を受信すると、ノードアドレス比較回路３５は、伝送フ
レーム内のノードアドレス部により、その伝送フレーム
が自ノード宛の情報フレームか否かを判定する。受信フ
レーム制御回路３６は、受信した伝送フレームのフレー
ム状態表示部のビット１が１”で、その伝送フレームが
マスターノード１からの発信を示しており、かつ、自ノ
ード宛の情報フレームである場合に、その情報フレーム
内の制御コード部とデータ部を受信バッファ３４内に受
信情報として格納する。プロセッサ３８は、受信バッフ
ァ３４内に格納された前述の情報を読出し、必要な処理
を実行する。
プロセッサ３８において、マスターノード１に送信すべ
きデータが発生した場合、プロセッサ３８は、そのデー
タを一旦送信バツファ４３内に格納する。一方、空きフ
レーム検出回路３７は、直並列変換回路３３を介して受
信した伝送フレーム内のフレーム状態表示部のビット０
が“１”で、その伝送フレームが空きであることを示し
ているか否かを伝送フレーム制御回路３９に知らせる。
きデータが発生した場合、プロセッサ３８は、そのデー
タを一旦送信バツファ４３内に格納する。一方、空きフ
レーム検出回路３７は、直並列変換回路３３を介して受
信した伝送フレーム内のフレーム状態表示部のビット０
が“１”で、その伝送フレームが空きであることを示し
ているか否かを伝送フレーム制御回路３９に知らせる。
送信フレーム制御回路３９は、送信バッファ４３内に送
信すべきデータがある場合、切替回路４０を制御し、前
述で検出された空きフレームのフレーム状態表示部のビ
ットＯを“０”とし、ビット２を１”として、この空き
フレームに送信バッファ４３内のデータを載せて、スレ
ーブノード発信の情報フレームとし、並直列変換回路４
１を介してシリアルインターフェイスライン５４に送出
する。送信バッファ４３内に送信すべきデータが無い場
合、受信された空きフレームは、シフトレジスタを介し
てそのままシリアルインターフェイスライン５４に送出
され、次のスレーブノードに送られる。また、受信され
た情報フレームが自ノード宛でない場合、その伝送フレ
ームは、前述と同 Ｊ様に、シフトレジスタ４２を経
由して次のスレーブノードに送信される。
信すべきデータがある場合、切替回路４０を制御し、前
述で検出された空きフレームのフレーム状態表示部のビ
ットＯを“０”とし、ビット２を１”として、この空き
フレームに送信バッファ４３内のデータを載せて、スレ
ーブノード発信の情報フレームとし、並直列変換回路４
１を介してシリアルインターフェイスライン５４に送出
する。送信バッファ４３内に送信すべきデータが無い場
合、受信された空きフレームは、シフトレジスタを介し
てそのままシリアルインターフェイスライン５４に送出
され、次のスレーブノードに送られる。また、受信され
た情報フレームが自ノード宛でない場合、その伝送フレ
ームは、前述と同 Ｊ様に、シフトレジスタ４２を経
由して次のスレーブノードに送信される。
前述の実施例では、マスク−ノード１とスレーブノード
２相互間におけるデータの送受信を例としているが、本
発明は、スレーブノード２相互間におけるデータの送受
信も行うことが可能である。
２相互間におけるデータの送受信を例としているが、本
発明は、スレーブノード２相互間におけるデータの送受
信も行うことが可能である。
以上説明したように、本発明によれば、マスターノード
は、ループネットワーク内に、常に複数個の空きフレー
ムが存在するように空きフレームを送信しており、スレ
ーブノードは、この空きフレームを検出して、空きフレ
ーム内に自ノードから送信すべきデータを載せることが
できるので、スレーブノードにおいてデータ送信要求が
発生してからデータ送信迄の待ち時間を短縮することが
できるので、スレーブノードにおけるデータの伝送のた
めの時間を短縮することができ、また、ループネットワ
ークの使用効率の向上を計ることができる。
は、ループネットワーク内に、常に複数個の空きフレー
ムが存在するように空きフレームを送信しており、スレ
ーブノードは、この空きフレームを検出して、空きフレ
ーム内に自ノードから送信すべきデータを載せることが
できるので、スレーブノードにおいてデータ送信要求が
発生してからデータ送信迄の待ち時間を短縮することが
できるので、スレーブノードにおけるデータの伝送のた
めの時間を短縮することができ、また、ループネットワ
ークの使用効率の向上を計ることができる。
第１図はループネットワークシステムの全体構成図、第
２図はループネットワーク内で伝送されるフレーム形式
を示す図、第３図はマスターノードの構成図、第４図は
スレーブノードの構成図である。 １−・−・−マスターノード、２・〜・−・スレーブノ
ード、３．３３・−・・・・・直並列変換回路、４．３
６−・−・・受信フレーム制御回路、５−・・−受信フ
レームカウンタ、６ 、 ３．１−−−−−一・受信バ
ッファ、７−・・・・−人力ポインタ、８・・・・・−
出力ポインタ、９．ｌ’ｌ−・・−減算回路、１０・・
−・−比較回路、１１．４１−・・・−・並直列変換回
路、１２．３９・−・・−・・送信フレーム制御回路、
１３゜４０−・−・−切替回路、１４−・・−・空きフ
レームデータメモリ、１５．４３−・−・−・−送信バ
ッファ、１６−・・・・・−送信フレームカウンタ、１
８．３８−・−・プロセッサ、３５・・・・・−ノード
アドレス比較回路、３７−・−一一一一空きフレーム検
出回路、４２・−・・・−シフトレジスタ。 第１図 党２図 第３図 箆４図
２図はループネットワーク内で伝送されるフレーム形式
を示す図、第３図はマスターノードの構成図、第４図は
スレーブノードの構成図である。 １−・−・−マスターノード、２・〜・−・スレーブノ
ード、３．３３・−・・・・・直並列変換回路、４．３
６−・−・・受信フレーム制御回路、５−・・−受信フ
レームカウンタ、６ 、 ３．１−−−−−一・受信バ
ッファ、７−・・・・−人力ポインタ、８・・・・・−
出力ポインタ、９．ｌ’ｌ−・・−減算回路、１０・・
−・−比較回路、１１．４１−・・・−・並直列変換回
路、１２．３９・−・・−・・送信フレーム制御回路、
１３゜４０−・−・−切替回路、１４−・・−・空きフ
レームデータメモリ、１５．４３−・−・−・−送信バ
ッファ、１６−・・・・・−送信フレームカウンタ、１
８．３８−・−・プロセッサ、３５・・・・・−ノード
アドレス比較回路、３７−・−一一一一空きフレーム検
出回路、４２・−・・・−シフトレジスタ。 第１図 党２図 第３図 箆４図
Claims (1)
- １、１個のマスターノードと、複数個のスレーブノード
とがループ状に接続されて成るループネットワークシス
テムにおいて、前記マスターノードは、任意の数の情報
フレームと、受信可能な数の空きフレームとを順次ネッ
トワークに送信する機能と、ネットワークからの情報フ
レームを受信する機能とを備え、また、前記スレーブノ
ードは、ネットワークを介して自ノードに送信された情
報フレームを受信する機能と、マスターノードから送信
された空きフレームを受信し、この空きフレームに自ノ
ードから送信すべき情報を載せ、情報フレームとしてネ
ットワークに送信する機能とを備えることを特徴とする
ループネットワークシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29052786A JPS63144634A (ja) | 1986-12-08 | 1986-12-08 | ル−プネツトワ−クシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29052786A JPS63144634A (ja) | 1986-12-08 | 1986-12-08 | ル−プネツトワ−クシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63144634A true JPS63144634A (ja) | 1988-06-16 |
Family
ID=17757180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29052786A Pending JPS63144634A (ja) | 1986-12-08 | 1986-12-08 | ル−プネツトワ−クシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63144634A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0269041A (ja) * | 1988-09-05 | 1990-03-08 | Sanki Eng Co Ltd | スロットを一つにした時分割多重通信方式 |
| JP2006245790A (ja) * | 2005-03-01 | 2006-09-14 | Fujitsu Ltd | リング型伝送システム |
| JP2014519752A (ja) * | 2011-05-20 | 2014-08-14 | 日本テキサス・インスツルメンツ株式会社 | シリアル通信インターフェース |
-
1986
- 1986-12-08 JP JP29052786A patent/JPS63144634A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0269041A (ja) * | 1988-09-05 | 1990-03-08 | Sanki Eng Co Ltd | スロットを一つにした時分割多重通信方式 |
| JP2006245790A (ja) * | 2005-03-01 | 2006-09-14 | Fujitsu Ltd | リング型伝送システム |
| JP2014519752A (ja) * | 2011-05-20 | 2014-08-14 | 日本テキサス・インスツルメンツ株式会社 | シリアル通信インターフェース |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930010915B1 (ko) | 다중 중앙 처리 유니트 인터록크 시스템 | |
| EP0674276B1 (en) | A computer system | |
| US4771286A (en) | Lan controller having split bus design | |
| JPS63144634A (ja) | ル−プネツトワ−クシステム | |
| US4930103A (en) | Data transmission method in a digital transmission network and apparatus for implimenting same | |
| CA1294709C (en) | Controller for controlling multiple lan types | |
| JPH04352054A (ja) | 通信制御装置 | |
| JP3137197B2 (ja) | マルチプロセッサシステム | |
| CN112637027B (zh) | 基于uart的帧边界界定装置及发送方法和接收方法 | |
| US4959843A (en) | Content induced transaction overlap (CITO) block transmitter | |
| JP2740031B2 (ja) | データ受信装置 | |
| JP3058010B2 (ja) | プロセッサ間通信方法及び装置 | |
| KR930010293B1 (ko) | 전전자 교환기의 rom 상주 모니터 디버거의 사용자 프로그램 고속 로딩방법 | |
| JPS5871749A (ja) | ル−プ式デ−タ伝送方式 | |
| KR0171005B1 (ko) | 고속 패킷 라우터의 노드버퍼 제어장치 | |
| JP3164996B2 (ja) | シリアルデータ受信装置 | |
| JPH0621925A (ja) | 多重化伝送路通信制御方式 | |
| JPS6232748A (ja) | デ−タ転送装置 | |
| JPH03255749A (ja) | 通信制御装置のデータ転送方式 | |
| KR100293363B1 (ko) | 전전자교환기의 프로세서간 통신제어보드의 송신대기열 관리방법 | |
| JPH08125715A (ja) | 通信装置 | |
| JPS62226365A (ja) | 分散形計算機システムの異常伝達機構 | |
| JPH0210942A (ja) | ループ式通信方式 | |
| JPH0521378B2 (ja) | ||
| JPS63236437A (ja) | 通信装置 |