KR0171005B1 - 고속 패킷 라우터의 노드버퍼 제어장치 - Google Patents

Abstract

본 발명은 공유버스를 통하여 다수의 노드가 프레임 데이타를 교환하는 전송장치 환경 하에서 직렬신호라인을 통하여 입력되는 프레임을 일시 저장함으로써 프레임 패킷단위로 공유버스상에서의 고속 프레임 교환을 가능하게 하고, 입력 프레임의 유실을 방지시켜 통신 네트워크에 대한 신뢰성을 향상시킬 수 있는 고속 패킷 라우터의 노드버퍼 제어장치에 관한 것으로, 링크 정합부, 노드버퍼 제어기, UB버퍼, BU버퍼, 버스 제어기, 노드 제어기, 프레임 어드레스 검사기, 장애정보 관리기, D-버스 정합부, M-버스 정합부를 포함하여 구성되는 고속 패킷 라우터 장치에 있어서, 상기 링크 정합부, UB버퍼, BU버퍼, 노드버퍼 제어기로 구성되는 노드버퍼 제어장치가, 직렬 통신 케이블인 U-링크 신호라인으로부터 수신되는 프레임 데이타를 병렬 데이타로 변환하는 U-링크 RX정합부와, 링크로부터의 프레임 데이타를 노드 공유버스인 D-버스로 전송하기 위한 UB버퍼 제어부와, 상기 UB버퍼와 UB버퍼 제어부를 정합시키는 UB버퍼 정합부와, 공유버스인 D-버스로 프레임 데이타의 송신을 담당하는 D-버스 TX정합부로 구성되는 UBC부와; 공유버스인 D-버스로 프레임 데이타의 송신을 담당하는 D-버스 RX정합부와, 상기 D-버스로부터의 수신된 프레임 데이타를 U-링크로 전송하기 위한 UB버퍼 제어부와, 상기 BU버퍼와 BU버퍼 제어부를 정합시키는 BU버퍼 정합부와, 상기 D-버스로부터의 병렬 프레임 데이타를 직렬 프레임 데이타로 변환하는 U-링크 TX정합부로 구성되는 BUC부와; 상기 UBC부와 BUC내의 모든 장애 처리와 자체 시험을 관리하는 유지보스 관리부를 포함하여 이루어진다.

Description

고속 패킷 라우터의 노드버퍼 제어장치

제1도는 종래의 UB 메모리 제어부의 세부 구조도.

제2도는 종래의 BU 메모리 제어부의 세부 구조도.

제3도는 본 발명이 적용되는 고속패킷 라우터 장치의 구조도.

제4도는 본 발명에 의한 노드버퍼 제어장치의 구조도.

제5도는 상기 제4도의 UB버퍼제어부의 세부적인 구조도.

제6도는 상기 제4도의 BU버퍼제어부의 세부적인 구조도.

* 도면의 주요부분에 대한 부호의 설명

200 : UBC부 201 : U-링크 RX 제어부

202 : UB버퍼 제어부 203 : UB버퍼 정합부

204 : D-버스 TX 정합부 210 : BUC부

211 : U-링크 TX정합부 212 : BU버퍼 제어부

213 : BU버퍼 정합부 214 : D-버스 RX정합부

220 : 유지보수 관리부

본 발명은 코드분할 다중접속(Code Division Multiple Access, 이하 CDMA라 칭함) 시스템 네트워크 노드의 고속패킷 라우터를 구성하는 노드버퍼 제어장치에 관한 것으로, 특히 공유버스를 통하여 다수의 노드가 프레임 데이타를 교환하는 전송장치 환경 하에서 직렬 신호라인을 통하여 입력되는 프레임을 일시 저장함으로써 공유버스상에서의 고속 프레임 교환을 가능하게 하고, 입력 프레임의 유실을 방지시켜 통신 네트워크에 대한 신뢰성을 향상시킬 수 있는 고속패킷 라우터의 노드버퍼 제어장치에 관한 것이다.

종래의 하이-레벨 데이타 연결 제어(High-level Data Link Control, 이하 HDLC라 칭함) 통신방식의 프레임 형식만 갖춘 모든 단말장치간의 데이타 교환에 있어, 노드버퍼 내부에서 통신과정의 수신 프레임에 대한 장애발생 여부를 감지할 수 없고, 이에 따라 오염된 프레임이 네트워크 전체로 확산됨으로써 전체 시스템의 신뢰성이 떨어지는 문제점이 있었다.

즉, 제1도와 제2도의 고속패킷 라우터의 노드버퍼 제어장치의 UB(Unit to Bus) 메모리 제어부와 BU(Bus to Unit) 메모리 제어부의 구성 및 동작을 설명하면 다음과 같다.

제1도는 종래의 UB 메모리 제어부의 세부 구조를 나타낸 것으로, 프레임 데이타의 송수신이 모두 직렬 데이타라인(500, 513)을 통해 이루어지고, 선입선출(First-In First-out, 이하 FIFO라 칭함) 대신 고정형 램(Static RAM, 이하 SRAM라 칭함) 메모리에 대한 인터페이스를 가지고 있으며, 각 프레임의 시작과 끝 및 내부 정보 데이타의 상태를 구분하기 위하여 프레임 비트별로 대응되는 2비트씩의 애트리뷰트 저장 메모리와의 추가적으로 인터페이스를 가지고 있다.

따라서, 최대 8K 바이트의 프레임 데이타를 저장하기 위해서는 각각 8K 바이트의 용량을 가지는 애트리뷰트 메모리 2개가 종속적으로 함께 구현된다. 그 동작을 살펴보면, Unit 링크(U-링크)(500)로부터 수신이 이중화된 직렬 프레임 데이타는 1 바이트의 쉬프트 레지스터 어레이 블럭(501)을 통하여 바이트 단위로 플래그 검출부(503) 및 UB 송수신 메모리 제어부(506)로 전송된다.

데이타 신호라인(502)을 통하여 수신된 바이트 신호는 플래그 검출부(503)로부터 프레임의 시작 플래그와 종료 플래그가 검출되고 그 결과 신호는 신호라인(504)을 통하여 UB 송수신 메모리 제어부(506)로 전송되어 프레임 각 비트별 애트리뷰트 값을 산출하는데 이용된다.

실제 프레임 데이타 신호라인(505)을 통하여 수신된 각 프레임 구성 비트는 플래그 검출부(503)로부터의 시작 및 종료 플래그 검출 결과 함께 UB 송수신 메모리 제어부내에서 비트별 프레임 상태를 나타내는 애트리뷰트 2 비트와 함께 외부 UB 송수신 메모리로 전송된다. 이 과정에서 제어 신호라인(507)은 프레임 데이타 비트 및 비트별 2개의 애트리뷰트를 바이트별로 UB 송수신 버퍼에 쓰거나 읽을 때 동작하는 제어신호 전송을 담당하고, 데이타 신호라인(508)은 실제 프레임 데이타가 전송되는 바이트 신호라인을, 애트리뷰트 신호라인(509, 510)은 프레임 1 비트에 대응하는 애트리뷰트가 전송되는 바이트 신호라인을 각각 나타낸다.

2비트로 구성되는 애트리뷰트(Attribute Signal 1, 0)(ATR1, ATR0)는 그 값이 (0,0) 일 때 해당 프레임 데이타가 데이타 라인상에 존재하지 않는 유휴상태(idle)임을 나타내고, (0,1)일 때 현재 데이타 신호라인에 있는 데이타가 프레임의 시작 플래그중 첫 번째 비트임을 나타내며, (1,0)일 때는 일반 프레임 데이타가 전송중임을 나타내고, (1,1) 일 때는 전송된 프레임의 종료 플래그중 마지막 비트가 현재 데이타 라인에 실려 있음을 나타낸다.

Data 버스(D-버스)에 대한 중재결과에 따라 D-버스로 프레임을 전송할 차례가 되면 UB 송수신 메모리에 프레임 데이타를 쓸 때와 반대동작으로 해당 프레임 데이타 및 그에 따른 애트리뷰트들을 읽어내어 직렬데이타로 만든 다음 각 비트에 대응하는 애트리뷰트 값에 따라 삼중화된 D-버스 신호라인(513)을 통한 프레임 전송을 제어하면서 완전한 하나의 프레임을 패킷 단위로 송신완료 한다. 이 과정에서 외부로 부터 제어 신호라인(511)을 통하여 입력되는 멀티프레임 선택신호에 따라 멀티프레임 전송서비스가 지정될 경우 UB 송수신 메모리에 저장된 모든 프레임 패킷을 D-버스로 송신한 후 타 노드로 하여금 D-버스를 사용할 수 있도록 버스 사용권을 이동시킨다. 운용 및 유지보수와 관련하여 수집된 장애 정보는 신호라인(512)을 통하여 외부 운용관리 블럭으로 전송된다.

제2도는 종래의 BU 메모리 제어부 세부 구조를 나타낸 것으로, UB 메모리 제어부와 동일하게 프레임 데이타의 송수신이 모두 직렬 데이타라인(600, 613)을 통해 이루어지고, SRAM 메모리에 대한 인터페이스를 가지고 있으며, 각 프레임의 시작과 끝 및 내부 정보 데이타의 상태를 구분하기 위하여 프레임 비트별로 대응되는 2비트씩의 애트리뷰트 저장 메모리와 추가적으로 인터페이스를 가지고 있다. 그 동작을 살펴보면, 상기 제1도의 UB 메모리 제어부와 유사하다.

D-버스(600)로부터 수신된 직렬 프레임 데이타는 1바이트의 쉬프트 레지스터 어레이 블럭(601)을 통하여 바이트 단위로 플래그 검출부(603) 및 BU 송수신 메모리 제어부(606)로 전송된다. 데이타 신호라인(602)을 통하여 수신된 바이트 신호는 플래그 검출부(53)로부터 프레임의 시작 플래그와 종료 플래그가 검출되고 그 결과 신호는 신호라인(604)을 통하여 BU 송수신 메모리 제어부(606)로 전송되어 프레임 각 비트별 애트리뷰트 값을 산출하는데 이용된다. 실제 프레임 데이타 신호라인(605)을 통하여 수신된 각 프레임 구성 비트는 플래그 검출부(603)로부터의 시작 및 종료 플래그 검출 결과 함께 BU 송수신 메모리 제어부내에서 비트별 프레임 상태를 나타내는 애트리뷰트 2비트와 함께 외부 BU 송수신 메모리로 전송된다. 이 과정에서 제어 신호라인(607)은 프레임 데이타 비트 및 비트별 2개의 애트리뷰트를 바이트별로 BU 송수신 버퍼에 쓰거나 읽을 때 동작하는 제어신호 전송을 담당하고, 데이터 신호라인(608)은 실제 프레임 데이타가 전송되는 바이트 신호라인을, 애트리뷰트 신호라인(609, 610)은 프레임 1비트에 대응하는 애트리뷰트가 전송되는 바이트 신호라인을 각각 나타낸다.

2비트로 구성되는 애트리뷰트(ATR1, ATR0)는 UB 메모리 제어부에서와 동일한 방식으로 생성된다. 외부로부터의 제어신호 라인(611)을 통하여 입력된 연속프레임 전송제어 신호에 따라 BU 메모리에 저장된 프레임을 전송할 시점이 되면 BU 송수신 메모리에 프레임 데이타를 쓸 때와 반대동작으로 해당 프레임 데이타 및 그에 따른 애트리뷰트들을 읽어내어 직렬데이타로 만든 다음 각 비트에 대응하는 애트리뷰트 값에 따라 이중화된 U-링크 신호라인(613)을 통한 프레임 전송을 제어하면서 완전한 하나의 프레임을 패킷 단위로 송신완료 한다.

이 과정에서 적용된 연속프레임 전송제어 신호(Inter-Frame Signal 1, 0)(INTF1, INTF0)는 해당 U-링크에 연결된 단말 장치의 수신 처리 속도와 관련을 가지는데 그 값이 (0,0)일 경우 해당 U-링크의 데이타 전송 클럭을 기준으로한 240개의 타임슬롯 동안을, (0,1)일 경우 176타임슬롯 동안을, (1,0)일 경우에는 112 타임슬롯 동안을, 또한 (1,1)일 때는 48 타임슬롯 동안을 연속된 각 프레임간의 유휴기간으로 만들게 하여 단말 장치에서의 프레임 수신에 따른 유실을 방지하게 한다. 운용 및 유지보수와 관련하여 수집된 장애 정보는 신호라인(612)을 통하여 외부 운용관리 블럭으로 전송된다.

그러나, 상기와 같이 종래의 UB, BU 메모리 제어장치는 비트 별로 프레임 애트리뷰트를 관리함으로서 실제 필요로 하는 프레임 저장 데이타량의 3배에 해당하는 메모리가 할당되어야 하므로 경제성이 없으며, 단지 외부 메모리에 프레임을 쓰고 읽기 위해서만 직병렬 변환이 이루어지므로 큰 전송지연을 유발시키는 단점이 있었다. 또한, 외부 메모리에 프레임을 쓰고 읽는데 사용되어 신속한 전송과 오류처리를 가능하게 하는 어느 특정한 비트 카운터가 없으므로 프레임 전송처리와 고장 발생에 대한 검출과정에서 신속하지 못하다는 문제점도 가지고 있었다. 그리고, 노드와 노드간의 프레임 통신에 대한 D-버스 전송과정에 있어서, 패리티 할당이 종래의 메모리 제어기에는 구현되어 있지 않음으로써 고신뢰성을 보장하는데에도 문제점이 상당하였다.

따라서, 종래에는 네트워크 공유버스인 D-버스가 직렬 통신 구조를 가지고 있으므로 BU 메모리 제어부의 D-버스 데이타 수신 장치와 UB 메모리 제어부의 D-버스 송신 장치에 직병렬 및 병직렬 쉬프트 레지스터가 존재하고 직렬 통신에 따른 프레임 애트리뷰트 즉 가변길이 데이타 프레임의 시작 및 종료 비트를 표시하기 위한 플래그 애트리뷰트 레지스터가 사용되었다.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 저장 후 송신 방식의 노드버퍼 동작에 의해 각 노드에 연결된 단말장치간의 상이한 데이타 전송률을 허용하고, 직렬신호라인을 통하여 입력되는 프레임을 일시 저장함으로써 프레임 패킷단위로 공유버스상에서의 고속 프레임 교환을 가능하게 하고, 이에 따라 두 종단 노드간의 프레임 전송지연을 최소화 할 수 있도록 하며, 입력 프레임의 유실을 방지시켜 통신 네트워크에 대한 신뢰성을 향상시킬 수 있는 고속패킷 라우터의 노드버퍼 제어장치를 제공하는 데에 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 특징은, 링크 정합부, 노드버퍼 제어기, UB 버퍼, BU 버퍼, 버스 제어기, 노드 제어기, 프레임 어드레스 검사기, 장애정보 관리기, D-버스 정합부, M-버스 정합부를 포함하여 구성되는 고속패킷 라우터 장치에 있어서, 상기 링크 정합부, UB 버퍼, BU 버퍼, 노드버퍼 제어기로 구성되는 노드버퍼 제어장치가, 직렬 통신 케이블인 U-링크 신호라인으로부터 수신되는 프레임 데이타를 병렬 데이타로 변환하는 U-링크 RX정합부와, 링크로부터의 프레임 데이타를 노드 공유버스인 D-버스로 전송하기 위한 UB 버퍼 제어부와, 상기 UB 버퍼와 UB 버퍼 제어부를 정합시키는 UB 버퍼 정합부와, 공유버스인 D-버스로 프레임 데이타의 송신을 담당하는 D-버스 TX정합부로 구성되는 UBC부와; 공유버스인 D-버스로부터의 프레임 데이타 수신을 담당하는 D-버스 RX정합부와, 상기 D-버스로부터의 수신된 프레임 데이타를 U-링크로 전송하기 위한 BU 버퍼 제어부와, 상기 BU 버퍼와 BU 버퍼 제어부를 정합시키는 BU 버퍼 정합부와, 상기 D-버스로부터의 병렬 프레임 데이타를 직렬 프레임 데이타로 변환하는 U-링크 TX(Transmitt) 정합부로 구성되는 BUC(Bus to Unit Control)부와; 상기 UBC(Unit to Bus Control)부와 BUC내의 모든 장애 처리와 자체 시험을 관리하는 유지보수 관리부를 포함하여 이루어지는 데에 있다.

상기 특징에 따른 본 발명의 네트워크에서의 프레임 전송지연을 최소화할 수 있는 노드버퍼의 제어 구조에서, 그 구조적 동작 원리를 보면, 다음과 같다.

첫째, 본 발명의 노드버퍼제어기는 D-버스를 구성하는 병렬 데이타 신호라인과 U-링크를 구성하는 직렬 데이타 신호라인을 정합시키기 위한 노드버퍼제어신호를 생성시킨다.

본 발명의 노드버퍼제어기는 직병렬 및 병직렬 쉬프트 레지스터를 사용하지 않음으로 그 만큼의 전송지연 시간을 단축할 수 있게하며, 종래의 프레임 비트별 애트리뷰트 2 비트 생성 및 송신 제어 대신 D-버스 운용모드에 따른 바이트 또는 워드 단위의 애트리뷰트 1비트 생성 및 송신제어를 수행하고 별도의 애트리뷰트 저장 메모리 대신 상용 FIFO 칩에서 지원하는 9비트 병렬 데이타 중 상위 1비트를 이용하여 바이트 단위의 프레임 데이타와 함께 노드버퍼에 쓰고 읽음으로서 노드별 메모리 버퍼를 종래의 6개에서 2개로 줄일 수 있는 효과를 제공한다.

둘째, 본 발명의 노드버퍼제어기는, 단위 네트워크를 구성하는 공유버스인 D-버스의 이용률을 높여 전체 네트워크 차원에서의 프레임 평균 전송지연을 최소화시키기 위한 4종류의 멀티프레임(1, 2, 4, 8 멀티프레임) 전송처리를 지원한다.

이러한 기능은 네트워크를 구성하는 노드들중에서 상대적으로 트래픽이 많은 노드에 큰 멀티프레임 값을 할당하여 그 값이 나타내는 수의 프레임을 연속적으로 전송할 수 있게 함으로써 노드버퍼에서의 큐잉 지연을 줄이게 하고 노드버퍼 용량초과로 인한 프레임 유실을 방지하게 하며, 노드간의 빈번한 D-버스 중재 과정에서 나타나는 스위치 오버 시간을 감소시켜 D-버스 이용률을 높이는 결과를 가져오게 함으로써 전체 프레임의 통계적 평균 전송 지연시간을 단축시키게 한다.

셋째, 본 발명의 노드버퍼제어기는, 노드에 연결될 여러 유형의 단말기와 정합이 가능하도록 프레임의 송신간격을 5단계(32, 96, 160, 224, 448 타임슬롯 간격)로 제어할 수 있다.

이것은 단말기의 데이타 수신 처리 능력이 단말기 종류별로 또는 각 단말기의 프로세서 별로 상이할 수 있으므로, 네트워크 노드세트-업시 5단계중 하나를 단말기 규격에 맞게 설정하고 노드버퍼제어기로 하여금 프레임 송신을 제어하게 함으로서 프레임 유실을 방지하게 하며, 종래의 일정한 최대 프레임 간격만을 설정하는 것으로부터 발생하는 고속 처리가 가능한 단말기와 노드간의 상대적 긴 전송 유휴 시간을 본 발명의 적용으로서 최적화시킬 수 있으므로 결과적으로 노드와 단말기간의 전송지연 시간을 줄일 수 있게 한다.

이하, 첨부된 도면을 참고하여 본 발명의 고속패킷 라우터의 노드버퍼 제어장치를 상세히 설명한다.

제3도는 본 발명이 적용되는 고속패킷라우터의 장치의 구조를 나타낸 것으로, 10종류의 기능 블럭으로 구성된다. 즉, 링크 정합부(100)는 노드버퍼 제어기(101)와 U-링크를 정합시켜주는 기능을 수행하며, 노드버퍼 제어기(101)와 프레임 데이타, 데이타 클럭 및 경보 신호를 주고 받는다.

상기 노드버퍼 제어기(101)는 U-링크로부터 D-버스로 향하는 프레임을 UB-버퍼(102)에 일시 저장하고 D-버스 중재 신호에 의해 버스제어기(104)로 전송하는 기능과, D-버스로부터 U-링크로 향하는 프레임을 BU-버퍼(103)에 일시 저장하고 U-링크 중재 및 프레임 간격 신호에 의해 링크 정합부(100)로 전송하는 기능을 가진다. 상기 UB 버퍼(102)와 BU 버퍼(103)는 선택된 D-버스의 데이타 라인 폭, 즉 바이트 또는 워어드 병렬데이타 라인 설정에 따라 한 바이트 단위의 쓰기 및 읽기 동작이 이루어지는 입출력 버퍼로 구성되거나 또는 두 개의 바이트 버퍼가 병렬로 확장된 워어드 단위의 입출력 버퍼로 구성된다.

상기 버스 제어기(104)는 하나의 하드웨어 모듈내에 수용되어 있는 다수의 노드버퍼 제어기를 대표하여 공유버스인 D-버스의 사용권을 제어하고 해당 노드버퍼 제어기로부터의 프레임 데이타를 D-버스 정합부(108)로 송신하는 기능을 수행한다.

상기 프레임 어드레스 검사기(105)는 상기 D-버스 정합부(108)로부터 병렬신호라인을 통하여 수신되는 바이트(8비트) 또는 워어드(16비트) 병렬프레임 데이타의 목적지 어드레스 영역을 일시 저장하고 최대 3바이트의 목적지 어드레스 영역으로부터 HDLC 통신방식에 따라 강제 삽입된 0 비트를 제거한 후 해당 어드레스를 검사하여 프레임의 수신여부를 최종 판단하고 그 결과를 각 노드버퍼 제어기(101)로 송신하며, 각 노드의 경로 제어특성 정보를 노드제어기(106)로 부터 제공받아 경로제어시에 활용하는 기능을 가진다.

상기 노드 제어기(106)는 각종 유지보수 기능을 수행하는 기능 모듈로, 장애정보 신호라인을 통하여 장애정보 관리기(107)로부터 보고되는 수집된 장애정보를 분석하여 노드 자체 시험을 수행하고 필요시 M-버스 정합부(109)를 통하여 운용자에게 보고하며, 프레임 어드레스 검사기내에 있는 노드 자신의 어드레스 및 경로 제어용 애트리뷰트 레지스터를 시스템 시동시와 운용중 필요시 초기화시켜 주는 기능을 가진다.

상기 D-버스 정합부(108)는 3중화되어 있는 시스템 백 플레인 버스인 D-버스와 정합하는 기능 블럭으로 TMR방식에 의한 각 신호라인의 장애검출을 수행한다.

상기 M-버스 정합부(108)는 네트워크내의 각 고속 패킷 라우터를 관리하는 네트워크 관리 프로세서와 노드 제어기를 정합하는 기능 블럭으로 네트워크 관리 프로세서가 마스터가 되고 노드제어기는 슬레이브로 동작한다.

제4도는 본 발명에 의한 노드버퍼 제어장치에 대한 구조를 나타낸 것으로, 크게 U-링크로부터 수신된 프레임을 D-버스로 송신하는 UBC블럭(Unit Control Block)(200)과, 상기 D-버스로부터 수신된 프레임을 U-링크로 송신하는 BUC블럭(Unit to Bus Control Block)(210) 및 운용관리와 유지보수를 담당하는 유지보수 관리부(220)로 구성된다.

상기 UBC블럭(200)의 U-링크 RX(Receive) 정합부(201)는 U-링크 케이블을 통하여 입력되는 각각 이중화된 프레임 데이타 신호(Unit Receiving Data Signal A, B)(URXDA, URXDB)와 클럭 신호(Unit Receiving Clock Signal A, B)(URXCA, URXCB) 및 경보신호(Unit Receiving Alarm Signal A, B)(URXAA, URXAB)를 수신하고, 경보신호를 이용하여 이중화 제어기능을 수행한다. 즉, 경보신호(URXAA, URXAB) 중에서 어느 한 포트에 경보 발생이 검출(논리 0)되면 정상적인 다른 포트로부터의 데이타 및 클럭 신호를 받아 수신처리하고, 두 개의 경보신호 모두가 정상적이면 A포트에 대한 데이타와 클럭신호를 수신한다. 또한, 상기 유지보수 관리부(220)로부터의 시험보드(Data Path Test Signal)(TEST_B) 제어신호에 의하여 별도의 시험데이타(Receiving Test Data Signal)(TRXDATA)와 클럭(Test Data Clock)(TCLK)을 수신할 수 있는 경로를 제공하고 있으며, 상기 BUC블럭(210)의 U-링크 TX 정합부(211)의 시험기능과 공동으로 U-링크에 대한 시험기능을 제공한다.

UB 버퍼 제어부(202)는 U-링크 RX정합부(201)로부터 전송된 프레임 데이타를 노드버퍼 제어장치내의 데이타 신호라인 폭으로 변환하고, U-링크 케이블을 통하여 전송되는 과정에서 프레임 데이타 오류가 발생하였는지를 검사하며, UB 버퍼 정합부(203)를 통하여 수신 프레임을 일시 저장한 후, D-버스 중재신호의 제어에 따라 저장된 프레임 데이타를 도착 순서대로 읽어 D-버스 TX정합부(204)로 송신하는 기능을 수행한다.

상기 UB 버퍼 정합부(203)는 U-링크로부터 수신된 프레임 데이타를 저장하는 메모리인 FIFO와 정합되는 블럭으로, 시스템 설정시 지정된 D-버스상에서의 전송신호라인 폭에 따라 8비트의 바이트 버퍼 또는 2개의 바이트 버퍼가 병렬로 확장된 워어드 버퍼와의 정합을 지원하도록 구성된다.

D-버스 TX정합부(204)는 UB 버퍼에 저장된 프레임데이타(DTXD)를 D-버스로 연결된 신호라인으로 전송하는 정합블럭으로 각 신호비트를 삼중화(D-bus Transmitting Data A, B, C)(DTXDA, DTXDB, DTXDC)시켜 D-버스로 전송한다.

D-버스 RX정합부(214)는 삼중화된 D-버스 신호라인으로부터 프레임 데이타를 수신하여 TMR방식으로 각각 하나의 출력신호값을 결정하고 그 결과를 BU 버퍼 제어부(212)로 송신하는 기능을 가진다.

상기 BU 버퍼 제어부(212)는 D-버스 정합부로부터 전송된 프레임 데이타에 대한 전송오류의 발생여부를 검사하고, BU 버퍼 정합부(213)를 통하여 수신 프레임을 일시 저장한 후, U-링크 중재신호의 제어에 따라 저장된 프레임 데이타를 도착 순서대로 읽어 U-링크 TX정합부(211)로 송신하는 기능을 수행한다.

상기 BU 버퍼 정합부(213)는 D-버스로부터 수신된 프레임 데이타를 저장하는 메모리인 FIFO와 정합되는 블럭으로, UB 버퍼 정합부와 동일하게 시스템 설정시 지정된 D-버스에서의 전송신호라인 폭에 따라 8비트의 바이트 버퍼 또는 2개의 바이트 버퍼가 병렬로 확장된 워어드 버퍼와의 정합을 지원하도록 구성된다.

상기 U-링크 TX정합부(211)는 BU 버퍼로부터 읽혀진 프레임 데이타를 각각 이중화된 데이타 신호(Unit Transmitting Data Signal A, B)(UTXDA, UTXDB)와 클럭신호(Unit Transmitting Clock Signal A, B)(UTXCA, UTXCB) 및 경보신호(Unit Transmitting Alarm A, B)(UTXAA, UTXAB)로 구성하여 U-링크로 전송하고, 유지보수 관리부로부터의 시험모드(TEST_B)제어신호에 따라 유지보수 관리부로 별도의 시험데이타(TRXDATA)와 클럭(TCLK)을 송신할 수 있는 경로를 제공하고 있으며, U-링크 RX정합부(201)와 공동으로 U-링크에 대한 시험기능을 제공한다.

제5도는 상기 제4도의 UB 버퍼 제어부에 대한 세부구조를 나타낸 것으로 크게 9종류의 기능블럭으로 구성된다. 즉, 데이타 변환기(302)는 입력신호라인(300)을 통하여 수신되는 직렬 프레임 데이타를 신호라인 폭지정신호(301)에 따라 바이트 또는 워어드 단위의 병렬데이타 신호로 변환하는 기능을 가진다.

쉬프트 레지스터 어레이(304)는 병렬신호라인(303)을 통하여 입력되는 프레임 데이타를 일시 저장 지연시키는 기능을 가지는 블럭으로, 프레임 데이타의 무결성 검사가 가능하도록 하는 레지스터 블럭이다. 바이트 신호라인 폭이 지정되어 있으면 4단의 바이트 쉬프트 레지스터로, 워어드 신호라인 폭이 지정되어 있으면 8단의 바이트 쉬프트 레지스터로 프레임 데이타의 이동경로가 설정된다.

프레임 데이타 검사기(330)는 상기 쉬프트 레지스터 어레이(304)로부터의 4바이트(D-버스 신호라인 폭이 1바이트로 지정된 경우) 또는 8바이트(D-버스 신호라인 폭이 워어드로 지정된 경우) 프레임 데이타(305)를 시작 플래그로부터 종료 플래그 또는 유휴 데이타(1 이 연속적으로 6비트 이상인 프레임 데이타)가 검출될 때까지 바이트 단위로 중첩시켜 해당 수신 프레임 데이타의 이상 유무를 검사하는 기능 블럭으로서, 장애 발생상태가 검출되면 출력신호라인(331)을 통하여 외부 유지보수 관리부로 보고하는 기능을 수행한다.

플래그 검출부(308)는 상기 쉬프트 레지스터 어레이(304)로부터의 병렬프레임 데이타(307)중에서 시작 플래그와 종료 플래그를 검출하고 그 결과를 신호라인(309)을 통하여 UB 버퍼 WR제어부(312)로 보고하는 기능을 수행한다.

패리티 비트 발생기(310)는 상기 쉬프트 레지스터 어레이(304)로부터의 병렬프레임 데이타(306)를 이용하여 하나의 패리티 비트를 생성시키는 블럭으로, 바이트 신호라인 폭이 적용된 경우에는 8비트에 대한 홀수 또는 짝수 패리티 1비트를 선택적으로 생성시키고, 워어드 신호라인 폭이 적용된 경우에는 16비트에 대한 홀수 또는 짝수 패리티 1비트를 선택적으로 발생시켜 프레임 데이타 비트와 함께 D-버스로 전송되도록 출력신호라인(311)으로 전송하는 기능을 가진다.

UB 버퍼 WR(Data Write) 제어부(312)는 지정된 신호라인 폭에 따라 바이트 또는 워어드 프레임 데이타를 외부 UB 버퍼로 저장하기 위한 쓰기 제어신호를 주기적으로 생성시키는 기능을 가지며, UB 버퍼 RD제어부(321)에서 프레임 데이타의 읽기 시작 지점과 종료 지점을 알 수 있도록 프레임 데이타를 정렬시키고, 시작 플래그를 UB 버퍼의 쓰기 시작 지점에 있는 한 바이트와 동기시키는 동작을 수행한다. 따라서, 모든 프레임 데이타의 첫 바이트는 1111110 값으로 개시 플래그가 UB 버퍼에 쓰여지며, 프레임 종료 플래그는 프레임 정보영역에서 발생된 강제삽입 0비트로 인하여 UB 버퍼내의 정상적인 바이트 단위로 쓰여지지 않을 수 있다. 또한, UB 버퍼내의 프레임 시작 바이트와 종료 바이트를 지정하기 위하여 프레임 시작 바이트로부터 마지막 바이트 이전까지 UB 버퍼를 구성하는 9비트 데이타 신호라인 중 최상위 비트값을 1로 할당하고, 프레임 종료 플래그가 포함된 마지막 바이트에는 0을 할당한다.

UB 버퍼 쓰기 동작을 쓰기 제어신호(315)에 동기되어 바이트 또는 워어드 데이타 신호(316)가 UB 버퍼로 송신되며, UB 버퍼에 쓰여질 데이타 공간이 없을 경우 버퍼 풀(buffer full) 신호(317)를 받아 장애정보 전송신호라인(313)을 통하여 UB 버퍼 장애정보를 유지보수 관리기 블럭으로 보고하는 기능을 수행한다. 프레임 데이타 카운터(328)는 신호라인(314)을 통하여 UB 버퍼에 쓰여지는 단위 프레임의 전체 바이트 길이를 감시하는 기능블럭으로, 규정길이 이상의 프레임이 UB 버퍼에 쓰여질 때 출력 신호라인(329)으로 프레임 길이의 장애발생정보를 송신하는 기능을 수행한다.

프레임 카운터(319)는 신호라인(318)을 통하여 UB 버퍼에 쓰여지는 프레임수를 계산하는 기능블럭으로, UB 버퍼 RD(Data Read) 제어부(321)로 하여금 UB 버퍼에 쓰여진 프레임만큼을 읽을 수 있도록 저장된 프레임 수를 출력신호라인(320)을 통하여 UB 버퍼 RD제어부(321)로 보고하는 기능을 수행한다.

상기 UB 버퍼 RD제어부(321)는 상기 제3도에서 나타낸 버스 제어기로부터의 D-버스 중재 제어신호(322)에 의하여 UB 버퍼로부터 D-버스로 전송할 프레임의 읽기 제어신호(324)를 생성하고 이 신호에 동기되어 읽혀지는 프레임 데이타(325)를 출력신호라인(327)으로 송신하는 기능을 수행한다.

UB 버퍼로부터의 데이타 읽기동작중 더 이상의 읽혀질 프레임 데이타가 UB 버퍼에 존재하지 않음에도 불구하고 읽기 제어신호(324)를 발생시키면 버퍼 앰프티(bufer empty) 신호(326)가 보고되고 장애 정보 출력 신호라인(323)을 통하여 해당 장애정보를 제2도의 유지보수 블럭으로 보고한다. 또한, UB 버퍼 제어부 외부에서 지정된 멀티프레임 정보에 따라 4가지 모드(1,2,4,8개의 프레임)중의 한가지 모드로 동작하면서, 한번의 전송기회가 주어졌을 때 UB 버퍼에 쓰여진 프레임을 해당 모드의 프레임 수 만큼 전송하는 기능도 가진다. 이 과정에서 지정된 모드의 프레임 수 보다 적은 프레임이 UB 버퍼에 쓰여져 있을 경우에는 UB 버퍼에 쓰여진 수의 프레임만을 송신하고 동작을 종료한다.

제6도는 상기 제4도의 BU 버퍼 제어부에 대한 세부구조를 나타낸 것으로 9종류의 기능 블럭으로 구성된다.

쉬프트 레지스터 어레이(401)블럭은 입력 데이타 신호라인(400)을 통하여 수신되는 바이트 또는 워어드 단위의 프레임 데이타를 일시 저장 지연시켜 해당 프레임으로부터 장애발생 검사를 수행할 수 있게 하는 기능블럭으로, 바이트 신호라인 폭의 적용상태에서는 4단의 바이트 쉬프트 레지스터로, 워어드 신호라인 폭의 적용상태에서는 3단의 2바이트 병렬쉬프트 레지스터로 구성된다.

프레임 데이타검사기(430)는 상기 쉬프트 레지스터 어레이(401)로부터의 4바이트 또는 8바이트 프레임 데이타(402)를 시작 플래그로부터 종료 플래그가 검출될 때까지 바이트 단위로 중첩시켜 해당수신 프레임 데이타의 이상유무를 검사하는 기능블럭으로 장애 발생 상태가 검출되면 출력신호라인(431)을 통하여 유지보수 관리부로 보고하는 기능을 수행한다.

플래그 검출부(405)는 상기 쉬프트 레지스터 어레이(401)로부터 신호라인(406)을 통하여 프레임의 시작 및 종료 플래그를 검출하는 기능블럭으로 BU 버퍼 WR제어부로 하여금 프레임의 시작과 종료 시점을 알 수 있도록 검출결과를 출력신호라인(406)으로 보고하는 기능을 가진다.

패리티 비트 검사기(428)는 상기 쉬프트 레지스터 어레이(401)로부터의 병렬프레임 데이타(403)에 대한 패리티 비트를 검사하여 D-버스 전송중의 장애 발생유무를 확인하는 기능블럭으로, 지정된 신호라인 폭에 따라 수신된 프레임 데이타의 바이트 또는 워어드 구성 전체 비트로부터 홀수 또는 짝수 패리티를 선택적으로 생성시키고 그 결과를 해당 바이트 또는 워어드 프레임 데이타와 함께 전송되어온 패리티와 비교하여 상이할 경우에는 장애발생으로 판정하고 장애정보 신호라인(429)으로 장애신호를 송신한다.

BU 버퍼 WR제어부(407)는 지정된 신호라인 폭에 따라 바이트 또는 워어드 프레임 데이타를 외부 BU 버퍼로 저장하기 위한 쓰기 제어신호를 주기적으로 생성시키는기능을 가지며, BU 버퍼내의 프레임 시작 바이트와 종료 바이트를 지정하기 위하여 프레임 시작 바이트로부터 마지막 바이트 이전까지 BU 버퍼를 구성하는 9비트 데이타 신호라인중 최상위 비트값을 1로 할당하고, 프레임 종료 플래그가 포함된 마지막 바이트에는 0을 할당하도록 동작된다.

BU 버퍼 쓰기동작은 쓰기 제어신호(409)에 동기되어 바이트 또는 워어드 데이타 신호(410)가 BU 버퍼로 송신되며, BU 버퍼에 쓰여질 데이타 공간이 없을 경우 버퍼 풀(buffer full)신호(411)를 받아 장애정보 전송신호라인(408)을 통하여 BU 버퍼 장애정보를 유지보수관리가 블럭으로 보고하는 기능을 수행한다.

프레임 데이타 카운터(426)는 신호라인(412)을 통하여 BU 버퍼에 쓰여지는 단위 프레임의 전체 바이트 길이를 감시하는 기능블럭으로, 규정길이 이상의 프레임이 BU 버퍼에 쓰여질 때 출력신호라인(427)으로 프레임 길이의 장애발생정보를 송신하는 기능을 수행한다.

프레임 카운터(414)는 신호라인(413)을 통하여 BU 버퍼에 쓰여지는 프레임 수를 계산하는 기능블럭으로, BU 버퍼 RD제어부(416)로 하여금 BU 버퍼에 쓰여진 프레임만큼을 읽을 수 있도록 저장된 프레임 수를 출력신호라인(422)을 통하여 BU 버퍼 RD제어부로 보고 하는 기능을 수행한다.

상기 BU 버퍼 RD제어부(416)는 BU 버퍼로부터 U-링크로 전송할 프레임의 읽기 제어신호(419)를 생성하고 이 신호에 동기되어 읽혀지는 프레임 데이타(420)를 출력신호라인(422)으로 송신하는 기능을 수행한다. BU 버퍼로부터의 데이타 읽기동작중 더 이상의 읽혀질 프레임 데이타가 BU 버퍼에 존재하지 않음에도 불구하고 읽기 제어신호(419)를 발생시키면 버퍼엠프티(buffer empty)신호(421)가 보고되고 장애정보출력 신호라인(417)을 통하여 해당 장애정보를 제4도의 유지보수 관리기 블럭으로 보고한다. 또한, 각 U-링크에 연결된 단말장치의 프레임 처리성능 차이를 고려하여 BU 버퍼 제어부 외부에서 지정된 프레임 송신 간격 정보에 따라 5가지 모드(32, 96, 160, 224, 448 U-링크 클럭타임슬롯)중의 한 가지 모드로 동작하면서, 하나의 프레임 전송 완료 후 다음 프레임 전송 시작 시점까지의 유휴시간을 지정된 모드의 타임슬롯만큼씩 할당하여 동작한다.

데이타 변환기(423)는 버퍼제어부 내부 신호라인 폭 지정신호(424)에 따라 입력 신호라인(422)을 통하여 수신되는 바이트 또는 워어드 병렬프레임 데이타를 HDLC 형식의 직렬 데이타 신호로 변환하고 출력 신호라인(425)을 통하여 U-링크로 송신하는 기능을 가진다.

이상과 같이, 본 발명은 저장 후 송신방식의 노드버퍼 동작에 의하여 각 노드에 연결된 단말장치간의 상이한 데이타 전송률을 허용함으로써 HDLC 통신방식의 프레임 형식만 갖춘 모든 단말장치간의 패킷 통신을 가능하게 하고, 노드버퍼 내부에서 통신과정의 수신 프레임에 대한 장애발생 여부를 감시하고 제반 조치를 수행함으로써 오염된 프레임에 대한 네트워크 전체로의 확산을 방지시켜 신뢰성을 향상시키며, 직병렬 프레임 데이타 변환과정을 통한 노드간 패킷 교환시간의 단축으로 두 종단 노드간의 프레임 전송지연을 최소화 시킬 수 있는 효과가 있다.

Claims (3)

1. 링크 정합부, 노드버퍼 제어기, UB 버퍼, BU 버퍼, 버스 제어기, 노드 제어기, 프레임 어드레스 검사기, 장애정보 관리기, D-버스 정합부, M-버스 정합부를 포함하여 구성되는 고속 패킷 라우터 장치에 있어서, 상기 링크 정합부, UB 버퍼, BU 버퍼, 노드버퍼 제어기로 구성되는 노드버퍼 제어장치가, 직렬 통신 케이블인 U-링크 신호라인으로부터 수신되는 프레임 데이타를 병렬데이타로 변환하는 U-링크 RX정합부와, 링크로부터의 프레임 데이타를 노드 공유버스인 D-버스로 전송하기 위한 UB 버퍼 제어부와, 상기 UB 버퍼와 UB 버퍼 제어부를 정합시키는 UB 버퍼 정합부와, 공유버스인 D-버스로 프레임 데이타의 송신을 담당하는 D-버스 RX정합부로 구성되는 UBC부와; 공유버스인 D-버스로 프레임 데이타의 송신을 담당하는 D-버스 RX정합부와, 상기 D-버스로부터의 수신된 프레임 데이타를 U-링크로 전송하기 위한 BU 버퍼 제어부와, 상기 BU 버퍼와 BU 버퍼 제어부를 정합시키는 BU 버퍼 정합부와, 상기 D-버스로부터의 병렬 프레임 데이타를 직렬 프레임 데이타로 변환하는 U-링크 TX정합부로 구성되는 BUC부와; 상기 UBC부와 BUC내의 모든 장애 처리와 자체 시험을 관리하는 유지보수 관리부를 포함하여 이루어지는 것을 특징으로 하는 고속 패킷 라우터의 노드버퍼 제어장치.
2. 제1항에 있어서, 상기 UB 버퍼 제어부가, 직렬 프레임 데이타를 병렬 데이타 신호 변환하는 데이타 변환기와; 상기 데이타 변환기를 통해서 입력되는 신호를 소정 시간 지연시키기 위한 쉬프트 레지스터 어레이와; 상기 쉬프트 레지스터 어레이를 통해 입력되는 프레임 데이타의 이상유무를 검사하는 프레임 데이타 검사기와; 상기 쉬프트 레지스터 어레이의 병렬 프레임 데이타 중 시작 플래그와 종료 플래그를 검출하는 플래그 검출부와; 상기 쉬프트 레지스터 어레이의 병렬 프레임 데이타를 이용하여 패리티 비트를 생성하는 패리티 발생기와; 상기 플래그 검출부와 패리티 비트 발생기의 출력신호를 이용하여 병렬 프레임 데이타를 UB 버퍼로 저장하기 위해 쓰기 제어신호를 주기적으로 생성하는 UB 버퍼 WR제어부와; 상기 UB 버퍼 WR제어부의 쓰기 제어신호에 따라 UB 버퍼에 쓰여지는 프레임의 길이의 장애 발생정보를 송신하는 프레임 데이타 카운터와; 상기 UB 버퍼에 쓰여지는 프레임 수를 계산하는 프레임 카운터와; 상기 UB버퍼로부터 생성되는 프레임의 읽기 제어신호에 따라 프레임 데이타를 송신하는 UB 버퍼 RD제어부를 포함하여 이루어지는 것을 특징으로 하는 고속 패킷 라우터의 노드버퍼 제어장치.
3. 제1항에 있어서, 상기 BU 버퍼 제어부가, 입력 데이타 신호라인을 통해서 수신되는 신호를 소정 시간 저장지연시키기 위한 쉬프트 레지스터 어레이와; 상기 쉬프트 레지스터 어레이를 통해 입력되는 프레임 데이타의 이상유무를 검사하는 프레임 데이타 검사기와; 상기 쉬프트 레지스터 어레이의 병렬 프레임 데이타 중 시작 플래그와 종료 플래그를 검출하는 플래그 검출부와; 상기 쉬프트 레지스터 어레이로부터 병렬 프레임 데이타에 관한 패리티 비트를 검사하는 패리티 비트 검사기와; 상기 플래그 검출부와 패리티 비트 검사기의 출력신호에 의해 병렬 프레임 데이타를 외부 BU 버퍼로 저장하기 위해 쓰기 제어신호를 주기적으로 생성하는 BU 버퍼 WR제어부와; 상기 BU 버퍼 WR제어부의 쓰기 제어신호에 따라 BU 버퍼에 쓰여지는 프레임의 길이의 장애 발생정보를 송신하는 프레임 데이타 카운터와; 상기 BU 버퍼에 쓰여지는 프레임 수를 계산하는 프레임 카운터와; 상기 BU 버퍼로부터 생성되는 프레임의 읽기 제어신호에 따라 프레임 데이타를 송신하는 BU 버퍼 RD제어부와; 상기 BU 버퍼 RD제어부의 병렬 프레임 데이타 신호를 HDLC 형식의 직렬 데이타 신호로 변환하는 데이타 변환기를 포함하여 이루어지는 것을 특징으로 하는 고속 패킷 라우터의 노드 버퍼 제어장치.