JPH04281645A - Ｃｐｕ間の通信方法 - Google Patents
Ｃｐｕ間の通信方法Info
- Publication number
- JPH04281645A JPH04281645A JP3069055A JP6905591A JPH04281645A JP H04281645 A JPH04281645 A JP H04281645A JP 3069055 A JP3069055 A JP 3069055A JP 6905591 A JP6905591 A JP 6905591A JP H04281645 A JPH04281645 A JP H04281645A
- Authority
- JP
- Japan
- Prior art keywords
- communication
- data
- area
- cpu
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 88
- 238000000034 method Methods 0.000 title claims abstract description 10
- 239000000872 buffer Substances 0.000 claims abstract description 59
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000012545 processing Methods 0.000 description 40
- 230000005540 biological transmission Effects 0.000 description 26
- 238000004088 simulation Methods 0.000 description 26
- 238000010586 diagram Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000012937 correction Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
- H04N1/32561—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using a programmed control device, e.g. a microprocessor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Or Security For Electrophotography (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、たとえばディジタル
複写機における複数のＣＰＵ間の通信方法に関する。
複写機における複数のＣＰＵ間の通信方法に関する。
【０００２】
【従来の技術】今年、ディジタル複写機においては、高
速化、多機能化が進むことにより、複数のＣＰＵで複写
機を制御することが多くなってきている。このような複
写機において、ＣＰＵ間の通信は、一般に、通信用バツ
ファを用いて行われている。
速化、多機能化が進むことにより、複数のＣＰＵで複写
機を制御することが多くなってきている。このような複
写機において、ＣＰＵ間の通信は、一般に、通信用バツ
ファを用いて行われている。
【０００３】
【発明が解決しようとする課題】従来においては、通信
モードが複数ある場合、各通信モードごとに通信用バッ
ファの通信データ領域が決められているため、比較的大
容量の通信用バッファが必要であるという問題がある。
モードが複数ある場合、各通信モードごとに通信用バッ
ファの通信データ領域が決められているため、比較的大
容量の通信用バッファが必要であるという問題がある。
【０００４】また、通信用バッファ内のデータが変わる
と、そのデータが自動的に送信されるという通信方法に
おいては、ＣＰＵは通信用バッファの全領域を検索する
必要があるので、通信用バッファの容量が大きくなると
、通信時間が長くなるという問題がある。
と、そのデータが自動的に送信されるという通信方法に
おいては、ＣＰＵは通信用バッファの全領域を検索する
必要があるので、通信用バッファの容量が大きくなると
、通信時間が長くなるという問題がある。
【０００５】この発明は、通信用バッファの容量の削減
化が図れるとともに、通信時間の短縮化が図れるＣＰＵ
間の通信方法を提供することを目的とする。
化が図れるとともに、通信時間の短縮化が図れるＣＰＵ
間の通信方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】この発明によるＣＰＵ間
の通信方法は、通信用バツファを用いて複数のＣＰＵ間
で複数の通信モードの通信を行うＣＰＵ間の通信方法お
いて、通信用バッファの領域が通信モードフラグ等をセ
ツトするための制御フラグエリアと通信データをセツト
するためのデータエリアとに分けられており、通信時に
は制御フラグエリアに通信モードフラグをセツトし、デ
ータエリアにその通信モードで用いられる通信データを
セツトすることにより、各通信モードにおいてデータエ
リアを共用するようにしたことを特徴とする。
の通信方法は、通信用バツファを用いて複数のＣＰＵ間
で複数の通信モードの通信を行うＣＰＵ間の通信方法お
いて、通信用バッファの領域が通信モードフラグ等をセ
ツトするための制御フラグエリアと通信データをセツト
するためのデータエリアとに分けられており、通信時に
は制御フラグエリアに通信モードフラグをセツトし、デ
ータエリアにその通信モードで用いられる通信データを
セツトすることにより、各通信モードにおいてデータエ
リアを共用するようにしたことを特徴とする。
【０００７】
【作用】通信用バッファの領域が通信モードフラグ等を
セツトするための制御フラグエリアと通信データをセツ
トするためのデータエリアとに分けられている。そして
、通信時には制御フラグエリアに通信モードフラグがセ
ツトされ、データエリアにその通信モードで用いられる
通信データがセツトされる。したがつて、各通信モード
においてデータエリアが共用される。
セツトするための制御フラグエリアと通信データをセツ
トするためのデータエリアとに分けられている。そして
、通信時には制御フラグエリアに通信モードフラグがセ
ツトされ、データエリアにその通信モードで用いられる
通信データがセツトされる。したがつて、各通信モード
においてデータエリアが共用される。
【０００８】
【実施例】以下、図面を参照して、この発明の実施例に
ついて説明する。
ついて説明する。
【０００９】図１は、ディジタル複写機の操作部に設け
られている操作部用ＣＰＵ１０および画像処理部に設け
られている画像処理部用ＣＰＵ２０とを示している。操
作部用ＣＰＵ１０および画像処理部用ＣＰＵ２０は、そ
のプログラム等を記憶するＲＯＭ１１、２１および必要
なデータを記憶するＲＡＭ１２、２２を備えている。
られている操作部用ＣＰＵ１０および画像処理部に設け
られている画像処理部用ＣＰＵ２０とを示している。操
作部用ＣＰＵ１０および画像処理部用ＣＰＵ２０は、そ
のプログラム等を記憶するＲＯＭ１１、２１および必要
なデータを記憶するＲＡＭ１２、２２を備えている。
【００１０】操作部用ＣＰＵ１０および画像処理部用Ｃ
ＰＵ２０のＲＡＭ１２、２２のうち、操作部用ＣＰＵ１
０のＲＡＭ１２は、バックアップ電源３０によってバッ
クアップされている。そして、このＲＡＭ１２に、操作
部用ＣＰＵ１０および画像処理部用ＣＰＵ２０による制
御に必要でかつバックアツプが必要なデータが記憶され
る。画像処理部用ＣＰＵ２０のＲＡＭ２２をバックアツ
プせずに、操作部用ＣＰＵ１０のＲＡＭ１２のみバック
アップしているのは、バックアップ電源を削減してコス
トの低廉化を図るためである。
ＰＵ２０のＲＡＭ１２、２２のうち、操作部用ＣＰＵ１
０のＲＡＭ１２は、バックアップ電源３０によってバッ
クアップされている。そして、このＲＡＭ１２に、操作
部用ＣＰＵ１０および画像処理部用ＣＰＵ２０による制
御に必要でかつバックアツプが必要なデータが記憶され
る。画像処理部用ＣＰＵ２０のＲＡＭ２２をバックアツ
プせずに、操作部用ＣＰＵ１０のＲＡＭ１２のみバック
アップしているのは、バックアップ電源を削減してコス
トの低廉化を図るためである。
【００１１】各ＣＰＵ１０、２０のＲＡＭ１２、２２内
には、送信バッファとして用いられる領域および受信バ
ッファとして用いられる領域が設けられている。送信バ
ッファ領域および受信バッファ領域の容量は、たとえば
２５６バイトである。各送信バッファおよび各受信バッ
ファの領域Ｅは、図２に示すように、制御フラグエリア
ｅ１とデータエリアｅ２とに分けられている。
には、送信バッファとして用いられる領域および受信バ
ッファとして用いられる領域が設けられている。送信バ
ッファ領域および受信バッファ領域の容量は、たとえば
２５６バイトである。各送信バッファおよび各受信バッ
ファの領域Ｅは、図２に示すように、制御フラグエリア
ｅ１とデータエリアｅ２とに分けられている。
【００１２】このディジタル複写機においては、両ＣＰ
Ｕ１０、２０間の通信モードとして、イニシャルモード
、通常モードおよびシュミレーションモードの３つの通
信モードがある。
Ｕ１０、２０間の通信モードとして、イニシャルモード
、通常モードおよびシュミレーションモードの３つの通
信モードがある。
【００１３】イニシャルモード通信は、電源投入時に行
われる通信であり、ＲＡＭ１２内に記憶されているバッ
クアップデータのうち、画像処理部用ＣＰＵ２０の制御
に必要なデータが画像処理部用ＣＰＵ２０のＲＡＭ２２
に転送される。画像処理部用ＣＰＵ２０の制御に必要な
バックアップデータとしては、たとえばＣＣＤ素子の特
性のばらつきを補正するためのデータが挙げられる。
われる通信であり、ＲＡＭ１２内に記憶されているバッ
クアップデータのうち、画像処理部用ＣＰＵ２０の制御
に必要なデータが画像処理部用ＣＰＵ２０のＲＡＭ２２
に転送される。画像処理部用ＣＰＵ２０の制御に必要な
バックアップデータとしては、たとえばＣＣＤ素子の特
性のばらつきを補正するためのデータが挙げられる。
【００１４】通常モード通信は、通常複写時に行われる
通信であり、たとえば、操作部に設定された複写倍率、
トリミング、マスキング処理のための指定領域等の各種
設定データが操作部用ＣＰＵ１０から画像処理部用ＣＰ
Ｕ２０に送信される。
通信であり、たとえば、操作部に設定された複写倍率、
トリミング、マスキング処理のための指定領域等の各種
設定データが操作部用ＣＰＵ１０から画像処理部用ＣＰ
Ｕ２０に送信される。
【００１５】シュミレーションモード通信は、たとえば
、サービスマンによるメンテナンス時に行われる通信で
あり、シュミレーションを行うのに必要なデータが操作
部用ＣＰＵ１０および画像処理部用ＣＰＵ２０間で交信
されたり、シュミレーション時に操作部の表示器に表示
させたいデータが画像処理部用ＣＰＵ２０から操作部用
ＣＰＵ１０に送信されたりする。
、サービスマンによるメンテナンス時に行われる通信で
あり、シュミレーションを行うのに必要なデータが操作
部用ＣＰＵ１０および画像処理部用ＣＰＵ２０間で交信
されたり、シュミレーション時に操作部の表示器に表示
させたいデータが画像処理部用ＣＰＵ２０から操作部用
ＣＰＵ１０に送信されたりする。
【００１６】図３は、イニシャルモードにおける操作部
用ＣＰＵ１０と画像処理部用ＣＰＵ２０との間の交信の
様子を示している。
用ＣＰＵ１０と画像処理部用ＣＰＵ２０との間の交信の
様子を示している。
【００１７】複写機の電源が投入されると、操作部用Ｃ
ＰＵ１０は、送信バッファ内の制御フラグエリアにイニ
シャルモードフラグをセツトする。これにより、画像処
理部用ＣＰＵ２０にイニシャルモードを示すデータが送
信され、画像処理部用ＣＰＵ２０の受信バッファ内の制
御フラグエリアにイニシャルモードフラグがセツトされ
る。画像処理部用ＣＰＵ２０は、イニシャルモードを示
すデータの受信により、受信バッファのデータエリアを
イニシャルモードのデータエリアとして、データが送ら
れるのを待つ。
ＰＵ１０は、送信バッファ内の制御フラグエリアにイニ
シャルモードフラグをセツトする。これにより、画像処
理部用ＣＰＵ２０にイニシャルモードを示すデータが送
信され、画像処理部用ＣＰＵ２０の受信バッファ内の制
御フラグエリアにイニシャルモードフラグがセツトされ
る。画像処理部用ＣＰＵ２０は、イニシャルモードを示
すデータの受信により、受信バッファのデータエリアを
イニシャルモードのデータエリアとして、データが送ら
れるのを待つ。
【００１８】操作部用ＣＰＵ１０は、イニシャルモード
を示すデータを送信した後、ＲＡＭ１２内の所定のバッ
クアップデータを送信バッファのデータエリアにセット
していき、所定のバックアップデータの全てがデータエ
リアにセットされると、送信バッファ内の制御フラグエ
リアに受信要求フラグをセツトする。
を示すデータを送信した後、ＲＡＭ１２内の所定のバッ
クアップデータを送信バッファのデータエリアにセット
していき、所定のバックアップデータの全てがデータエ
リアにセットされると、送信バッファ内の制御フラグエ
リアに受信要求フラグをセツトする。
【００１９】バックアップデータが送信バッファのデー
タエリアにセットされていくと、逐次、そのデータが画
像処理部用ＣＰＵ２０に送信され、画像処理部用ＣＰＵ
２０の受信用バツファ内のデータエリアに格納されてい
く。
タエリアにセットされていくと、逐次、そのデータが画
像処理部用ＣＰＵ２０に送信され、画像処理部用ＣＰＵ
２０の受信用バツファ内のデータエリアに格納されてい
く。
【００２０】そして、全ての送信データが受信バッファ
内のデータエリアに格納された後に画像処理部用ＣＰＵ
２０が受信要求を示すデータを受信すると、画像処理部
用ＣＰＵ２０は受信バッファ内のデータエリアに格納さ
れている受信データをＲＡＭ２２の所定のエリアに転送
する。そして、全ての受信データの転送が終了すると、
送信バッファ内の制御フラグエリアに受信認識フラグを
セツトする。
内のデータエリアに格納された後に画像処理部用ＣＰＵ
２０が受信要求を示すデータを受信すると、画像処理部
用ＣＰＵ２０は受信バッファ内のデータエリアに格納さ
れている受信データをＲＡＭ２２の所定のエリアに転送
する。そして、全ての受信データの転送が終了すると、
送信バッファ内の制御フラグエリアに受信認識フラグを
セツトする。
【００２１】これにより、操作部用ＣＰＵ１０に受信認
識を示すデータが送信される。操作部用ＣＰＵ１０は、
受信認識を示すデータを受信すると、送信バッファ内の
制御フラグエリアの受信要求フラグをリセットするとと
もにイニシャルモードフラグをリセットする。
識を示すデータが送信される。操作部用ＣＰＵ１０は、
受信認識を示すデータを受信すると、送信バッファ内の
制御フラグエリアの受信要求フラグをリセットするとと
もにイニシャルモードフラグをリセットする。
【００２２】操作部用ＣＰＵ１０の送信バッファ内の制
御フラグエリアのイニシャルモードフラグがリセットさ
れると、その旨を示すデータが画像処理部用ＣＰＵ２０
に送信され、画像処理部用ＣＰＵ２０の受信バッファ内
の制御フラグエリアにセットされているイニシャルモー
ドフラグがリセットされるとともに送信バッファ内の制
御フラグエリアにセットされている受信認識フラグがリ
セットされる。これにより、イニシャルモード通信が終
了し、通常モード通信に通信モードが切り換えられる。
御フラグエリアのイニシャルモードフラグがリセットさ
れると、その旨を示すデータが画像処理部用ＣＰＵ２０
に送信され、画像処理部用ＣＰＵ２０の受信バッファ内
の制御フラグエリアにセットされているイニシャルモー
ドフラグがリセットされるとともに送信バッファ内の制
御フラグエリアにセットされている受信認識フラグがリ
セットされる。これにより、イニシャルモード通信が終
了し、通常モード通信に通信モードが切り換えられる。
【００２３】図４は、シュミレーションモードに入った
ときの操作部用ＣＰＵ１０と画像処理部用ＣＰＵ２０と
の間の交信の様子を示している。
ときの操作部用ＣＰＵ１０と画像処理部用ＣＰＵ２０と
の間の交信の様子を示している。
【００２４】サービスマン等による操作により、シュミ
レーションモードが選択されると、操作部用ＣＰＵ１０
は、送信バッファ内の制御フラグエリアにシュミレーシ
ョンモードフラグをセツトする。これにより、画像処理
部用ＣＰＵ２０にシュミレーションモードを示すデータ
が送信され、画像処理部用ＣＰＵ２０の受信バッファ内
の制御フラグエリアにシュミレーションモードフラグが
セツトされる。画像処理部用ＣＰＵ２０は、シュミレー
ションモードを示すデータの受信により、受信バッファ
のデータエリアをシュミレーションモードのデータエリ
アとして、データが送られるのを待つ。
レーションモードが選択されると、操作部用ＣＰＵ１０
は、送信バッファ内の制御フラグエリアにシュミレーシ
ョンモードフラグをセツトする。これにより、画像処理
部用ＣＰＵ２０にシュミレーションモードを示すデータ
が送信され、画像処理部用ＣＰＵ２０の受信バッファ内
の制御フラグエリアにシュミレーションモードフラグが
セツトされる。画像処理部用ＣＰＵ２０は、シュミレー
ションモードを示すデータの受信により、受信バッファ
のデータエリアをシュミレーションモードのデータエリ
アとして、データが送られるのを待つ。
【００２５】操作部用ＣＰＵ１０は、シュミレーション
モードを示すデータを送信した後、ＲＡＭ１２内のシュ
ミレーションを行うのに必要な所定のデータを送信バッ
ファのデータエリアにセットしていき、所定のデータの
全てがデータエリアにセットされると、送信バッファ内
の制御フラグエリアに受信要求フラグをセツトする。
モードを示すデータを送信した後、ＲＡＭ１２内のシュ
ミレーションを行うのに必要な所定のデータを送信バッ
ファのデータエリアにセットしていき、所定のデータの
全てがデータエリアにセットされると、送信バッファ内
の制御フラグエリアに受信要求フラグをセツトする。
【００２６】シュミレーションを行うのに必要な所定の
データが送信バッファのデータエリアにセットされてい
くと、逐次、そのデータが画像処理部用ＣＰＵ２０に送
信され、画像処理部用ＣＰＵ２０の受信バッファ内のデ
ータエリアに格納されていく。
データが送信バッファのデータエリアにセットされてい
くと、逐次、そのデータが画像処理部用ＣＰＵ２０に送
信され、画像処理部用ＣＰＵ２０の受信バッファ内のデ
ータエリアに格納されていく。
【００２７】そして、全ての送信データが受信バッファ
内のデータエリアに格納された後に画像処理部用ＣＰＵ
２０が受信要求を示すデータを受信すると、画像処理部
用ＣＰＵ２０は受信用バツファ内のデータエリアに格納
されている受信データをＲＡＭ２２の所定のエリアに転
送する。また、ＲＡＭ２２の所定のエリアに記憶されて
いるデータのうち、シュミレーシヨン時に表示すべきデ
ータ等を送信バッファ内のデータエリアに転送する。そ
して、全てのデータの送信バッファへの転送が終了する
と、送信バッファ内の制御フラグエリアに受信認識フラ
グをセツトする。この受信認識フラグは、所定時間経過
後にリセットされる。
内のデータエリアに格納された後に画像処理部用ＣＰＵ
２０が受信要求を示すデータを受信すると、画像処理部
用ＣＰＵ２０は受信用バツファ内のデータエリアに格納
されている受信データをＲＡＭ２２の所定のエリアに転
送する。また、ＲＡＭ２２の所定のエリアに記憶されて
いるデータのうち、シュミレーシヨン時に表示すべきデ
ータ等を送信バッファ内のデータエリアに転送する。そ
して、全てのデータの送信バッファへの転送が終了する
と、送信バッファ内の制御フラグエリアに受信認識フラ
グをセツトする。この受信認識フラグは、所定時間経過
後にリセットされる。
【００２８】シュミレーシヨン時に表示すべきデータ等
が送信バッファのデータエリアにセットされていくと、
逐次、そのデータが操作部用ＣＰＵ１０に送信され、操
作部用ＣＰＵ１０の受信バッファ内のデータエリアに格
納されていく。そして、全ての送信データが受信バッフ
ァ内のデータエリアに格納された後に、操作部用ＣＰＵ
１０が受信認識を示すデータを受信すると、操作部用Ｃ
ＰＵ１０は送信バッファ内の制御フラグエリアの受信要
求フラグをリセットする。
が送信バッファのデータエリアにセットされていくと、
逐次、そのデータが操作部用ＣＰＵ１０に送信され、操
作部用ＣＰＵ１０の受信バッファ内のデータエリアに格
納されていく。そして、全ての送信データが受信バッフ
ァ内のデータエリアに格納された後に、操作部用ＣＰＵ
１０が受信認識を示すデータを受信すると、操作部用Ｃ
ＰＵ１０は送信バッファ内の制御フラグエリアの受信要
求フラグをリセットする。
【００２９】この後、シュミレーション実行中において
は、所定のデータ交信が行われる。
は、所定のデータ交信が行われる。
【００３０】図５は、シュミレーションモードを抜ける
ときの操作部用ＣＰＵ１０と画像処理部用ＣＰＵ２０と
の間の交信の様子を示している。
ときの操作部用ＣＰＵ１０と画像処理部用ＣＰＵ２０と
の間の交信の様子を示している。
【００３１】サービスマン等による操作により、シュミ
レーションモード終了の入力があると、操作部用ＣＰＵ
１０は、受信バッファ内のデータエリアに記憶されてい
るデータ、たとえばシュミレーションによって得られた
補正データ等をＲＡＭ１２の所定のエリアに転送する。 こののち、送信バッファ内の制御フラグエリアに受信要
求フラグをセツトする。
レーションモード終了の入力があると、操作部用ＣＰＵ
１０は、受信バッファ内のデータエリアに記憶されてい
るデータ、たとえばシュミレーションによって得られた
補正データ等をＲＡＭ１２の所定のエリアに転送する。 こののち、送信バッファ内の制御フラグエリアに受信要
求フラグをセツトする。
【００３２】画像処理部用ＣＰＵ２０が受信要求を示す
データを受信すると、画像処理部用ＣＰＵ２０は受信バ
ッファ内のデータエリアに記憶されているデータをＲＡ
Ｍ２２の所定のエリアに転送する。こののち、送信バッ
ファ内の制御フラグエリアに受信認識フラグをセツトす
る。
データを受信すると、画像処理部用ＣＰＵ２０は受信バ
ッファ内のデータエリアに記憶されているデータをＲＡ
Ｍ２２の所定のエリアに転送する。こののち、送信バッ
ファ内の制御フラグエリアに受信認識フラグをセツトす
る。
【００３３】操作部用ＣＰＵ１０が受信認識を示すデー
タを受信すると、送信バッファ内の制御フラグエリアの
受信要求フラグがリセットされるとともにシュミレーシ
ョンモードフラグがリセットされる。送信バッファ内の
制御フラグエリアのシュミレーションモードフラグがリ
セットされると、その旨を示すデータが画像処理部用Ｃ
ＰＵ２０に送信され、画像処理部用ＣＰＵ２０の受信バ
ッファ内の制御フラグエリアにセットされているシュミ
レーションモードフラグがリセットされるとともに送信
バッファ内の制御フラグエリアにセットされている受信
認識フラグがリセットされる。これにより、シュミレー
ションモード通信が終了し、通常モード通信に通信モー
ドが切り換えられる。
タを受信すると、送信バッファ内の制御フラグエリアの
受信要求フラグがリセットされるとともにシュミレーシ
ョンモードフラグがリセットされる。送信バッファ内の
制御フラグエリアのシュミレーションモードフラグがリ
セットされると、その旨を示すデータが画像処理部用Ｃ
ＰＵ２０に送信され、画像処理部用ＣＰＵ２０の受信バ
ッファ内の制御フラグエリアにセットされているシュミ
レーションモードフラグがリセットされるとともに送信
バッファ内の制御フラグエリアにセットされている受信
認識フラグがリセットされる。これにより、シュミレー
ションモード通信が終了し、通常モード通信に通信モー
ドが切り換えられる。
【００３４】
【発明の効果】この発明によれば、通信用バッファの容
量の削減化が図れるとともに、通信時間の短縮化が図れ
る。
量の削減化が図れるとともに、通信時間の短縮化が図れ
る。
【図１】ディジタル複写機の操作部用ＣＰＵと画像処理
用ＣＰＵとを示す電気ブロック図である。
用ＣＰＵとを示す電気ブロック図である。
【図２】通信用バッファを示す図である。
【図３】イニシャルモードにおける操作部用ＣＰＵと画
像処理部用ＣＰＵとの間の交信の様子を示す図である。
像処理部用ＣＰＵとの間の交信の様子を示す図である。
【図４】シュミレーションモードに入るときの操作部用
ＣＰＵと画像処理部用ＣＰＵとの間の交信の様子を示す
図である。
ＣＰＵと画像処理部用ＣＰＵとの間の交信の様子を示す
図である。
【図５】シュミレーションモードを抜けるときの操作部
用ＣＰＵと画像処理部用ＣＰＵとの間の交信の様子を示
す図である。
用ＣＰＵと画像処理部用ＣＰＵとの間の交信の様子を示
す図である。
１０ 操作部用ＣＰＵ
１１ ＲＯＭ
１２ ＲＡＭ
２０ 画像処理用ＣＰＵ
２１ ＲＯＭ
２２ ＲＡＭ
Claims (1)
- 【請求項１】 通信用バツファを用いて複数のＣＰＵ
間で複数の通信モードの通信を行うＣＰＵ間の通信方法
おいて、通信用バッファの領域が通信モードフラグ等を
セツトするための制御フラグエリアと通信データをセツ
トするためのデータエリアとに分けられており、通信時
には制御フラグエリアに通信モードフラグをセツトし、
データエリアにその通信モードで用いられる通信データ
をセツトすることにより、各通信モードにおいてデータ
エリアを共用するようにしたことを特徴とするＣＰＵ間
の通信方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3069055A JPH04281645A (ja) | 1991-03-09 | 1991-03-09 | Ｃｐｕ間の通信方法 |
| US08/523,905 US5537639A (en) | 1991-03-09 | 1995-09-06 | Method of communicating between CPUs within a copying machine with transmitting and receiving buffers divided into control flag area and data area |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3069055A JPH04281645A (ja) | 1991-03-09 | 1991-03-09 | Ｃｐｕ間の通信方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04281645A true JPH04281645A (ja) | 1992-10-07 |
Family
ID=13391504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3069055A Pending JPH04281645A (ja) | 1991-03-09 | 1991-03-09 | Ｃｐｕ間の通信方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5537639A (ja) |
| JP (1) | JPH04281645A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5666544A (en) * | 1993-05-10 | 1997-09-09 | Mita Industrial Co., Ltd. | Method and system for communicating data between independent controllers |
| KR100216451B1 (ko) * | 1996-05-13 | 1999-08-16 | 윤종용 | 프로세서 통신시스템에서 다수의 하위데이타들을 전송하는 장치 및 방법 |
| JPH1027150A (ja) * | 1996-07-09 | 1998-01-27 | Murata Mach Ltd | 情報処理装置及び外部装置 |
| JP2003006144A (ja) * | 2001-06-26 | 2003-01-10 | Hitachi Ltd | 半導体集積回路及びコンピュータ読取り可能な記録媒体 |
| US6907480B2 (en) * | 2001-07-11 | 2005-06-14 | Seiko Epson Corporation | Data processing apparatus and data input/output apparatus and data input/output method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60169966A (ja) * | 1984-02-14 | 1985-09-03 | Mitsubishi Electric Corp | デ−タ処理装置 |
| JPS61101865A (ja) * | 1984-10-23 | 1986-05-20 | Mitsubishi Electric Corp | マルチマイクロプロセツサシステム |
| JPS6426965A (en) * | 1987-07-23 | 1989-01-30 | Toshiba Corp | Multi-computer system |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5833972B2 (ja) * | 1979-11-12 | 1983-07-23 | 富士通株式会社 | 計算機システム間通信方式 |
| US4777595A (en) * | 1982-05-07 | 1988-10-11 | Digital Equipment Corporation | Apparatus for transferring blocks of information from one node to a second node in a computer network |
| US5136718A (en) * | 1987-09-04 | 1992-08-04 | Digital Equipment Corporation | Communications arrangement for digital data processing system employing heterogeneous multiple processing nodes |
| US5016050A (en) * | 1989-04-27 | 1991-05-14 | Xerox Corporation | Xerographic setup and operating system for electrostatographic reproduction machines |
-
1991
- 1991-03-09 JP JP3069055A patent/JPH04281645A/ja active Pending
-
1995
- 1995-09-06 US US08/523,905 patent/US5537639A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60169966A (ja) * | 1984-02-14 | 1985-09-03 | Mitsubishi Electric Corp | デ−タ処理装置 |
| JPS61101865A (ja) * | 1984-10-23 | 1986-05-20 | Mitsubishi Electric Corp | マルチマイクロプロセツサシステム |
| JPS6426965A (en) * | 1987-07-23 | 1989-01-30 | Toshiba Corp | Multi-computer system |
Also Published As
| Publication number | Publication date |
|---|---|
| US5537639A (en) | 1996-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04346151A (ja) | データ処理装置及びファクシミリ装置 | |
| JPH04281645A (ja) | Ｃｐｕ間の通信方法 | |
| JP2768768B2 (ja) | サイクリックデータ伝送方法及びその装置 | |
| JP2705617B2 (ja) | 電源切断方式 | |
| JP2002259324A (ja) | データ処理装置 | |
| JPH04107577A (ja) | 複写装置の制御方法 | |
| JPH0723913A (ja) | 医用画像処理システム | |
| JPS59177638A (ja) | メツセ−ジ優先送出制御方式 | |
| JPH113188A (ja) | 印刷制御方式 | |
| JP2712389B2 (ja) | 通信制御処理装置 | |
| JP2640487B2 (ja) | プログラマブルコントローラ・システム | |
| JPH0365720A (ja) | プリントサーバ | |
| JP3258616B2 (ja) | 画像通信システムおよびその制御方法および記憶媒体 | |
| JPS58142465A (ja) | デ−タ転送・処理装置 | |
| JPH05327814A (ja) | 通信プロトコル変換装置 | |
| JPH01251267A (ja) | データ転送システム | |
| JPH04333134A (ja) | データ転送装置 | |
| JPH03250968A (ja) | 入出力機器 | |
| JPH11341173A (ja) | 画像形成装置の管理システム | |
| JPH06125590A (ja) | 遠隔制御方式 | |
| JPH10214241A (ja) | 画像転送方法及びシステム | |
| JPH06261099A (ja) | 通信制御方法及び装置 | |
| JPH0991222A (ja) | マルチプロトコル通信コントローラ | |
| JPH07239147A (ja) | 集中制御装置 | |
| JPH08251372A (ja) | ファクシミリ装置 |