CN106571903A - 一种芯片间的通信方法及系统 - Google Patents

Abstract

本发明实施例公开了一种芯片间的通信系统，所述通信系统包括：第一芯片中的第一MAC，第二芯片中的第二MAC；第一MAC发送端口对应连接第二MAC接收端口，第一MAC接收端口对应连接第二MAC发送端口；第一MAC发送端口、第一MAC接收端口、第二MAC发送端口、第二MAC接收端口为同一MAC接口模式；第一MAC的第一工作时钟端口以及第二MAC的第二工作时钟端口连接在同一时钟源上；第一MAC发送端口采用同一时钟源提供的工作时钟向第二MAC接收端口发送数据，第二MAC发送端口采用同一时钟源提供的工作时钟向第一MAC接收端口发送数据。本发明实施例还公开了一种芯片间的通信方法。

Description

一种芯片间的通信方法及系统

技术领域

本发明涉及通信技术，尤其涉及一种芯片间的通信方法及系统。

背景技术

随着信息化的高速发展，人们的生活和网络息息相关，作为网络通信的基本元素的设备都为大家所熟悉，如：光猫、路由器、交换机、机顶盒以及集线器等。目前大家所熟知的主流的通信方法为：当媒体接入控制器(MAC，MediaAccess Control)将内存中的数据发送出来以后，通过物理接口收发器(PHY，Physical interface transceiver)将并行数据转换为串行数据，然后通过网口发出；数据到达对端后，被对端的网口接收，然后通过PHY的将网口接收数据转换并行后，再由MAC将数据送给对应的内存，完成两个设备之间的数据传输。这种方法的优点在于，在远距离传输的情况下通过减少设备之间通讯电缆的数量极大的节省了线路成本。

随着网络普及这种用法的缺点慢慢的显露出来，在家庭中小设备较多，这种用法会使得设备之间的连线较多给人们带来不便，更重要的是由于网口经常插拔而导致各种接触不良问题。为了解决这些问题，现有技术中通过一种高效而可靠互联方式，将多个设备做成芯片互联并集成在一个设备中，实现芯片间的数据交互。例如：将原来相互独立的光猫和交换机设备集成到一个设备同时具有光猫+交换机的功能，这样不但减少的设备的数量和网线，而且还提高了数据传输的可靠性。类似的应用还有光猫+机顶盒、光猫+路由器等。

目前集成在网络设备的各个芯片间的通信多采用MAC+PHY+PHY+MAC方式，所述MAC+PHY+PHY+MAC方式的实现沿用了固有思维方式，在原有的基础之上去掉了网口，直接将两个芯片的PHY之间用板级走线连接，这种方式与原来的方案相比，不仅保证芯片间的通信性能，而且解决了网口由于多次插拔造成接触不良的问题。

虽然MAC+PHY+PHY+MAC应用比较广泛，但还是有几个不足之处：1、对于板级芯片间通信而言，芯片间的通信不需要使用PHY实现数据的串并转换，即不需要使用PHY的串并转换功能，所以芯片间多出的PHY+PHY线路，会使芯片间的电路结构比较复杂；2、如果PHY和他周围的一系列电路一旦出了问题就会直接影响MAC之间的链路，大大增加了电路故障概率。

发明内容

有鉴于此，本发明实施例期望提供一种芯片间的通信方法及系统，简化硬件结构，降低成本，提高通信可靠性。

为达到上述目的，本发明的技术方案是这样实现的：

一种芯片间的通信系统，所述通信系统包括：第一芯片和第二芯片；所述第一芯片包括第一媒体接入控制器MAC，所述第二芯片包括第二MAC；

第一MAC发送端口对应连接第二MAC接收端口，第一MAC接收端口对应连接第二MAC发送端口；其中，所述第一MAC发送端口、第一MAC接收端口、第二MAC发送端口、第二MAC接收端口为同一MAC接口模式下的端口；

所述第一MAC的第一工作时钟端口以及所述第二MAC的第二工作时钟端口连接在同一时钟源上；

所述第一MAC发送端口，用于采用所述同一时钟源提供的工作时钟，向所述第二MAC接收端口发送第一数据；

所述第二MAC接收端口，用于采用所述同一时钟源提供的工作时钟，接收所述第一数据；

所述第二MAC发送端口，用于采用所述同一时钟源提供的工作时钟，向所述第一MAC接收端口发送第二数据；

所述第一MAC接收端口，用于采用所述同一时钟源提供的工作时钟，接收所述第二数据。

上述方案中，所述同一MAC接口模式包括以下接口模式中的一种：媒体独立接口MII接口模式，简化媒体独立接口RMII接口模式、串行媒体独立接口SMII接口模式、千兆媒体独立接口GMII接口模式、简化千兆媒体独立接口RGMII接口模式、串行千兆媒体独立接口SGMII接口模式。

上述方案中，在所述同一MAC接口模式为MII接口模式的情况下，所述同一时钟源位于所述第一芯片时，所述第一芯片上还包括第一时钟输出口；

所述第一工作时钟端口以及所述第二工作时钟端口都通过所述第一时钟输出口连接所述同一时钟源。

上述方案中，在所述同一MAC接口模式为MII接口模式的情况下，所述同一时钟源位于所述第一芯片和第二芯片的外部时；

所述第一工作时钟端口与所述第二工作时钟端口直接连接所述同一时钟源。

上述方案中，在所述同一MAC接口模式为RMII接口模式的情况下，所述同一时钟源位于所述第一芯片时，所述第一芯片上还包括第一时钟输出口，所述第二芯片上还包括第二时钟输入口；

所述第一工作时钟端口连接所述同一时钟源；

所述第二工作时钟端口依次通过所述第二时钟输入口和所述第一时钟输出口连接所述同一时钟源。

上述方案中，在所述同一MAC接口模式为RMII接口模式的情况下，所述同一时钟源位于所述第一芯片和第二芯片的外部时，所述第一芯片上还包括第一时钟输入口，所述第二芯片上还包括第二时钟输入口；

所述第一工作时钟端口通过第一时钟输入口连接所述同一时钟源；

所述第二工作时钟端口通过第二时钟输入口连接所述同一时钟源。

上述方案中，在所述同一MAC接口模式为所述SMII接口模式、GMII接口模式、RGMII接口模式或SGMII接口模式的情况下，所述同一时钟源位于所述第一芯片时，所述第一芯片上还包括第一时钟输出口，所述第二芯片上还包括第二时钟输入口；

所述第一工作时钟端口中的接收时钟输入端口通过第一时钟输出口连接所述同一时钟源，所述第一工作时钟端口中的其他端口直接连接所述同一时钟源；

所述第二工作时钟端口中的接收时钟输入端口通过第一时钟输出口连接所述同一时钟源；所述第二工作时钟端口中的其他端口依次通过第二时钟输入口和第一时钟输出口连接所述同一时钟源。

上述方案中，在所述同一MAC接口模式为所述SMII接口模式、GMII接口模式、RGMII接口模式或SGMII接口模式的情况下，所述同一时钟源位于所述第一芯片和第二芯片的外部时，所述第一芯片上还包括第一时钟输入口，所述第二芯片上还包括第二时钟输入口；

所述第一工作时钟端口中的接收时钟输入端口直接连接所述同一时钟源，所述第一工作时钟端口中的其他端口通过第一时钟输入口连接所述同一时钟源；

所述第二工作时钟端口中的接收时钟输入端口直接连接所述同一时钟源；所述第二工作时钟端口中的其他端口通过第二时钟输入口连接所述同一时钟源。

上述方案中，所述第一MAC和所述第二MAC未连接的端口中，物理层PHY配置时钟MDC端口悬空，剩余端口接0。

一种应用上述的芯片间的通信系统的通信方法，所述方法包括：

第一MAC发送端口采用同一时钟源提供的工作时钟，向第二MAC接收端口发送第一数据；

第二MAC接收端口采用所述同一时钟源提供的工作时钟接收所述第一数据；

第二MAC发送端口采用所述同一时钟源提供的工作时钟，向第一MAC接收端口发送第二数据；

所述第一MAC接收端口采用所述同一时钟源提供的工作时钟，接收所述第二数据。

本发明实施例提供了一种芯片间的通信方法及系统，通过将两个芯片上的MAC在同一MAC接口模式下的收发端口直接互联，且将两个芯片上的MAC的工作时钟端口连接同一时钟源，使得两个芯片间的MAC可以准确地进行数据交互，本发明实施例提供的通信系统中，两个MAC直接互联，简化了第一芯片和第二芯片之间的互联结构，数据无需经过一些复杂的中间处理(如PHY的处理)，直接通过MAC进行传输；该硬件结构省掉了两个PHY以及PHY的相关电路，节省了这部分的硬件成本，由于减少了这些电路，就减小了中间电路和电磁环境对数据信号的影响，降低了数据出错概率，提高了数据传输的可靠性和稳定性。

另外，由于电路使用基本电路原件少了，因此也省掉了原来片间互联电路的功耗，从而降低了整个设备功耗；由于两个MAC直接互联，使得软件上不再对PHY进行操作，也简化了软件实现过程，只需要按照相同的双工模式和速度模式来配置两个MAC即可。

附图说明

图1为本发明实施例1提供的一种芯片间的通信系统的结构框图；

图2为本发明实施例2提供的一种MII接口模式下的芯片间的通信系统的结构框图；

图3为本发明实施例2提供的一种RMII接口模式下的芯片间的通信系统的结构框图；

图4为本发明实施例2提供的一种GMII接口模式下的芯片间的通信系统的结构框图；

图5为本发明实施例2提供的一种RGMII接口模式下的芯片间的通信系统的结构框图；

图6为本发明实施例2提供的一种SMII接口模式下的芯片间的通信系统的结构框图；

图7为本发明实施例2提供的一种SGMII接口模式下的芯片间的通信系统的结构框图；

图8为本发明实施例3提供的一种芯片间的通信方法流程示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。

实施例1

本发明实施例提供了一种芯片间的通信系统，如图1所示，所述通信系统包括：第一芯片和第二芯片；所述第一芯片包括第一MAC 1，所述第二芯片包括第二MAC 2。

本实施例提供的通信系统中，第一芯片和第二芯片间的MAC互联，即：所述第一MAC发送端口10对应连接所述第二MAC接收端口21，所述第一MAC接收端口11对应连接所述第二MAC发送端口20；其中，所述第一MAC发送端口10、第一MAC接收端口11、第二MAC发送端口20、第二MAC接收端口21为同一MAC接口模式下的端口。

由于所述第一MAC发送端口10、第一MAC接收端口11、第二MAC发送端口20、第二MAC接收端口21为同一MAC接口模式下的端口；并且各端口之间对应连接，故所述第一MAC发送端口10就可以向所述第二MAC接收端口21发送数据，所述第二MAC发送端口20也可以向所述第一MAC接收端口11发送数据，即第一MAC 1和第二MAC 2之间就可以进行直接通信。

如图1所示，所述第一MAC的第一工作时钟端口12以及所述第二MAC的第二工作时钟端口22连接在同一时钟源3上；这样所述第一MAC和第二MAC接收和发送时用到的时钟是共源的，保证了两个MAC之间的数据能够被正确地传输。

在这里需要说明的是，所述同一时钟源可以位于所述第一芯片上，也可以位于第二芯片上，还可以如图1所示，位于所述第一芯片和第二芯片的外部，本发明实施例对此并不做限定。

所述第一MAC发送端口10，用于采用所述同一时钟源3提供的工作时钟，向所述第二MAC接收端口21发送第一数据；所述第二MAC接收端口21，用于采用所述同一时钟源3提供的工作时钟，接收所述第一数据；

所述第二MAC发送端口20，用于采用所述同一时钟源3提供的工作时钟，向所述第二MAC接收端口11发送第二数据；所述第一MAC接收端口11，用于采用所述同一时钟源3提供的工作时钟，接收所述第二数据。

应用本实施例提供的芯片间的通信系统，两个芯片间的MAC可以准确地进行数据交互，通过第一MAC和第二MAC直接互联，简化了第一芯片和第二芯片之间的互联结构，数据无需经过一些复杂的中间处理，直接通过MAC进行传输；第一MAC和第二MAC直接互联，省掉了两个PHY以及PHY的相关电路，节省了这部分的硬件成本，由于减少了中间环节电路，就减小了中间电路和电磁环境对数据信号的影响，降低了数据出错概率，提高了数据传输的可靠性和稳定性。

另外，由于电路使用基本电路原件少了，因此也省掉了原来片间互联电路的功耗，从而降低了整个设备功耗；由于第一MAC和第二MAC直接互联，使得软件上不再对PHY进行操作，也简化了软件实现过程，只需要按照相同的双工模式和速度模式来配置两端的MAC即可。

实施例2

本发明实施例提供了一种芯片间的通信系统，如图2所示，所述通信系统包括：第一芯片和第二芯片；所述第一芯片包括第一MAC 1，所述第二芯片包括第二MAC 2。如图2所示的通信系统中，第一芯片和第二芯片间的MAC互联，互联的端口为同一MAC接口模式：媒体独立接口(MII，Media IndependentInterface)接口模式。

如图2所示，所述第一MAC发送端口包括：所述第一MAC 1的数据发送端口TXD[3:0]标号1021、数据发送使能端口TX_EN标号1022、数据发送错误提示端口TX_ER标号1023，所述第二MAC接收端口包括：所述第二MAC 2的数据接收端口RXD[3:0]标号2121、数据接收有效指示端口RX_DV端口2122、数据接收出错提示端口RX_ER标号2123。第一MAC发送端口与第二MAC接收端口对应连接即如图2所示，端口1021连接端口2121，端口1022连接端口2122，端口1023连接端口2123。

如图2所示，所述第一MAC接收端口包括所述第一MAC 1的数据接收端口RXD[3:0]标号1121、数据接收有效指示端口RX_DV端口1122、数据接收出错提示端口RX_ER标号1123，所述第二MAC发送端口包括：所述第二MAC2的数据发送端口TXD[3:0]标号2021、数据发送使能端口TX_EN标号2022、数据发送错误提示端口TX_ER标号2023。第一MAC接收端口与第二MAC发送端口对应连接即如图2所示，端口1121连接端口2021，端口1122连接端口2022，端口1123连接端口2023。

如图2所示，所述同一时钟源3位于所述第一芯片时，所述第一芯片上还包括第一时钟输出口；所述第一工作时钟端口即第一MAC的接收时钟端口1221和发送时钟端口1222以及所述第二工作时钟端口即第二MAC的接收时钟端口2221和发送时钟端口2222都通过所述第一时钟输出口3121连接所述同一时钟源3。

在这里需要说明的是，图2中的同一时钟源3是可以产生25MHz/2.5MHz时钟的锁相环(PLL，Phase Locked Loop)，若传输速度为100Mbps时，产生的时钟为25MHz，若传输速度为10Mbps时，产生的时钟为2.5MHz。

如图2所示，所述同一时钟源3位于所述第一芯片上，可选的，所述同一时钟源也可以位于第二芯片上，此时，可以参考图2所示，所述第一工作时钟端口即第一MAC的接收时钟端口1221(rx_clk_i)和发送时钟端口1222(tx_clk_i)以及所述第二工作时钟端口即第二MAC的接收时钟端口2221(rx_clk_i)和发送时钟端口2222(tx_clk_i)都通过所述第一芯片上的第一时钟输出口连接该同一时钟源。

可选的，所述同一时钟源也可以位于所述第一芯片和第二芯片的外部，此时，所述第一工作时钟端口以及所述第二工作时钟端口也直接连接所述同一时钟源。

参考图2所示的通信系统，通过端口1021与端口2121之间的连接，所述第一MAC可以向所述第二MAC发送数据；通过端口2021与端口1121之间的连接，第二MAC可以向所述第一MAC发送数据；其他互联的各端口提供各种指示以及工作时钟，保证第一MAC和第二MAC之间能够准确地进行数据传输。MII接口模式下各端口的功能与现有技术中相同，在此不再一一赘述。

图2所示的通信系统中，两个MAC工作只能是全双工通信，并且需要软件将其配置成相同的速度模式。在MII接口模式下，只使用图2所示的端口，不使用其他端口，故所述第一MAC和所述第二MAC未连接的端口中，PHY配置时钟MDC端口悬空，剩余端口接0。

本发明实施例提供了一种芯片间的通信系统，如图3所示，所述通信系统包括：第一芯片和第二芯片；所述第一芯片包括第一MAC 1，所述第二芯片包括第二MAC 2。如图3所示的通信系统中，第一芯片和第二芯片间的MAC互联，互联的端口为同一MAC接口模式：简化媒体独立接口(RMII，ReducedMedia Independent Interface)接口模式。

如图3所示，所述第一MAC 1发送端口包括：所述第一MAC 1的数据发送端口TXD[1:0]标号1031、数据发送使能端口TX_EN标号1032，所述第二MAC接收端口包括：所述第二MAC 2的数据接收端口RXD[1:0]标号2131、数据接收有效指示端口RX_DV端口2132。第一MAC发送端口与第二MAC接收端口对应连接即如图3所示，端口1031连接端口2131，端口1032连接端口2132。

如图3所示，所述第一MAC接收端口包括所述第一MAC 1的数据接收端口RXD[1:0]标号1131、数据接收有效指示端口RX_DV端口1132，所述第二MAC发送端口包括：所述第二MAC 2的数据发送端口TXD[1:0]标号2031、数据发送使能端口TX_EN标号2032。第一MAC接收端口与第二MAC发送端口对应连接即如图3所示，端口1131连接端口2031，端口1132连接端口2032。

如图3所示，所述同一时钟源3位于所述第一芯片时，所述第一芯片上还包括第一时钟输出口Chip1_rmii_clk_o标号为3131，所述第二芯片上还包括第二时钟输入口Chip2_rmii_clk_i标号为3231。

所述第一工作时钟端口即第一MAC的接收时钟端口1231(rx_clk_i)、发送时钟端口1232(tx_clk_i)直接在第一芯片内部将所述同一时钟源做2/20分频后连接、RMII时钟端口1233(rmii_clk_i)直接在第一芯片内部连接所述同一时钟源，所述同一时钟源依次通过所述第一时钟输出口3131和所述第二时钟输入口3231后做2/20分频连接所述第二工作时钟端口中的接收时钟端口2231(rx_clk_i)、发送时钟端口2232(tx_clk_i)；RMII时钟端口2233(rmii_clk_i)依次通过所述第二时钟输入口3231和所述第一时钟输出口3131连接所述同一时钟源3。

在这里需要说明的是，图3中的同一时钟源3是可以产生50MHz时钟的PLL。

如图3所示，所述同一时钟源3位于所述第一芯片上，可选的，所述同一时钟源也可以位于第二芯片上，此时，可以参考图3所示，第一芯片上需要有一个第一时钟输入口，所述第二芯片上需要有一个第二时钟输出口，所述第二工作时钟端口直接在第二芯片内部连接该同一时钟源，所述第一工作时钟端口就需要依次通过所述第一芯片上的第一时钟输入口和所述第二芯片上的第二时钟输出口连接该同一时钟源。

可选的，所述同一时钟源也可以位于所述第一芯片和第二芯片的外部，此时，所述第一芯片上还包括第一时钟输入口，所述第二芯片上还包括第二时钟输入口；所述第一工作时钟端口通过第一时钟输入口连接该同一时钟源；所述第二工作时钟端口通过第二时钟输入口连接该同一时钟源。

参考图3所示的通信系统，通过端口1031与端口2131之间的连接，所述第一MAC可以向所述第二MAC发送数据；通过端口2031与端口1131之间的连接，第二MAC可以向所述第一MAC发送数据；其他互联的各端口提供各种指示以及工作时钟，保证第一MAC和第二MAC之间能够准确地进行数据传输。RMII接口模式下各端口的功能与现有技术中相同，在此不再一一赘述。

图3所示的通信系统中，两个MAC工作只能是全双工通信，并且需要软件将其配置成相同的速度模式。在RMII接口模式下，只使用图3所示的端口，不使用其他端口，故所述第一MAC和所述第二MAC未连接的端口中，MDC端口悬空，剩余端口接0。

本发明实施例提供了一种芯片间的通信系统，如图4所示，所述通信系统包括：第一芯片和第二芯片；所述第一芯片包括第一MAC 1，所述第二芯片包括第二MAC 2。如图4所示的通信系统中，第一芯片和第二芯片间的MAC互联，互联的端口为同一MAC接口模式：千兆媒体独立接口(GMII，Gigabit MediaIndependent Interface)接口模式。

如图4所示，所述第一MAC发送端口包括：所述第一MAC 1的数据发送端口TXD[7:0]标号1041、数据发送使能端口TX_EN标号1042、数据发送错误提示端口TX_ER标号1043，所述第二MAC接收端口包括：所述第二MAC 2的数据接收端口RXD[7:0]标号2141、数据接收有效指示端口RX_DV端口2142、数据接收出错提示端口RX_ER标号2143。第一MAC发送端口与第二MAC接收端口对应连接即如图4所示，端口1041连接端口2141，端口1042连接端口2142，端口1043连接端口2143。

如图4所示，所述第一MAC接收端口包括所述第一MAC 1的数据接收端口RXD[7:0]标号1141、数据接收有效指示端口RX_DV端口1142、数据接收出错提示端口RX_ER标号1143，所述第二MAC发送端口包括：所述第二MAC2的数据发送端口TXD[7:0]标号2041、数据发送使能端口TX_EN标号2042、数据发送错误提示端口TX_ER标号2043。第一MAC接收端口与第二MAC发送端口对应连接即如图4所示，端口1141连接端口2041，端口1142连接端口2042，端口1143连接端口2043。

如图4所示，所述同一时钟源3位于所述第一芯片时，所述第一芯片上还包括第一时钟输出口GTX_CLK_O标号为3141，所述第二芯片上还包括第二时钟输入口GTX_CLK_I标号为3241。

所述第一工作时钟端口中的第一MAC的接收时钟端口1241(rx_clk_i)通过第一时钟输出口3141连接所述同一时钟源，所述第一工作时钟端口中的其他端口即发送时钟端口1242(tx_clk_i)直接在第一芯片内部连接所述同一时钟源，所述第二工作时钟端口即第二MAC的接收时钟端口2241(rx_clk_i)通过第一时钟输出口3141连接所述同一时钟源，所述第二工作时钟端口中的其他端口即发送时钟端口2242(tx_clk_i)依次通过所述第二时钟输入口3241和所述第一时钟输出口3141连接所述同一时钟源3。

在这里需要说明的是，图4中的同一时钟源3是可以产生125MHz时钟的PLL。

如图4所示，所述同一时钟源3位于所述第一芯片上，可选的，所述同一时钟源也可以位于第二芯片上，此时，可以参考图4所示，第一芯片上需要有一个第一时钟输入口，所述第二芯片上需要有一个第二时钟输出口，所述第二工作时钟端口中的接收时钟输入端口通过第二时钟输出口连接所述同一时钟源，所述第二工作时钟端口中的其他端口即发送时钟输入端口直接在第二芯片内部连接所述同一时钟源，所述第一工作时钟端口中的接收时钟输入端口通过第二时钟输出口连接该同一时钟源；所述第二工作时钟端口中的其他端口即发送时钟输入端口依次通过第一时钟输入口和第二时钟输出口连接该同一时钟源。

可选的，所述同一时钟源也可以位于所述第一芯片和第二芯片的外部，此时，所述第一芯片上还包括第一时钟输入口，所述第二芯片上还包括第二时钟输入口；所述第一工作时钟端口中的接收时钟输入端口直接连接所述同一时钟源，所述第一工作时钟端口中的其他端口即发送时钟输入端口通过第一时钟输入口连接所述同一时钟源；所述第二工作时钟端口中的接收时钟输入端口直接连接所述同一时钟源；所述第二工作时钟端口中的其他端口即发送时钟输入端口通过第二时钟输入口连接所述同一时钟源。

参考图4所示的通信系统，通过端口1041与端口2141之间的连接，所述第一MAC可以向所述第二MAC发送数据；通过端口2041与端口1141之间的连接，第二MAC可以向所述第一MAC发送数据；其他互联的各端口提供各种指示以及工作时钟，保证第一MAC和第二MAC之间能够准确地进行数据传输。GMII接口模式下各端口的功能与现有技术中相同，在此不再一一赘述。

图4所示的通信系统中，两个MAC工作只能是全双工通信，并且需要软件将其配置成1000Mbps的速度模式。在GMII接口模式下，只使用图4所示的端口，不使用其他端口，故所述第一MAC和所述第二MAC未连接的端口中，MDC端口悬空，剩余端口接0。

本发明实施例提供了一种芯片间的通信系统，如图5所示，所述通信系统包括：第一芯片和第二芯片；所述第一芯片包括第一MAC 1，所述第二芯片包括第二MAC 2。如图5所示的通信系统中，第一芯片和第二芯片间的MAC互联，互联的端口为同一MAC接口模式：简化千兆媒体独立接口(RGMII，Reduced Gigabit Media Independent Interface)接口模式。

如图5所示，所述第一MAC 1发送端口包括：所述第一MAC 1的数据发送端口TXD[3:0]标号1051、数据发送使能端口TX_EN标号1052，所述第二MAC接收端口包括：所述第二MAC 2的数据接收端口RXD[3:0]标号2151、数据接收有效指示端口RX_DV端口2152。第一MAC发送端口与第二MAC接收端口对应连接即如图5所示，端口1051连接端口2151，端口1052连接端口2152。

如图5所示，所述第一MAC接收端口包括所述第一MAC 1的数据接收端口RXD[3:0]标号1151、数据接收有效指示端口RX_DV端口1152，所述第二MAC发送端口包括：所述第二MAC 2的数据发送端口TXD[3:0]标号2051、数据发送使能端口TX_EN标号2052。第一MAC接收端口与第二MAC发送端口对应连接即如图5所示，端口1151连接端口2051，端口1152连接端口2052。

如图5所示，所述同一时钟源3位于所述第一芯片时，所述第一芯片上还包括第一时钟输出口GTX_CLK_O标号为3151，所述第二芯片上还包括第二时钟输入口GTX_CLK_I标号为3251。

所述第一工作时钟端口中的第一MAC的接收时钟端口1251(rx_clk_i)通过第一时钟输出口3151连接所述同一时钟源，所述第一工作时钟端口中的发送时钟端口1252(tx_clk_i)直接在第一芯片内部连接所述同一时钟源，所述第一工作时钟端口中的接收反向时钟输入口1253(tx_clk_180_i)、发送反向时钟输入口1254(rx_clk_180_i)直接在第一芯片内部将所述同一时钟源取反向后连接，所述第二工作时钟端口中的接收时钟端口2251(rx_clk_i)通过第一时钟输出口3151连接所述同一时钟源，所述第二工作时钟端口中的发送时钟端口2252(tx_clk_i)依次通过所述第二时钟输入口3251和所述第一时钟输出口3151连接所述同一时钟源3，所述同一时钟源依次通过所述第二时钟输入口3251和所述第一时钟输出口3151后取反向连接所述第二工作时钟端口中的接收反向时钟输入口2253(tx_clk_180_i)、发送反向时钟输入口2254(rx_clk_180_i)。

在这里需要说明的是，图5中的同一时钟源3是可以产生125MHz时钟的PLL。

如图5所示，所述同一时钟源3位于所述第一芯片上，可选的，所述同一时钟源也可以位于第二芯片上，此时，可以参考图5所示，第一芯片上需要有一个第一时钟输入口，所述第二芯片上需要有一个第二时钟输出口，所述第二工作时钟端口中的接收时钟输入端口通过第二时钟输出口连接所述同一时钟源，所述第二工作时钟端口中的发送时钟输入端口直接在第二芯片内部连接所述同一时钟源，所述第二工作时钟端口中的接收反向时钟输入口、发送反向时钟输入口直接在第二芯片内部将所述同一时钟源取反向后连接；所述第一工作时钟端口中的接收时钟输入端口通过第二时钟输出口连接该同一时钟源；所述第二工作时钟端口中的发送时钟输入端口依次通过第一时钟输入口和第二时钟输出口连接该同一时钟源，所述同一时钟源依次通过所述第一时钟输入口和所述第二时钟输出口后取反向连接所述第一工作时钟端口中的接收反向时钟输入口和发送反向时钟输入口。

可选的，所述同一时钟源也可以位于所述第一芯片和第二芯片的外部，此时，所述第一芯片上还包括第一时钟输入口，所述第二芯片上还包括第二时钟输入口；所述第一工作时钟端口中的接收时钟输入端口直接连接所述同一时钟源，所述第一工作时钟端口中的发送时钟输入端口通过第一时钟输入口连接所述同一时钟源；所述同一时钟源通过第一时钟输入口后取反向连接所述第一工作时钟端口中的接收反向时钟输入口和发送反向时钟输入口；所述第二工作时钟端口中的接收时钟输入端口直接连接所述同一时钟源；所述第二工作时钟端口中的其他端口即发送时钟输入端口通过第二时钟输入口连接所述同一时钟源，所述同一时钟源通过第二时钟输入口后取反向连接所述第二工作时钟端口中的接收反向时钟输入口和发送反向时钟输入口。

参考图5所示的通信系统，通过端口1051与端口2151之间的连接，所述第一MAC可以向所述第二MAC发送数据；通过端口2051与端口1151之间的连接，第二MAC可以向所述第一MAC发送数据；其他互联的各端口提供各种指示以及工作时钟，保证第一MAC和第二MAC之间能够准确地进行数据传输。RGMII接口模式下各端口的功能与现有技术中相同，在此不再一一赘述。

图5所示的通信系统中，两个MAC工作只能是全双工通信，并且需要软件将其配置成1000Mbps的速度模式。在RGMII接口模式下，只使用图5所示的端口，不使用其他端口，故所述第一MAC和所述第二MAC未连接的端口中，MDC端口悬空，剩余端口接0。

本发明实施例提供了一种芯片间的通信系统，如图6所示，所述通信系统包括：第一芯片和第二芯片；所述第一芯片包括第一MAC 1，所述第二芯片包括第二MAC 2。如图6所示的通信系统中，第一芯片和第二芯片间的MAC互联，互联的端口为同一MAC接口模式：串行媒体独立接口(SMII，Serial MediaIndependent Interface)接口模式。

如图6所示，所述第一MAC发送端口包括：所述第一MAC 1的数据发送端口TXD标号1061、数据发送使能端口TX_EN标号1062，所述第二MAC接收端口包括：所述第二MAC 2的数据接收端口RXD标号2161、数据接收有效指示端口RX_DV端口2162。第一MAC发送端口与第二MAC接收端口对应连接即如图6所示，端口1061连接端口2161，端口1062连接端口2162。

如图6所示，所述第一MAC接收端口包括所述第一MAC 1的数据接收端口RXD标号1161、数据接收有效指示端口RX_DV端口1162，所述第二MAC发送端口包括：所述第二MAC 2的数据发送端口TXD标号2061、数据发送使能端口TX_EN标号2062。第一MAC接收端口与第二MAC发送端口对应连接即如图6所示，端口1161连接端口2061，端口1162连接端口2062。

如图6所示，所述同一时钟源3位于所述第一芯片时，所述第一芯片上还包括第一时钟输出口SMII_CLK_O标号为3161，所述第二芯片上还包括第二时钟输入口SMII_CLK_I标号为3261。

所述第一工作时钟端口中的第一MAC的接收时钟端口1261(rx_clk_125_i)通过第一时钟输出口3161连接所述同一时钟源，所述第一工作时钟端口中的发送时钟端口1262(tx_clk_125_i)直接在第一芯片内部连接所述同一时钟源，所述第一工作时钟端口中的工作时钟输入口1263(tx_clk_i)、工作时钟输入口1264(rx_clk_i)直接在第一芯片内部将所述同一时钟源做5/50分频后连接，所述第二工作时钟端口中的接收时钟端口2261(rx_clk_125_i)通过第一时钟输出口3161连接所述同一时钟源，所述第二工作时钟端口中的发送时钟端口2262(tx_clk_125_i)依次通过所述第二时钟输入口3261和所述第一时钟输出口3161连接所述同一时钟源3，所述同一时钟源依次通过所述第一时钟输出口3161和所述第二时钟输入口3261后做5/50分频连接所述第二工作时钟端口中的工作时钟输入口2253(tx_clk_i)和工作时钟输入口2254(rx_clk_i)。

在这里需要说明的是，图6中的同一时钟源3是可以产生125MHz时钟的PLL。

如图6所示，所述同一时钟源3位于所述第一芯片上，可选的，所述同一时钟源也可以位于第二芯片上，此时，可以参考图6所示，第一芯片上需要有一个第一时钟输入口，所述第二芯片上需要有一个第二时钟输出口，所述第二工作时钟端口中的接收时钟输入端口通过第二时钟输出口连接所述同一时钟源，所述第二工作时钟端口中的发送时钟输入端口直接在第二芯片内部连接所述同一时钟源，所述第二工作时钟端口中的两个工作时钟输入口直接在第二芯片内部将所述同一时钟源做5/50分频后连接；所述第一工作时钟端口中的接收时钟输入端口通过第二时钟输出口连接该同一时钟源；所述第二工作时钟端口中的发送时钟输入端口依次通过第一时钟输入口和第二时钟输出口连接该同一时钟源，所述同一时钟源依次通过所述第一时钟输入口和所述第二时钟输出口后做5/50分频连接所述第一工作时钟端口中的两个工作时钟输入口。

可选的，所述同一时钟源也可以位于所述第一芯片和第二芯片的外部，此时，所述第一芯片上还包括第一时钟输入口，所述第二芯片上还包括第二时钟输入口；所述第一工作时钟端口中的接收时钟输入端口直接连接所述同一时钟源，所述第一工作时钟端口中的发送时钟输入端口通过第一时钟输入口连接所述同一时钟源；所述同一时钟源通过第一时钟输入口后做5/50分频连接所述第一工作时钟端口中的两个工作时钟输入口；所述第二工作时钟端口中的接收时钟输入端口直接连接所述同一时钟源；所述第二工作时钟端口中发送时钟输入端口通过第二时钟输入口连接所述同一时钟源，所述同一时钟源通过第二时钟输入口后做5/50分频连接所述第二工作时钟端口中的两个工作时钟输入口。

参考图6所示的通信系统，通过端口1061与端口2161之间的连接，所述第一MAC可以向所述第二MAC发送数据；通过端口2061与端口1161之间的连接，第二MAC可以向所述第一MAC发送数据；其他互联的各端口提供各种指示以及工作时钟，保证第一MAC和第二MAC之间能够准确地进行数据传输。SMII接口模式下各端口的功能与现有技术中相同，在此不再一一赘述。

图6所示的通信系统中，两个MAC工作只能是全双工通信，并且需要软件将其配置成相同的速度模式。在SMII接口模式下，只使用图6所示的端口，不使用其他端口，故所述第一MAC和所述第二MAC未连接的端口中，MDC端口悬空，剩余端口接0。

本发明实施例提供了一种芯片间的通信系统，如图7所示，所述通信系统包括：第一芯片和第二芯片；所述第一芯片包括第一MAC 1，所述第二芯片包括第二MAC 2。如图7所示的通信系统中，第一芯片和第二芯片间的MAC互联，互联的端口为同一MAC接口模式：串行千兆媒体独立接口(SGMII，SerialGigabit Media Independent Interface)接口模式。

如图7所示，所述第一MAC发送端口包括：所述第一MAC 1的数据发送端口TXD[7:0]标号1071、数据发送使能端口TX_EN标号1072、数据发送错误提示端口TX_ER标号1073，所述第二MAC接收端口包括：所述第二MAC 2的数据接收端口RXD[7:0]标号2171、数据接收有效指示端口RX_DV端口2172、数据接收出错提示端口RX_ER标号2173。第一MAC发送端口与第二MAC接收端口对应连接即如图7所示，端口1071连接端口2171，端口1072连接端口2172，端口1073连接端口2173。

如图7所示，所述第一MAC接收端口包括所述第一MAC 1的数据接收端口RXD[7:0]标号1171、数据接收有效指示端口RX_DV端口1172、数据接收出错提示端口RX_ER标号1173，所述第二MAC发送端口包括：所述第二MAC2的数据发送端口TXD[7:0]标号2071、数据发送使能端口TX_EN标号2072、数据发送错误提示端口TX_ER标号2073。第一MAC接收端口与第二MAC发送端口对应连接即如图7所示，端口1171连接端口2071，端口1172连接端口2072，端口1173连接端口2073。

如图7所示，所述同一时钟源3位于所述第一芯片时，所述第一芯片上还包括第一时钟输出口sgmii_clk_o标号为3171，所述第二芯片上还包括第二时钟输入口sgmii_clk_i标号为3271。

所述第一工作时钟端口中的第一MAC的接收时钟端口(rx_clk_125_i)1271通过第一时钟输出口3171连接所述同一时钟源，所述第一工作时钟端口中的其他端口即发送时钟端口(tx_clk_125_i)1272、工作时钟输入口(tx_clk_i)1273、工作时钟输入口(rx_clk_i)1274、发送反向时钟输入口(tx_clk_125_180_i)1275直接在第一芯片内部连接所述同一时钟源；其中，所述同一时钟源取反后连接发送反向时钟输入口1275，所述同一时钟源做1/5/50分频后(1000Mbps是1分频；100Mbps是5分频；10Mbps是50分频)分别连接工作时钟输入口1273和工作时钟输入口1274。

所述第二工作时钟端口中的第二MAC的接收时钟端口2271通过第一时钟输出口3171连接所述同一时钟源，所述第二工作时钟端口中的其他端口即发送时钟端口2272、工作时钟输入口(tx_clk_i)2273、工作时钟输入口(rx_clk_i)2274、发送反向时钟输入口(tx_clk_125_180_i)2275依次通过所述第二时钟输入口3271和所述第一时钟输出口3171连接所述同一时钟源3；其中，所述同一时钟源接入第二芯片后，一路取反后连接发送反向时钟输入口2275，一路1/5/50分频后(1000Mbps是1分频；100Mbps是5分频；10Mbps是50分频)分别连接工作时钟输入口2273和工作时钟输入口2274。

在这里需要说明的是，图7中的同一时钟源3是可以产生125MHz时钟的PLL。

如图7所示，所述同一时钟源3位于所述第一芯片上，可选的，所述同一时钟源也可以位于第二芯片上，此时，可以参考图7所示，第一芯片上需要有一个第一时钟输入口，所述第二芯片上需要有一个第二时钟输出口，所述第二工作时钟端口中的接收时钟输入端口通过第二时钟输出口连接所述同一时钟源，所述第二工作时钟端口中的其他端口(按需要进行取反或分频)直接在第二芯片内部连接所述同一时钟源，所述第一工作时钟端口中的接收时钟输入端口通过第二时钟输出口连接该同一时钟源；所述第二工作时钟端口中的其他端口(按需要进行取反或分频)依次通过第一时钟输入口和第二时钟输出口连接该同一时钟源。

可选的，所述同一时钟源也可以位于所述第一芯片和第二芯片的外部，此时，所述第一芯片上还包括第一时钟输入口，所述第二芯片上还包括第二时钟输入口；所述第一工作时钟端口中的接收时钟输入端口直接连接所述同一时钟源，所述第一工作时钟端口中的其他端口(按需要进行取反或分频)通过第一时钟输入口连接所述同一时钟源；所述第二工作时钟端口中的接收时钟输入端口直接连接所述同一时钟源；所述第二工作时钟端口中的其他端口(按需要进行取反或分频)通过第二时钟输入口连接所述同一时钟源。

参考图7所示的通信系统，通过端口1071与端口2171之间的连接，所述第一MAC可以向所述第二MAC发送数据；通过端口2071与端口1171之间的连接，第二MAC可以向所述第一MAC发送数据；其他互联的各端口提供各种指示以及工作时钟，保证第一MAC和第二MAC之间能够准确地进行数据传输。SGMII接口模式下各端口的功能与现有技术中相同，在此不再一一赘述。

图7所示的通信系统中，两个MAC工作只能是全双工通信，并且需要软件将其配置成1000Mbps的速度模式。在SGMII接口模式下，只使用图7所示的端口，不使用其他端口，故所述第一MAC和所述第二MAC未连接的端口中，MDC端口悬空，剩余端口接0。

实施例3、

本发明实施例还提供了一种芯片间的通信方法，本实施例方法是应用实施例1和实施例2中所述的通信系统进行通信的方法，如图8所示，本实施例方法的处理流程包括以下步骤：

步骤801、第一MAC发送端口采用同一时钟源提供的工作时钟，向第二MAC接收端口发送第一数据。

步骤802、第二MAC接收端口采用所述同一时钟源提供的工作时钟接收所述第一数据。

步骤803、第二MAC发送端口采用所述同一时钟源提供的工作时钟，向第一MAC接收端口发送第二数据。

步骤804、所述第一MAC接收端口采用所述同一时钟源提供的工作时钟，接收所述第二数据。

在这里需要说明的是，步骤801-802与步骤803-804之间并没有先后顺序，可以同时进行。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (10)

1.一种芯片间的通信系统，其特征在于，所述通信系统包括：第一芯片和第二芯片；所述第一芯片包括第一媒体接入控制器MAC，所述第二芯片包括第二MAC；

第一MAC发送端口对应连接第二MAC接收端口，第一MAC接收端口对应连接第二MAC发送端口；其中，所述第一MAC发送端口、第一MAC接收端口、第二MAC发送端口、第二MAC接收端口为同一MAC接口模式下的端口；

所述第一MAC的第一工作时钟端口以及所述第二MAC的第二工作时钟端口连接在同一时钟源上；

所述第一MAC发送端口，用于采用所述同一时钟源提供的工作时钟，向所述第二MAC接收端口发送第一数据；

所述第二MAC接收端口，用于采用所述同一时钟源提供的工作时钟，接收所述第一数据；

所述第二MAC发送端口，用于采用所述同一时钟源提供的工作时钟，向所述第一MAC接收端口发送第二数据；

所述第一MAC接收端口，用于采用所述同一时钟源提供的工作时钟，接收所述第二数据。

2.根据权利要求1所述的通信系统，其特征在于，所述同一MAC接口模式包括以下接口模式中的一种：媒体独立接口MII接口模式，简化媒体独立接口RMII接口模式、串行媒体独立接口SMII接口模式、千兆媒体独立接口GMII接口模式、简化千兆媒体独立接口RGMII接口模式、串行千兆媒体独立接口SGMII接口模式。

3.根据权利要求2所述的通信系统，其特征在于，在所述同一MAC接口模式为MII接口模式的情况下，所述同一时钟源位于所述第一芯片时，所述第一芯片上还包括第一时钟输出口；

所述第一工作时钟端口以及所述第二工作时钟端口都通过所述第一时钟输出口连接所述同一时钟源。

4.根据权利要求2所述的通信系统，其特征在于，在所述同一MAC接口模式为MII接口模式的情况下，所述同一时钟源位于所述第一芯片和第二芯片的外部时；

所述第一工作时钟端口与所述第二工作时钟端口直接连接所述同一时钟源。

5.根据权利要求2所述的通信系统，其特征在于，在所述同一MAC接口模式为RMII接口模式的情况下，所述同一时钟源位于所述第一芯片时，所述第一芯片上还包括第一时钟输出口，所述第二芯片上还包括第二时钟输入口；

所述第一工作时钟端口连接所述同一时钟源；

所述第二工作时钟端口依次通过所述第二时钟输入口和所述第一时钟输出口连接所述同一时钟源。

6.根据权利要求2所述的通信系统，其特征在于，在所述同一MAC接口模式为RMII接口模式的情况下，所述同一时钟源位于所述第一芯片和第二芯片的外部时，所述第一芯片上还包括第一时钟输入口，所述第二芯片上还包括第二时钟输入口；

所述第一工作时钟端口通过第一时钟输入口连接所述同一时钟源；

所述第二工作时钟端口通过第二时钟输入口连接所述同一时钟源。

7.根据权利要求2所述的通信系统，其特征在于，在所述同一MAC接口模式为所述SMII接口模式、GMII接口模式、RGMII接口模式或SGMII接口模式的情况下，所述同一时钟源位于所述第一芯片时，所述第一芯片上还包括第一时钟输出口，所述第二芯片上还包括第二时钟输入口；

所述第一工作时钟端口中的接收时钟输入端口通过第一时钟输出口连接所述同一时钟源，所述第一工作时钟端口中的其他端口直接连接所述同一时钟源；

所述第二工作时钟端口中的接收时钟输入端口通过第一时钟输出口连接所述同一时钟源；所述第二工作时钟端口中的其他端口依次通过第二时钟输入口和第一时钟输出口连接所述同一时钟源。

8.根据权利要求2所述的通信系统，其特征在于，在所述同一MAC接口模式为所述SMII接口模式、GMII接口模式、RGMII接口模式或SGMII接口模式的情况下，所述同一时钟源位于所述第一芯片和第二芯片的外部时，所述第一芯片上还包括第一时钟输入口，所述第二芯片上还包括第二时钟输入口；

所述第一工作时钟端口中的接收时钟输入端口直接连接所述同一时钟源，所述第一工作时钟端口中的其他端口通过第一时钟输入口连接所述同一时钟源；

所述第二工作时钟端口中的接收时钟输入端口直接连接所述同一时钟源；所述第二工作时钟端口中的其他端口通过第二时钟输入口连接所述同一时钟源。

9.根据权利要求1-8任一项所述的芯片间的通信系统，其特征在于，所述第一MAC和所述第二MAC未连接的端口中，物理层PHY配置时钟MDC端口悬空，剩余端口接0。

10.一种应用权利要求1-9所述的芯片间的通信系统的通信方法，其特征在于，所述方法包括：

第一MAC发送端口采用同一时钟源提供的工作时钟，向第二MAC接收端口发送第一数据；

第二MAC接收端口采用所述同一时钟源提供的工作时钟接收所述第一数据；

第二MAC发送端口采用所述同一时钟源提供的工作时钟，向第一MAC接收端口发送第二数据；

所述第一MAC接收端口采用所述同一时钟源提供的工作时钟，接收所述第二数据。