CN107636971B - 模拟到数字转换器系统 - Google Patents

模拟到数字转换器系统 Download PDF

Info

Publication number
CN107636971B
CN107636971B CN201580080501.8A CN201580080501A CN107636971B CN 107636971 B CN107636971 B CN 107636971B CN 201580080501 A CN201580080501 A CN 201580080501A CN 107636971 B CN107636971 B CN 107636971B
Authority
CN
China
Prior art keywords
adc
signal
digital
sampling
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580080501.8A
Other languages
English (en)
Other versions
CN107636971A (zh
Inventor
V.布杰克
C.罗伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN107636971A publication Critical patent/CN107636971A/zh
Application granted granted Critical
Publication of CN107636971B publication Critical patent/CN107636971B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1004—Calibration or testing without interrupting normal operation, e.g. by providing an additional component for temporarily replacing components to be tested or calibrated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing

Abstract

提供了一种时间交错的模拟到数字转换器（ADC）系统，包括被配置成接收模拟信号的输入端口、包括有并行布置的M个（M≥2）ADC的ADC阵列。每个ADC被配置成接收模拟信号的一部分并且以采样率fs将模拟信号的一部分转换成数字信号。ADC系统进一步包括参考ADC，所述参考ADC被配置成接收模拟信号并且以低于fs的平均采样率fref将模拟信号转换成数字参考信号。参考ADC的每个采样时刻对应于ADC的阵列中的ADC的采样时刻，并且随时间来随机化针对每个参考ADC采样时刻来选择的ADC。ADC系统还包括纠正模块，所述纠正模块被配置成基于来自对应的选择的ADC的数字信号和数字参考信号的样本来将ADC阵列的数字信号输出调整成纠正的数字输出信号。还提供了一种用于时间交错的模拟到数字转换的方法。

Description

模拟到数字转换器系统
技术领域
本公开涉及模拟到数字转换器（ADC）系统。本公开还涉及交错的ADC阵列中的误差纠正的系统和方法。
背景技术
许多数字系统中的瓶颈是处理大带宽的能力，并且特别是模拟到数字（AD）转换具有大带宽的模拟信号的能力。增加系统的带宽的一种已知方式是将模拟信号切成M个平行流并且使用M个平行布置的AD转换器以1/M的速率进行AD转换。在AD转换之后，可以在时间上串联所述流以恢复真实的采样率。这样的平行途径还被称为时间交错的AD转换。时间交错的系统的缺点是由于AD转换器中的分量扩展并且由于从公共输入端口到相应ADC的物理路径中的差异导致每个流可具有不同的特性。时间、增益、DC偏移和非线性的减损可在每个流上独立地加起来并且在串联信号时引起失真。
高带宽数字通信系统通常要求高无乱真动态范围（SFDR）和低本底噪声。时间交错的系统中引入的失真可例如导致SFDR的减小。
某些现有的方法通过在制造期间校准不同的流来处理时间交错的系统中的失真的问题。然而，这仅仅提供了当前在系统中的误差的静态纠正，并且未考虑在系统的操作期间新的误差可能会出现或者失真可能会改变。
另一途径是使用自适应的校准方法，其中添加了一个或多个（N个）流和AD转换器并且使用随机化的模式在M+N个可用的AD转换器之中选择活动的AD转换器。参见例如Tamba等人的“A method to improve SFDR with random interleaved sampling method”，ITCInternational Test Conference，2001，pp. 512-520。随机交错的采样方法的使用改进了SFDR。然而，伴随流的随机化选择的问题是它将失真转换为随机噪声，给出了系统中更高的本底噪声。它相当于扩展频谱系统，即在信号处理块之前和之后利用随机信号来调制所述信号。例如在频率平面中抹掉乱真。
通过Jin等人的“Time-Interleaved A/D Converter with ChannelRandomization”ISCAS’97，June 9-12，1997，pp. 425-428，说明了相同的效果，其中时间交错的AD转换器中的信道随机化导致改进的SFDR但是也导致了升高的本底噪声。
考虑到以上所述，期望提供ADC系统，并且特别是时间交错的AD转换系统，其中可以增加SFDR而不会增加本底噪声。
发明内容
考虑到ADC系统的上面提及的性质和其它期望的性质，特别是时间交错的ADC系统的上面提及的性质和其它期望的性质，提供具有改进的误差纠正能力的改进ADC系统并且还提供用于ADC系统中的误差纠正的方法是本技术的目的。
根据第一方面，提供了一种时间交错的模拟到数字转换器（ADC）系统，所述时间交错的模拟到数字转换器（ADC）系统包括被配置成接收模拟信号的输入端口、包括有并行布置的M个（M≥2）ADC的ADC阵列。每个ADC被配置成接收模拟信号的一部分并且以采样率fs将模拟信号的一部分转换成数字信号。ADC系统进一步包括参考ADC，所述参考ADC被配置成接收模拟信号并且以低于fs的平均采样率fref将模拟信号转换成数字参考信号。参考ADC的每个采样时刻对应于ADC的阵列中的ADC的采样时刻，并且随时间来随机化针对每个参考ADC采样时刻来选择的ADC。ADC系统还包括纠正模块，所述纠正模块被配置成基于来自对应的选择的ADC的数字信号和数字参考信号的样本来将ADC阵列的数字信号输出调整成纠正的数字输出信号。
本文中公开的技术基于下述认识：利用随时间来随机化的纠正事件，移除平均残差并且改进例如在信噪比（SNR）的最小降级的情况下的无乱真动态范围（SFDR）是可能的。
根据某些方面，针对每个参考ADC采样时刻来选择的ADC基于伪随机模式。
根据某些另外的方面，伪随机模式是预先确定的模式。
根据某些方面，纠正模块被配置成使用作为输出信号和参考信号之间的差来计算的反馈误差来被更新。
根据某些方面，采样率fs被定义为fs=F/M，F是系统时钟频率。
根据某些另外的方面，系统进一步包括时间延迟模块，所述时间延迟模块被配置成将系统时钟频率减少到1/M，给出了fs=F/M并且被配置成将ADC阵列的连续采样事件延迟tD=1/（fs*M）。
根据某些方面，系统进一步包括被配置成控制参考ADC的采样时刻的参考ADC时钟控制模块。参考ADC时钟控制模块进一步被配置成选择ADC以基于添加到基本周期1/fs的偏移时间toffset=D/（fs*M）来进行采样，使得参考ADC的两个连续采样事件之间的周期是1/fs+D/（fs*M）。采样阶段被定义为ADC的M个连续采样事件。D是随机整数，D = 0......（M-1）。
根据某些方面，由伪随机二进制序列来生成D。
根据某些方面，以因数R（R是正整数，R≥1）来欠采样参考ADC，使得平均欠采样的采样率frefU被确定为frefU=fref/R，使得参考ADC的两个连续采样事件之间的周期通过R/fs+D/（fs*M）来给出，其中D是随机整数，D=0......（M-1）。
根据某些方面，纠正模块被配置成纠正DC误差、增益偏移误差、时间偏移误差和/或非线性误差。
根据某些方面，纠正模块包括M个纠正块（304a-d），每个纠正块对应于ADC阵列的相应ADC。
根据某些另外的方面，时间交错的模拟到数字转换器（ADC）系统包括被配置成接收模拟信号的输入端口、包括有并行布置的M个（M≥2）ADC的ADC阵列。每个ADC被配置成接收模拟信号的一部分并且以采样率fs将模拟信号的一部分转换成数字信号。ADC系统进一步包括具有采样频率fs=F/M（F是系统时钟）的采样时钟模块，其中将ADC的连续采样事件延迟tD=1/（fs*M）。ADC系统进一步包括第一多路复用器、参考ADC，所述第一多路复用器被连接到ADC中的每个ADC并且被配置成将来自所述ADC的输出信号串联成单个数据流，所述参考ADC被配置成接收模拟信号并且以低于fs的平均采样率fref将模拟信号转换成数字参考信号，其中参考ADC的每个采样时刻对应于ADC的阵列中的ADC的采样时刻，并且其中随时间来随机化针对每个参考ADC采样时刻来选择的ADC。此外，ADC系统包括参考ADC时钟控制模块和纠正模块，所述参考ADC时钟控制模块被配置成控制参考ADC的采样时刻，所述纠正模块被连接到第一多路复用器以接收所述数据流。纠正模块包括M个纠正块，每个纠正块被配置成纠正通过对应的ADC被AD转换的数据流的一部分，其中来自参考ADC的输出信号被提供给误差纠正块，所述误差纠正块被配置成纠正来自由此选择参考ADC采样时刻的ADC的所述数据流的所述一部分。ADC系统还包括第二多路复用器，所述第二多路复用器被连接到纠正块中的每个纠正块的输出并且被配置成使来自误差纠正块中的每个误差纠正块的输出信号结合以提供ADC系统输出信号。
还通过一种用于系统中的模拟到数字（AD）转换的方法来获得上面陈述的目的，所述系统包括时间交错的模拟到数字转换器（ADC），所述时间交错的模拟到数字转换器（ADC）具有包括并行布置的M个（M≥2）ADC的ADC阵列。所述方法包括接收模拟信号，使用采样率fs借助于ADC阵列来AD转换信号。在参考ADC中，以低于fs的平均采样率fref将模拟信号转换成数字参考信号，其中参考ADC的每个采样时刻对应于ADC的阵列中的ADC的采样时刻，并且其中随时间来随机化针对每个参考ADC采样时刻来选择的ADC。此外，所述方法包括基于来自对应的选择的ADC的数字信号和数字参考信号的样本来将ADC的阵列的数字信号输出调整成纠正的数字输出信号。
根据某些方面，针对每个参考ADC采样时刻来选择的ADC基于伪随机模式。
根据某些方面，伪随机模式是预先确定的模式。
根据某些另外的方面，所述方法进一步包括使用作为输出信号和参考信号之间的差来计算的反馈误差来更新纠正模块。
根据某些方面，采样率fs被定义为fs=F/M，其中F是系统时钟频率。
根据某些方面，所述方法进一步包括将ADC阵列的连续采样事件延迟tD=1/（fs*M）。
根据某些方面，所述方法进一步包括选择ADC以基于添加到基本周期1/fs的偏移时间toffset=D/（fs*M）来进行采样，使得两个连续采样事件之间的周期是1/fs+D/（fs*M），其中D是随机整数，D = 0......（M-1）。
根据某些方面，所述方法进一步包括基于伪随机二进制序列来生成D。
根据某些方面，所述方法进一步包括纠正DC误差、增益偏移误差、时间偏移误差和/或非线性误差。
进一步通过一种时间交错的模拟到数字转换器（ADC）模块来获得上面陈述的目的，所述时间交错的模拟到数字转换器（ADC）模块包括用于接收模拟信号的输入端口、用于以采样率fs来模拟到数字转换信号的ADC阵列模块、用于以低于fs的平均采样率fref将模拟信号转换成数字参考信号的参考ADC模块。参考ADC的每个采样时刻对应于ADC的阵列中的ADC的采样时刻，并且随时间来随机化针对每个参考ADC采样时刻来选择的ADC。ADC模块进一步包括纠正模块以用于基于来自对应的选择的ADC的数字信号和数字参考信号的样本来将ADC的阵列的数字信号输出调整成纠正的数字输出信号。
另外，本文中公开了一种模拟到数字转换器（ADC）系统，所述模拟到数字转换器（ADC）系统包括输入端口和ADC阵列，所述输入端口被配置成接收模拟信号，所述ADC阵列包括单个ADC（M=1），所述单个ADC被配置成接收模拟信号并且以采样率fs将模拟信号转换成数字信号。ADC系统进一步包括参考ADC和纠正模块，所述参考ADC被配置成接收模拟信号并且以低于fs的平均采样率fref将模拟信号转换成数字参考信号，其中参考ADC的每个采样时刻对应于单个ADC的采样时刻，并且其中随时间来随机化参考ADC的采样时刻，所述纠正模块被配置成基于数字参考信号的样本并且基于来自单个ADC的对应样本来将单个ADC的数字信号输出调整成纠正的数字输出信号。
本文中公开的、涉及包括单个ADC的ADC系统的技术基于下述认识：利用随时间来随机化的纠正事件，移除平均残差并且改进例如无乱真动态范围（SFDR）而未降级信噪比（SNR）是可能的。
通常，权利要求中使用的所有术语将根据它们在技术领域中的通常含义来解释，除非本文中另外明确定义。所有提及“元件、装置、组件、部件、步骤等”将以开放方式被解释为指元件、装置、组件、部件、步骤等的至少一个实例，除非另外明确表明。不必以公开的精确顺序来执行本文中公开的任何方法的步骤，除非明确表明。当研究所附的权利要求和下面的描述时，本技术的另外特征和伴随本技术的优势将会变得显然。技术人员认识到可以组合本技术的不同特征以创建除了在下面描述的那些实施例以外的实施例，而不会背离本技术的范围。
附图说明
现在参考附图，通过示例来描述本技术，其中：
图1（现有技术）是现有技术的时间交错的ADC系统的示意性说明；
图2是根据本技术的实施例的时间交错的ADC系统的示意性说明；
图3是根据本技术的实施例的时间交错的ADC系统的示意性说明；
图4是示意性说明本技术的实施例的采样原理的时钟时序图；
图5是本技术的实施例中包括的时钟控制块的示意性说明；
图6是本技术的实施例中包括的误差纠正块的示意性说明；
图7（现有技术）是示意性说明现有技术的时间交错的ADC系统的输入和输出信号的图；
图8是示意性说明根据本技术的实施例的时间交错的ADC系统的输入和输出信号的图；
图9是概括根据本技术的实施例的方法的一般特征的流程图；以及
图10是根据本技术的实施例的具有单个ADC的ADC阵列的特殊情形的示意性说明。
具体实施方式
现在将参考其中示出了本技术的某些实施例的附图来在下文中更充分地描述本技术。然而，可以以许多不同的形式来体现本技术并且不应当将本技术理解为限于本文中阐述的实施例；相反，通过示例来提供这些实施例，使得本公开将会是全面的和完整的，并且这些实施例将会把技术的范围充分传达给本领域技术人员。遍及本描述，相似的附图标记指相似的元件。
在下面的详细描述中，主要参考包括并行布置以形成ADC阵列的四个ADC的时间交错的ADC系统来描述模拟到数字转换器系统（ADC系统）的各种实施例。应当理解，本技术的原理可适用于包括任何数量的ADC的ADC系统。特别地，如下面结合图10讨论的，本技术的变体在只包括单个ADC的ADC阵列的特殊情形中也是可适用的。
图1示意性说明了包括由并行布置的M+N个ADC组成的ADC阵列102的现有技术的时间交错的ADC系统100。输入信号104被连接到ADC阵列102的ADC中的每个ADC。随机选择块106被连接到多路复用器108以随机选择来自M+N个ADC中的一个ADC的输出信号（选择的ADC被表示为活动的ADC）从而形成作为结果的输出信号110。通过系统时钟112来控制随机选择块并且ADC阵列的采样率是系统时钟除以M，意味着ADC阵列中的每个单独的ADC的采样率fs等于系统时钟频率F除以M，即fs=F/M。
描述的现有技术的ADC系统100通过添加一个或多个（N≥1）流并且使用随机化的模式在并行布置的M+N个ADC之中选择活动的ADC来解决由于分量扩展导致每个流可具有不同特性的问题，所述问题在作为结果的输出信号110中引入了失真。然而，伴随这个流的随机化选择的问题是它将上面提及的失真转换为随机噪声，给出了系统中的更高的本底噪声。将会在下面结合图7来进一步讨论这个效果。成为图1中示出的现有技术的ADC系统100的基础的原理类似于扩展频谱系统（诸如码分多址（CDMA）通信系统）的原理，即在信号处理块之前和之后通过随机信号来调制或扩展信号，导致例如在频率平面中抹掉ADC系统的乱真发射。将会在下面结合图7来进一步讨论这个效果。
会意识到，当讨论频率时，生产扩展和容许水平可引起实现中的频率和如本文中定义的频率之间的轻微差异。因此，尽管被定义为f=F/M，频率f在实现中未必精确地等于F/M。
图2示意性说明了根据本技术的实施例的ADC系统200。ADC系统200包括被配置成接收模拟输入信号的输入端口202。输入端口202被连接到ADC阵列204中的每个ADC。在这里，说明了四个ADC（ADC1 – ADC4），即M=4。ADC阵列中的ADC的采样通过时间延迟模块210来控制，所述时间延迟模块210被配置成将系统时钟频率F减少到1/M，给出了fs=F/M，并且被配置成如将会与图4有关地进一步详细讨论的那样延迟ADC的连续采样事件。M倍下采样的系统时钟也被耦合到由参考ADC时钟模块212控制的参考ADC 206。ADC阵列204的每个ADC的输出以及参考ADC 206的输出被连接到纠正模块208。
参考ADC 206被配置成接收模拟输入信号并且以低于fs的平均采样率fref将模拟输入信号转换成数字参考信号，其中参考ADC 206的每个采样时刻对应于ADC阵列204中的ADC的采样时刻。特别地，本技术的一般原理在于参考ADC 206的采样时间的随机化选择。在图2的实施例中，如果fref将要等于fs，则如将会与图4有关地进一步详细阐述的那样，将会针对每个采样事件来采样相同的ADC并且将不存在对要采样的ADC的选择的随机化。此外，应当注意，fref是在大量采样事件之上确定的参考ADC的平均采样频率。纠正模块208被配置成基于来自对应的选择的ADC的数字信号和数字参考信号的样本来将ADC阵列204的ADC中的每个ADC的数字信号输出调整成每个ADC的对应的纠正的数字输出信号。
图3示意性说明了根据本技术的实施例的ADC系统300。除了参考图2描述的特征以外，图3还进一步说明了来自ADC阵列204的数字输出信号（即数据流）被连接到第一多路复用器（MUX）302，所述第一多路复用器（MUX）302又被连接到纠正模块208中的M个失配纠正块304a-d中对应的一个失配纠正块。第一多路复用器302以顺序1、2......M将来自ADC的输出信号耦合到对应的失配纠正块。来自失配纠正块304a-d的输出又被连接到第二多路复用器306以用于以与之前相同的顺序（1、2......M）将纠正的数据流串联成单个输出信号308。第一和第二多路复用器还可以被称为第一和第二串行化器。
此外，图3说明了参考样本被用来计算输出信号相对于数字参考信号的误差。特别地，来自参考ADC 206的输出被连接到减法器310，形成作为来自参考ADC 206的输出信号和来自第二多路复用器306的输出信号308之间的差的输出信号，其可以被称为误差信号312，其中作为结果的误差信号312被连接到误差去复用器314。误差去复用器314将来自减法器310的误差信号312耦合到与为此而采样参考ADC 206的ADC对应的失配纠正块。作为示例，如果在与ADC2相同的采样时刻采样参考ADC 206，则误差多路复用器314将误差信号312耦合到失配纠正块304b。误差信号312被用来更新对应的失配纠正块的纠正算法。因此，描述的误差纠正块208包括自适应的失配纠正块304a-d。
会意识到，图3中使用的误差信号的类型仅仅用作示例。在具有相同或相似的技术效果的情况下，可以使用许多不同类型的误差信号。例如，取决于所实现的失配纠正的类型，反转减法器310的极性或者取差的对数、或差的绝对值、或平方差可以是可适用的。
在AD转换之后，建议的技术以顺序选择方案来保持来自ADC阵列204的M个不同的时间交错的数据流。第一多路复用器302中的所选择的数据流的顺序是1、2......M，1、2......M等。欠采样的时间随机化的时钟被用来触发参考ADC 206采样事件以采样在对应数字流的纠正中使用的参考值。时间随机化序列优选地具有尽可能白的频谱特性，即对于不同于零的滞后，信号的自相关优选地尽可能低。可以使用伪随机信号模式，并且模式的所选择的周期性将会取决于信号模式的总序列长度。
来自参考ADC 206的参考样本被用来计算来自输出信号的反馈误差。在具有与参考在采样事件所具有的相同的阶段状态的分支中估计反馈误差。误差被用于更新系统中的一个或多个失配纠正块。失配纠正块以系统采样时钟频率F（即采样时钟fs乘以M）进行操作。如将会在下面进一步说明的，利用随机化的纠正事件，显著减小乃至完全移除平均残差而未降级信噪比（SNR）是可能的。
图4是概括本技术的一般原理的时钟图。在本文中，假定总是在时钟信号的正侧面（即当时钟信号向高处走时）上采样信号。首先，假定系统以系统时钟频率F工作。以采样率fs、利用距先前ADC的采样为1/F的延迟td来采样ADC阵列的每个连续ADC，每个ADC的有效采样频率因此是fs=F/M。因此，时间延迟模块210被配置成将每个连续采样事件延迟tD=1/（fs*M）=1/F。
参考图4，采样阶段（P1-P8）中的每个采样阶段被定义为M个连续采样事件（当ADC阵列的ADC中的所有ADC已经被采样一次时，阶段被完成）。同样从图4可以看到，与ADC阵列的每个ADC相比，参考ADC 206是欠采样的，意味着参考ADC的平均采样率fref低于fs。注意，例如在采样阶段P3未取得参考样本。
为了参考ADC 206适当采样与选择的ADC相同的输入信号的部分，对于每个选择的ADC，没有参考ADC 206的周期可以短于ADC阵列的ADC的周期，即1/fs。换句话说，参考ADC的周期不可短于ADC周期。因此，与ADC的采样率相比，参考ADC是欠采样的。对于只具有单个ADC的ADC阵列的特殊情形同样是适用的，这将会在下面结合图10来讨论。
图5是在具有多于一个ADC（即其中M≥2）的ADC阵列中使用的参考ADC的时钟控制块212的示意性说明。图5中示出的时钟控制块可以进一步将采样率fref减少到原来的1/R（R≥1）并且添加随机时间偏移以选择哪个分支将要被更新。通过偏移块502和偏移Z-D/M（其中D = 0......（M-1））来表示随机时间偏移，给出了添加到基本周期R/fs的偏移时间toffset=D/（fs*M），使得两个连续采样事件之间的周期是R/fs+D/（fs*M）。偏移块502中的项Z-D/M表示延迟的Z变换，其中Z-1表示单位延迟的Z变换。随机性发生器504还可以为D提供合适的随机、伪随机或预先确定的伪随机序列，并且伪随机序列可以例如是伪随机二进制序列（PRBS）。各种伪随机二进制序列在电信领域内是已知的，诸如PRBS7、PRBS15、PRBS23以及PRBS31。基于随机化序列的信号模式应当具有在大量选择之上（即不只是在一个周期之上）是基本一致的概率分布。
图5中示出的随机时钟控制块因此至少根据某些方面（其中M≥2）被用来生成参考ADC 206的采样事件。每个参考采样事件具有低于或等于R/fs的周期并且在范围D/（fs*M）（D=0......（M-1））中添加随机时间偏移以在M个ADC之间均匀地扩展选择。通过选择R>1可以使参考ADC 206的采样率更低，给出了具有确定为frefU=fref/R的平均欠采样的采样率frefU的更加欠采样的系统。随机偏移toffset因此变成toffset=R*D/（fs*M）。然而，偏移toffset仍然需要被对准到1/（fs/M）=1/F分辨率。选择R的更高值将会导致更加欠采样的系统。此外，参考ADC可以是时间片的，使得当它不被用于当前的ADC阵列时它可以被用于其它ADC阵列。在实际应用中，R可以例如被选择为1<R<10。同样地，更低的时钟频率给出更低的能耗。此外，期望的是，与ADC阵列204的ADC相比，参考ADC 206具有更高的时间精度，并且参考ADC 206还应当优选地具有更高的线性。如果参考ADC 206被允许以比ADC阵列204的ADC更低的速率进行采样的话，更容易实现具有这样的改进的性质的参考ADC 206。
再次参考图4，可以看到选择的ADC的序列确定是否为每个阶段取得参考样本。参考图4中的假定M=4的示例，所说明的D的序列是0、3、1、2、0、1。要选择的ADC的序列连同参考ADC的采样周期必须长于或等于ADC的采样周期的条件确定在哪些阶段采样选择的ADC。在P1中，D等于零，意味着从阶段的开始不存在偏移并且在P1的开始处与ADC1同时采样ADCref。接下来，在P2中，D=3，给出距P2的开始的3/（fs*4）=3/F的偏移时间，使得采样ADC4。在P3中，D=1，意味着ADC2被选择来将要被采样。然而，在P3中无法采样ADC2而同时维持ADCref的采样的周期长于或等于ADC的周期的条件。因此，在P3中未获得ADCref的样本并且相反在P4中采样ADC2。总之，如果第二ADC的D大于或等于第一ADC的D的话，可以在连续阶段中只采样连续ADC。如可以从图4看到的，选择序列的随机性质因此确保了fref<fs。
图6是补偿系统中的不同误差的失配纠正块304（诸如图3中示出的失配纠正块）的示意性说明。图6示出了其中首先定时误差被纠正的示例失配纠正块602，后面是DC纠正604、增益纠正606以及最后对于非线性的纠正608。每个纠正步骤是自适应的，将误差信号312作为输入信号以用于修改纠正算法。然而，其中应用纠正的顺序取决于误差是如何被引入硬件中的。此外，自适应的更新是基于块的，因为参考ADC 206是欠采样的，并且欠采样因数影响系统中的自适应块的收敛速度。因此，更大的欠采样因数R减小自适应块的收敛速度。只包括定时误差纠正602、DC纠正604、增益纠正606和对于非线性的纠正608的子集的失配纠正块当然也可能在根据本技术的ADC系统中使用。
图7是示意性概括使用利用了数据流的随机化选择的算法的、图1中说明的现有技术的交错的ADC阵列的输入信号和输出信号的计算机模拟的图示。输入信号示出了对应于DC偏移702a-b的以及对应于增益和时间偏移704a-c的峰值。正如上面结合图1讨论的，通过减损峰值的频谱扩展来生成输出信号中看到的增加的本底噪声706。与理想AD转换的信号相比，这个算法将SFDR改进~25 dB而且将SNR降级~20 dB。
图8是示意性概括根据利用了参考ADC的随机化采样的本技术的ADC系统200、300的输入信号和输出信号的计算机模拟的图示。正如可以看到的，图8的输入信号与图7的输入信号相同，包括相同的误差峰值702a-b和704a-c。当前的示例涉及双音调信号和四个交错的ADC。由输出信号可以看到，误差峰值已经被有效地移除，改进了SFDR而未降级SNR。
图9是概括根据本技术的方面的一般方法步骤的流程图。首先，通过时间交错的ADC系统200来接收902模拟信号。接下来，通过时间交错的ADC阵列204来AD转换904接收的信号。随机化的参考信号被形成906并且被用来使用采样的参考信号来调整数字信号908。
图10是根据本技术的实施例的包括具有单个ADC 920（即其中M=1）的ADC阵列的ADC系统920的特殊情形的示意性说明。已经认识到，上面与具有多于一个ADC（即其中M≥2）的ADC阵列有关地描述的技术在单个ADC系统的情形中也是可适用的。以与上面和包括多个ADC的ADC系统有关地讨论的类似方式，图10中说明的ADC系统包括被配置成接收模拟输入信号的输入端口922。输入端口922被连接到ADC 924并且被连接到由参考ADC时钟模块932控制的参考ADC 926。ADC 924的输出以及参考ADC 926的输出被连接到纠正模块928。参考ADC 926被配置成接收模拟输入信号并且以低于fs的平均采样率fref来将模拟输入信号转换成数字参考信号，其中参考ADC 926的每个采样时刻在时间上被随机化，意味着采样（以及纠正更新）之间的间隔是不相关的。参考ADC 932的每个采样时刻对应于ADC 924的采样时刻，意味着通过参考ADC 926的采样之间的间隔被对准到1/F分辨率。
尽管已经参考其中的特定例示的实施例描述了本技术，但是由附图、公开和所附的权利要求的研究，许多不同的改变、修改等等对于本领域技术人员来说将会变得显然。另外，在实施本技术中，技术人员可以理解并实现公开的实施例的变体。

Claims (23)

1.一种时间交错的模拟到数字转换器（ADC）系统（200），包括；
输入端口（202），被配置成接收模拟信号；
ADC阵列（204），包括并行布置的M个ADC，M≥2，每个ADC被配置成接收所述模拟信号的一部分并且以采样率fs将所述模拟信号的一部分转换成数字信号；
参考ADC（206），被配置成接收所述模拟信号并且以低于fs的平均采样率fref将所述模拟信号转换成数字参考信号，其中所述参考ADC的每个采样时刻对应于所述ADC的阵列中的ADC的采样时刻，并且其中随时间来随机化所述参考ADC的每个采样时刻；以及
纠正模块（208），被配置成基于来自对应的选择的ADC的所述数字信号和所述数字参考信号的样本来将所述ADC阵列的所述数字信号输出调整成纠正的数字输出信号。
2.根据权利要求1所述的系统，其中基于伪随机模式来随机化所述参考ADC的每个采样时刻。
3.根据权利要求2所述的系统，其中所述伪随机模式是预先确定的模式。
4.根据前面的权利要求中的任何一项所述的系统，其中所述纠正模块被配置成使用反馈误差而被更新，其中所述反馈误差被计算为所述数字 输出信号和所述数字 参考信号之间的差。
5.根据权利要求1-3中的任何一项所述的系统，其中所述采样率fs被定义为fs=F/M，F是系统时钟频率。
6.根据权利要求1-3中的任何一项所述的系统，进一步包括时间延迟模块（210），所述时间延迟模块被配置成将系统时钟频率减少到1/M，给出了fs=F/M并且被配置成将所述ADC阵列的连续采样事件延迟tD=1/（fs*M）。
7.根据权利要求1-3中的任何一项所述的系统，进一步包括参考ADC时钟控制模块（212），所述参考ADC时钟控制模块被配置成控制所述参考ADC的所述采样时刻，所述参考ADC时钟控制模块进一步被配置成选择所述ADC以基于添加到基本周期1/fs的偏移时间toffset=D/（fs*M）来进行采样，使得所述参考ADC的两个连续采样事件之间的所述周期是1/fs+D/（fs*M），其中D是随机整数，D = 0......（M-1）。
8.根据权利要求7所述的系统，其中由伪随机二进制序列来生成D。
9.根据权利要求1-3中的任何一项所述的系统，其中以因数R来欠采样所述参考ADC，R是正整数，R≥1，使得平均欠采样的采样率frefU被确定为frefU=fref/R，使得所述参考ADC的两个连续采样事件之间的周期通过R/fs+D/（fs*M）来给出，其中D是随机整数，D=0......（M-1）。
10.根据权利要求1-3中的任何一项所述的系统，其中所述纠正模块被配置成纠正DC误差、增益偏移误差、时间偏移误差和/或非线性误差。
11.根据权利要求1-3中的任何一项所述的系统，其中所述纠正模块包括M个纠正块（304 a-d），每个纠正块对应于所述ADC阵列的相应ADC。
12.一种时间交错的模拟到数字转换器（ADC）系统，包括；
输入端口（202），被配置成接收模拟信号；
ADC阵列（204），包括并行布置的M个ADC，M≥2，每个ADC被配置成接收所述模拟信号的一部分并且以采样率fs将所述模拟信号的一部分转换成数字信号；
采样时钟模块（210），具有采样频率fs=F/M，F是系统时钟 频率 ，其中将所述ADC的连续采样事件延迟tD=1/（fs*M）；
第一多路复用器（302），被连接到所述ADC中的每个ADC并且被配置成将来自所述ADC的输出信号串联成单个数据流；
参考ADC（206），被配置成接收所述模拟信号并且以低于fs的平均采样率fref将所述模拟信号转换成数字参考信号，其中所述参考ADC的每个采样时刻对应于所述ADC的阵列中的ADC的采样时刻，并且其中随时间来随机化所述参考ADC的每个采样时刻；以及
参考ADC时钟控制模块212，被配置成控制所述参考ADC的所述采样时刻；
纠正模块（208），被连接到所述第一多路复用器以接收所述数据流，所述纠正模块包括M个纠正块（304a-d），每个纠正块被配置成纠正通过对应的ADC被AD转换的所述数据流的一部分，其中来自所述参考ADC的输出信号被提供给误差纠正块，所述误差纠正块被配置成纠正来自由此选择所述参考ADC采样时刻的所述ADC的所述数据流的所述一部分；以及
第二多路复用器（306），被连接到所述纠正块中的每个纠正块的输出并且被配置成使来自所述误差纠正块中的每个误差纠正块的输出信号结合以提供ADC系统输出信号（308）。
13.一种用于系统中的模拟到数字（AD）转换的方法，所述系统包括时间交错的模拟到数字转换器（ADC），所述时间交错的模拟到数字转换器（ADC）具有包括并行布置的M个ADC的ADC阵列，M≥2，所述方法包括：
接收模拟信号；
使用采样率fs借助于所述ADC阵列来AD转换所述信号；
在参考ADC中，以低于fs的平均采样率fref将所述模拟信号转换成数字参考信号，其中所述参考ADC的每个采样时刻对应于所述ADC阵列中的ADC的采样时刻，并且其中随时间来随机化所述参考ADC的每个采样时刻；以及
基于来自对应的选择的ADC的数字信号和所述数字参考信号的样本来将所述ADC阵列的数字信号输出调整成纠正的数字输出信号。
14.根据权利要求13所述的方法，其中基于伪随机模式来随机化所述参考ADC的每个采样时刻。
15.根据权利要求14所述的方法，其中所述伪随机模式是预先确定的模式。
16.根据权利要求13至15中的任何一项所述的方法，进一步包括使用反馈误差来更新所述调整，其中所述反馈误差被计算为所述输出信号和所述参考信号之间的差。
17.根据权利要求13至15中的任何一项所述的方法，其中所述采样率fs被定义为fs=F/M，其中F是系统时钟频率。
18.根据权利要求13至15中的任何一项所述的方法，进一步包括将所述ADC阵列的连续采样事件延迟tD=1/（fs*M）。
19.根据权利要求13至15中的任何一项所述的方法，进一步包括选择所述ADC以基于添加到基本周期R/fs的偏移时间toffset=D/（fs*M）来进行采样，使得两个连续采样事件之间的所述周期是R/fs+D/（fs*M），其中D是随机整数，D = 0......（M-1）。
20.根据权利要求19所述的方法，进一步包括基于伪随机二进制序列来生成D。
21.根据权利要求13至15中的任何一项所述的方法，进一步包括纠正DC误差、增益偏移误差、时间偏移误差和/或非线性误差。
22.一种时间交错的模拟到数字转换器（ADC）模块（200），包括：
输入端口（202），用于接收模拟信号；
ADC阵列模块（204），用于以采样率fs来模拟到数字转换所述信号；
参考ADC模块（206），用于以低于fs的平均采样率fref将所述模拟信号转换成数字参考信号，其中所述参考ADC模块的每个采样时刻对应于所述ADC阵列中的ADC的采样时刻，并且其中随时间来随机化所述参考ADC模块的每个采样时刻；以及
纠正模块（208），用于基于来自对应的选择的ADC的数字信号和所述数字参考信号的样本来将所述ADC阵列的所述数字信号输出调整成纠正的数字输出信号。
23.一种模拟到数字转换器（ADC）系统（920），包括；
输入端口（922），被配置成接收模拟信号；
ADC阵列，包括单个ADC（924），M=1，被配置成接收所述模拟信号并且以采样率fs将所述模拟信号转换成数字信号；
参考ADC（926），被配置成接收所述模拟信号并且以低于fs的平均采样率fref将所述模拟信号转换成数字参考信号，其中所述参考ADC的每个采样时刻对应于所述单个ADC的采样时刻，并且其中随时间来随机化所述参考ADC的所述采样时刻；以及
纠正模块（928），被配置成基于所述数字参考信号的样本并且基于来自所述单个ADC的对应的样本来将所述单个ADC的所述数字信号输出调整成纠正的数字输出信号。
CN201580080501.8A 2015-05-29 2015-05-29 模拟到数字转换器系统 Active CN107636971B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2015/062036 WO2016192763A1 (en) 2015-05-29 2015-05-29 Analog-to-digital converter system

Publications (2)

Publication Number Publication Date
CN107636971A CN107636971A (zh) 2018-01-26
CN107636971B true CN107636971B (zh) 2022-03-01

Family

ID=53269496

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580080501.8A Active CN107636971B (zh) 2015-05-29 2015-05-29 模拟到数字转换器系统

Country Status (8)

Country Link
US (1) US10833693B2 (zh)
EP (1) EP3304744A1 (zh)
JP (1) JP6612898B2 (zh)
CN (1) CN107636971B (zh)
HK (1) HK1244113A1 (zh)
MX (1) MX2017013365A (zh)
WO (1) WO2016192763A1 (zh)
ZA (1) ZA201706984B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3418760B1 (en) * 2017-06-22 2020-08-26 IHP GmbH - Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Method and system for oversampling a waveform with variable oversampling factor
CN111512557B (zh) * 2017-12-22 2023-11-03 瑞典爱立信有限公司 时间交错模数转换器
EP3579419B1 (en) * 2018-06-08 2021-09-15 Nxp B.V. Apparatus for determining calibration values of an adc
US10735115B2 (en) * 2018-07-31 2020-08-04 Nxp B.V. Method and system to enhance accuracy and resolution of system integrated scope using calibration data
CN109379080A (zh) * 2018-09-21 2019-02-22 电子科技大学 用于时间交替采样的时间误差自适应消除方法
WO2020068123A1 (en) * 2018-09-28 2020-04-02 Intel Corporation Analog-to-digital conversion
CN110971233B (zh) * 2019-11-04 2023-06-06 西安电子科技大学 一种时域交织adc多相时钟产生电路
CN111049522B (zh) * 2019-12-20 2023-12-22 西安电子科技大学 基于伪随机码的随机化通道校准方法和系统
CN111130648B (zh) * 2019-12-31 2021-06-08 中国科学院微电子研究所 一种光通信信号接收方法、信号接收装置和电子设备
CN111224671A (zh) * 2020-01-15 2020-06-02 高跃 信号处理设备
US11038516B1 (en) * 2020-05-29 2021-06-15 Intel Corporation Apparatus and method for analog-to-digital conversion
US11558065B2 (en) * 2021-01-26 2023-01-17 Nxp B.V. Reconfigurable analog to digital converter (ADC)
US11658670B2 (en) * 2021-01-28 2023-05-23 Avago Technologies International Sales Pte. Limited System and method of digital to analog conversion adaptive error cancelling
CN115425972B (zh) * 2022-08-31 2023-06-02 集益威半导体(上海)有限公司 高速级联模数转换器电路的误差校准电路
CN117200790B (zh) * 2023-09-22 2024-04-12 扬州宇安电子科技股份有限公司 一种交织采样系统的杂散抑制方法、装置及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1401105A1 (en) * 2002-09-17 2004-03-24 Siemens Mobile Communications S.p.A. Voltage offset compensation method for time-interleaved multi-path analog-to-digital sigma-delta converters and respective circuit
CN102739252A (zh) * 2011-04-12 2012-10-17 美信集成产品公司 用于时间交织模数转换器的后台校准的系统和方法
CN104467842A (zh) * 2014-11-03 2015-03-25 合肥工业大学 一种带参考通道的tiadc的数字后台实时补偿方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04172274A (ja) * 1990-11-06 1992-06-19 Hitachi Ltd アナログ・ディジタル混在集積回路及びその試験方法並びに通信機器及びビデオ信号処理機器及び計測機器
SE516156C2 (sv) * 1999-06-23 2001-11-26 Ericsson Telefon Ab L M En parallell analog-till-digitalomvandlare och ett förfarande för att omvandla analoga värden till digitala i parallella, oberoende av varandra utförda processer
JP2001208804A (ja) 2000-01-25 2001-08-03 Hitachi Ltd 半導体集積回路装置
JP2001308804A (ja) * 2000-04-27 2001-11-02 Agilent Technologies Japan Ltd 冗長性をもったインターリーブ方法と、それを利用したａ／ｄ変換器と、ｄ／ａ変換器、トラック・ホールド回路
EP1729420B1 (en) * 2005-01-11 2008-05-14 Anritsu Corporation Analog-to-digital converter device of improved time interleaving type, and high-speed signal processing system using the device
US7138933B2 (en) * 2005-04-26 2006-11-21 Analog Devices, Inc. Time-interleaved signal converter systems with reduced timing skews
JP5189828B2 (ja) * 2007-11-20 2013-04-24 株式会社日立製作所 アナログデジタル変換器チップおよびそれを用いたｒｆ−ｉｃチップ
US7777660B2 (en) * 2008-09-09 2010-08-17 Mediatek Inc. Multi-channel sampling system and method
JP5288003B2 (ja) * 2009-12-11 2013-09-11 日本電気株式会社 Ａ／ｄ変換装置とその補正制御方法
CN102332920A (zh) * 2011-07-18 2012-01-25 复旦大学 一种高sfdr多通道时间交错逐次逼近型模数转换器
CN102497210B (zh) * 2011-11-30 2013-12-11 电子科技大学 一种多adc数据采集系统的数据同步识别装置
CN102571034B (zh) * 2011-12-30 2015-04-22 北京邮电大学 基于随机循环矩阵的模拟压缩感知采样方法及系统
JP5836493B2 (ja) * 2012-09-07 2015-12-24 株式会社日立製作所 インターリーブａ／ｄ変換器
US8890739B2 (en) * 2012-12-05 2014-11-18 Crest Semiconductors, Inc. Time interleaving analog-to-digital converter
US9143149B1 (en) * 2014-04-01 2015-09-22 Entropic Communications, LLC. Method and apparatus for calibration of a time interleaved ADC
US9287889B2 (en) * 2014-04-17 2016-03-15 The Board Of Regents, The University Of Texas System System and method for dynamic path-mismatch equalization in time-interleaved ADC
US9294112B1 (en) * 2014-11-13 2016-03-22 Analog Devices, Inc. Methods and systems for reducing order-dependent mismatch errors in time-interleaved analog-to-digital converters
US9401726B2 (en) * 2014-11-26 2016-07-26 Silicon Laboratories Inc. Background calibration of time-interleaved analog-to-digital converters
US9503116B2 (en) * 2014-12-17 2016-11-22 Analog Devices, Inc. Efficient calibration of errors in multi-stage analog-to-digital converter
US10057048B2 (en) * 2016-07-19 2018-08-21 Analog Devices, Inc. Data handoff between randomized clock domain to fixed clock domain

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1401105A1 (en) * 2002-09-17 2004-03-24 Siemens Mobile Communications S.p.A. Voltage offset compensation method for time-interleaved multi-path analog-to-digital sigma-delta converters and respective circuit
CN102739252A (zh) * 2011-04-12 2012-10-17 美信集成产品公司 用于时间交织模数转换器的后台校准的系统和方法
CN104467842A (zh) * 2014-11-03 2015-03-25 合肥工业大学 一种带参考通道的tiadc的数字后台实时补偿方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A Method to Improve SFDR with Random Interleaved Sampling Method;Mamoru Tamba等;《ITC INTERNATIONAL TEST CONFERENCE》;20011231;全文 *
An Analog Background Calibration Technique for Time-Interleaved Analog-to-Digital Converters;Kenneth C. Dyer等;《IEEE JOURNAL OF SOLID-STATE CIRCUITS》;19981231;第33卷(第12期);全文 *
多通道时间交织模数转换器的校正与集成电路实现方法研究;叶凡;《万方学位论文库》;20121231;全文 *

Also Published As

Publication number Publication date
CN107636971A (zh) 2018-01-26
ZA201706984B (en) 2019-02-27
US10833693B2 (en) 2020-11-10
JP6612898B2 (ja) 2019-11-27
MX2017013365A (es) 2017-12-07
WO2016192763A1 (en) 2016-12-08
JP2018520582A (ja) 2018-07-26
US20180138919A1 (en) 2018-05-17
HK1244113A1 (zh) 2018-07-27
EP3304744A1 (en) 2018-04-11

Similar Documents

Publication Publication Date Title
CN107636971B (zh) 模拟到数字转换器系统
US9281834B1 (en) N-path interleaving analog-to-digital converter (ADC) with offset gain and timing mismatch calibration
US8193956B2 (en) Meter and freeze of calibration of time-interleaved analog to digital converter
US7138933B2 (en) Time-interleaved signal converter systems with reduced timing skews
US8269657B2 (en) Background calibration of offsets in interleaved analog to digital converters
WO2017165277A1 (en) Dc offset calibration of adc with alternate comparators
KR101933569B1 (ko) 파이프라인형 아날로그 디지털 변환기에서 지연 시간 감소를 위해 수정된 동적 요소 정합
CN104067521A (zh) 用于减低流水线式模数转换器中的级间增益误差和非线性的基于关联的背景校准
US6839009B1 (en) Analog-to-digital converter methods and structures for interleavably processing data signals and calibration signals
US20020039076A1 (en) Method and apparatus for obtaining linearity in a pipelined analog-to-digital converter
JP2004328436A (ja) Ａ／ｄ変換装置
CN109815520B (zh) 一种基于FPGA的应用于多比特sigma-delta DAC DWA改进算法
WO2011118370A1 (ja) 時間インターリーブ方式ａ／ｄ変換装置
Iroaga et al. A background correction technique for timing errors in time-interleaved analog-to-digital converters
JP4621403B2 (ja) Ａ／ｄ変換器バックグラウンド・キャリブレーション
WO2009098641A1 (en) Signal converter
EP1441444A1 (en) Method of correction of the error introduced by a multibit DAC incorporated in aN ADC
Ye et al. A 14-bit 200-MS/s time-interleaved ADC calibrated with LMS-FIR and interpolation filter
EP3675364B1 (en) Mismatch compensation in an analog-to-digital converter using reference path reconfiguration
Beydoun et al. A novel digital calibration technique for gain and offset mismatch in parallel TIΣΔ ADCs
Khan et al. Hardware feasible offset and gain error correction for time-interleaved ADC
Huiqing et al. Adaptive digital calibration of timing mismatch for TIADCs using correlation
Liu et al. A calibration method for frequency response mismatches in M-channel time-interleaved analog-to-digital converters
KR102639920B1 (ko) 샘플 시간 불일치 보정 처리 장치, 이 장치를 적용한 시간 인터리브드 아날로그 디지털 변환기 및 아날로그 디지털 변환 방법
Wang et al. Blind calibration of nonlinearity mismatch errors in two-channel time-interleaved ADCs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1244113

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant