JP2018520582A - アナログ−デジタル変換器システム - Google Patents

Abstract

時間インターリーブアナログ−デジタル変換器（ＡＤＣ）システムであって、アナログ信号を受信するように設定される入力ポートと、並列に配置構成される、Ｍ≧２であるＭ個のＡＤＣを備えるＡＤＣアレイとを備える、時間インターリーブＡＤＣシステムが提供される。各々のＡＤＣは、アナログ信号の一部分を受信して、サンプルレートｆｓでデジタル信号に変換するように設定される。ＡＤＣシステムは、アナログ信号を受信して、ｆｓより低いアベレージサンプリングレートｆｒｅｆでデジタル参照信号に変換するように設定される参照ＡＤＣをさらに備える。参照ＡＤＣの各々のサンプリング時点は、ＡＤＣのアレイ内のＡＤＣのサンプリング時点に対応し、各々の参照ＡＤＣサンプリング時点に対して選択すべきＡＤＣは、時間と共にランダム化される。ＡＤＣシステムはさらには、ＡＤＣアレイのデジタル信号出力を補正されたデジタル出力信号に調整することを、デジタル参照信号のサンプル、および、対応する選択されたＡＤＣからのデジタル信号に基づいて行うように設定される補正モジュールを備える。時間インターリーブアナログ−デジタル変換のための方法が、さらには提供される。【選択図】図２

Description

本開示は、アナログ−デジタル変換器（ＡＤＣ）システムに関係する。本開示はさらには、インターリーブＡＤＣアレイでの誤差補正のシステムおよび方法に関係する。

多くのデジタルシステムでのボトルネックは、大きな帯域幅を取り扱う能力、および特に、大きな帯域幅を有するアナログ信号をアナログ−デジタル（ＡＤ）変換する能力である。システムの帯域幅を増大するための、１つの知られている方策は、アナログ信号をＭ個の並列ストリームにチョッピングし、並列に配置構成されたＭ個のＡＤ変換器を使用してＭ倍低いレートでＡＤ変換を行うことである。ＡＤ変換の後、ストリームは、真のサンプルレートを復元するために、時間的に連結され得る。そのような並列手法は、さらには、時間インターリーブＡＤ変換と呼称される。時間インターリーブシステムの欠点は、各々のストリームが、ＡＤ変換器内での成分拡散に起因して、および、共通入力ポートからそれぞれのＡＤＣへの物理的パスの違いに起因して、異なる特性を有し得るということである。時間、ゲイン、ＤＣオフセット、および非線形性での障害は、各々のストリーム上で独立して加算的に大きくなり、信号が連結されるときに歪みを引き起こし得る。

高帯域幅デジタル通信システムは、一般的には、高いスプリアスフリーダイナミックレンジ（ＳＦＤＲ）、および、低いノイズフロアを要する。時間インターリーブシステムにもたらされる歪みは、例えば、ＳＦＤＲの低減に結び付き得る。

一部の既存の方法は、異なるストリームを製造中に較正することにより、時間インターリーブシステムでの歪みの問題に取り組む。しかしながらこれは、現在システム内にある誤差の静的な補正を提供するのみであり、歪みが変化し得ること、または、新しい誤差がシステムの動作中に生起し得るということは考慮に入れない。

別の手法は、適応的な較正方法を使用することであり、その場合、１つまたは複数の（Ｎ個の）ストリーム、およびＡＤ変換器が追加され、Ｍ＋Ｎ個の利用可能なＡＤ変換器の中のアクティブＡＤ変換器が、ランダム化パターンを使用して選択される。例えば、Ｔａｍｂａら「Ａ ｍｅｔｈｏｄ ｔｏ ｉｍｐｒｏｖｅ ＳＦＤＲ ｗｉｔｈ ｒａｎｄｏｍ ｉｎｔｅｒｌｅａｖｅｄ ｓａｍｐｌｉｎｇ ｍｅｔｈｏｄ」、ＩＴＣ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｓｔ Ｃｏｎｆｅｒｅｎｃｅ、２００１、５１２〜５２０ページを確認されたい。ランダムインターリーブサンプリング方法の使用は、ＳＦＤＲを改善する。しかしながら、ストリームのランダム化選択に伴う問題は、その選択が、歪みを、システム内により高いノイズフロアをもたらすランダムノイズに変換するということである。そのことは、拡散スペクトルシステムと等価であり、すなわち、信号は、ランダム信号によって、信号処理ブロックの前および後で変調される。例えばスプリアスが、周波数平面内に広がってスミアリングされる。

同じ影響が、Ｊｉｎら、「Ｔｉｍｅ−Ｉｎｔｅｒｌｅａｖｅｄ Ａ／Ｄ Ｃｏｎｖｅｒｔｅｒ ｗｉｔｈ Ｃｈａｎｎｅｌ Ｒａｎｄｏｍｉｚａｔｉｏｎ」ＩＳＣＡＳ’９７、６月９〜１２日、１９９７、４２５〜４２８ページにより例解され、この場合、時間インターリーブＡＤ変換器でのチャネルランダム化は、ＳＦＤＲの改善に結び付くが、ノイズフロアの増加にも結び付く。

上記に鑑みて、ノイズフロアを増大することなくＳＦＤＲが増大され得る、ＡＤＣシステム、および特に、時間インターリーブＡＤ変換システムを提供することが望ましい。

ＡＤＣシステムの、および、特に、時間インターリーブＡＤＣシステムの、上記で述べられた、および他の所望される特質に鑑みて、改善された誤差補正能力を有する、改善されたＡＤＣシステムを提供すること、およびさらには、ＡＤＣシステムでの誤差補正のための方法を提供することが、本技法の目的である。

第１の態様によれば、時間インターリーブアナログ−デジタル変換器（ＡＤＣ）システムであって、アナログ信号を受信するように設定される入力ポートと、並列に配置構成される、Ｍ≧２であるＭ個のＡＤＣを備えるＡＤＣアレイとを備える、時間インターリーブＡＤＣシステムが提供される。各々のＡＤＣは、アナログ信号の一部分を受信して、サンプルレートｆ_ｓでデジタル信号に変換するように設定される。ＡＤＣシステムは、アナログ信号を受信して、ｆ_ｓより低いアベレージサンプリングレートｆ_ｒｅｆでデジタル参照信号に変換するように設定される参照ＡＤＣをさらに備える。参照ＡＤＣの各々のサンプリング時点は、ＡＤＣのアレイ内のＡＤＣのサンプリング時点に対応し、各々の参照ＡＤＣサンプリング時点に対して選択すべきＡＤＣは、時間と共にランダム化される。ＡＤＣシステムはさらには、ＡＤＣアレイのデジタル信号出力を、補正されたデジタル出力信号に調整することを、デジタル参照信号のサンプル、および対応する選択されたＡＤＣからのデジタル信号に基づいて行うように設定される補正モジュールを備える。

本明細書で開示される技法は、時間と共にランダム化される補正イベントによって、平均残余誤差を除去すること、および信号対ノイズ比（ＳＮＲ）の低下を最小限にして、例えば、スプリアスフリーダイナミックレンジ（ＳＦＤＲ）を改善することが可能であるという認識に基づく。

一部の態様によれば、各々の参照ＡＤＣサンプリング時点に対して選択すべきＡＤＣは、擬似ランダムパターンに基づく。

一部のさらなる態様によれば、擬似ランダムパターンは、あらかじめ決定されたパターンである。

一部の態様によれば、補正モジュールは、出力信号と参照信号との間の差として計算されるフィードバック誤差を使用して更新されるように設定される。

一部の態様によれば、サンプリングレートｆ_ｓは、ｆ_ｓ＝Ｆ／Ｍとして定義され、Ｆは、システムクロック周波数である。

一部のさらなる態様によれば、システムは、システムクロックレートをＭ倍低減してｆ_ｓ＝Ｆ／Ｍを得て、ＡＤＣアレイに対する連続的なサンプリングイベントをｔ_Ｄ＝１／（ｆ_ｓ＊Ｍ）だけ遅延させるように設定される時間遅延モジュールをさらに備える。

一部の態様によれば、システムは、参照ＡＤＣのサンプリング時点を制御するように設定される参照ＡＤＣクロック制御モジュールをさらに備える。参照ＡＤＣクロック制御モジュールは、参照ＡＤＣに対する２つの連続的なサンプルイベントの間の期間が、１／ｆ_ｓ＋Ｄ／（ｆ_ｓ＊Ｍ）であるように、サンプリングすべきＡＤＣを、基本期間１／ｆ_ｓに加算されるオフセット時間ｔ_{ｏｆｆｓｅｔ}＝Ｄ／（ｆ_ｓ＊Ｍ）に基づいて選択するようにさらに設定される。サンプリング位相は、ＡＤＣの、Ｍ個の連続的なサンプリングイベントとして定義される。Ｄは、ランダム整数Ｄ＝０…（Ｍ−１）である。

一部の態様によれば、Ｄは、擬似ランダムバイナリシーケンスから生成される。

一部の態様によれば、参照ＡＤＣは、因子Ｒによりアンダーサンプリングされ、Ｒは、正の整数Ｒ≧１であり、したがって、アベレージのアンダーサンプリングされるサンプリングレートｆ_ｒｅｆＵは、ｆ_ｒｅｆＵ＝ｆ_ｒｅｆ／Ｒとして決定され、したがって、参照ＡＤＣに対する２つの連続的なサンプルイベントの間の期間は、Ｒ／ｆ_ｓ＋Ｄ／（ｆ_ｓ＊Ｍ）により得られ、式中、Ｄは、ランダム整数Ｄ＝０…（Ｍ−１）である。

一部の態様によれば、補正モジュールは、ＤＣ誤差、ゲインオフセット誤差、時間オフセット誤差、および／または非線形性誤差を補正するように設定される。

一部の態様によれば、補正モジュールは、Ｍ個の補正ブロック（３０４ａ〜ｄ）を備え、各々の補正ブロックは、ＡＤＣアレイの、それぞれのＡＤＣに対応する。

一部のさらなる態様によれば、時間インターリーブアナログ−デジタル変換器（ＡＤＣ）システムは、アナログ信号を受信するように設定される入力ポート、並列に配置構成される、Ｍ≧２であるＭ個のＡＤＣを備えるＡＤＣアレイを備える。各々のＡＤＣは、アナログ信号の一部分を受信して、サンプルレートｆ_ｓでデジタル信号に変換するように設定される。ＡＤＣシステムは、サンプリング周波数ｆ_ｓ＝Ｆ／Ｍを有するサンプルクロックモジュールであって、Ｆは、システムクロックであり、ＡＤＣに対する連続的なサンプリングイベントが、ｔ_Ｄ＝１／（ｆ_ｓ＊Ｍ）だけ遅延させられる、サンプルクロックモジュールをさらに備える。ＡＤＣシステムは、ＡＤＣの各々に接続され、前記ＡＤＣからの出力信号を単一のデータストリームに連結するように設定される第１の多重化器、アナログ信号を受信して、ｆ_ｓより低いアベレージサンプリングレートｆ_ｒｅｆでデジタル参照信号に変換するように設定される参照ＡＤＣであって、参照ＡＤＣの、各々のサンプリング時点は、ＡＤＣのアレイ内のＡＤＣのサンプリング時点に対応し、各々の参照ＡＤＣサンプリング時点に対して選択すべきＡＤＣは、時間と共にランダム化される、参照ＡＤＣをさらに備える。その上、ＡＤＣシステムは、参照ＡＤＣのサンプリング時点を制御するように設定される参照ＡＤＣクロック制御モジュールと、前記データストリームを受信するために第１の多重化器に接続される補正モジュールとを備える。補正モジュールは、Ｍ個の補正ブロックを備え、各々の補正ブロックは、対応するＡＤＣによりＡＤ変換されるデータストリームの一部分を補正するように設定され、参照ＡＤＣからの出力信号は、参照ＡＤＣサンプリング時点が選択されるもとの、ＡＤＣからのデータストリームの一部分を補正するように設定される誤差補正ブロックに提供される。ＡＤＣシステムはさらには、補正ブロックの各々の、出力に接続され、誤差補正ブロックの各々からの出力信号を組み合わせて、ＡＤＣシステム出力信号を提供するように設定される第２の多重化器を備える。

上記で説述された目的は、さらには、並列に配置構成される、Ｍ≧２であるＭ個のＡＤＣを備えるＡＤＣアレイを有する、時間インターリーブアナログ−デジタル変換器（ＡＤＣ）を備えるシステムにおけるアナログ−デジタル（ＡＤ）変換のための方法により得られる。方法は、アナログ信号を受信すること、信号をＡＤＣアレイによってサンプリングレートｆ_ｓを使用してＡＤ変換することを含む。参照ＡＤＣで、アナログ信号は、ｆ_ｓより低いアベレージサンプリングレートｆ_ｒｅｆでデジタル参照信号に変換され、参照ＡＤＣの各々のサンプリング時点は、ＡＤＣのアレイ内のＡＤＣのサンプリング時点に対応し、各々の参照ＡＤＣサンプリング時点に対して選択すべきＡＤＣは、時間と共にランダム化される。なおその上に、本方法は、ＡＤＣのアレイのデジタル信号出力を補正されたデジタル出力信号に調整することを、デジタル参照信号のサンプル、および、対応する選択されるＡＤＣからのデジタル信号に基づいて行うことを含む。

一部の態様によれば、各々の参照ＡＤＣサンプリング時点に対して選択すべきＡＤＣは、擬似ランダムパターンに基づく。

一部の態様によれば、擬似ランダムパターンは、あらかじめ決定されたパターンである。

一部のさらなる態様によれば、本方法は、補正モジュールを、出力信号と参照信号との間の差として計算されるフィードバック誤差を使用して更新することをさらに含む。

一部の態様によれば、サンプリングレートｆ_ｓは、ｆ_ｓ＝Ｆ／Ｍとして定義され、Ｆは、システムクロック周波数である。

一部の態様によれば、本方法は、ＡＤＣアレイに対する連続的なサンプリングイベントをｔ_Ｄ＝１／（ｆｓ＊Ｍ）だけ遅延させることをさらに含む。

一部の態様によれば、本方法は、２つの連続的なサンプルイベントの間の期間が、１／ｆ_ｓ＋Ｄ／（ｆ_ｓ＊Ｍ）であるように、サンプリングすべきＡＤＣを、基本期間１／ｆ_ｓに加算されるオフセット時間ｔ_{ｏｆｆｓｅｔ}＝Ｄ／（ｆ_ｓ＊Ｍ）に基づいて選択することをさらに含み、式中、Ｄは、ランダム整数Ｄ＝０…（Ｍ−１）である。

一部の態様によれば、本方法は、Ｄを、擬似ランダムバイナリシーケンスに基づいて生成することをさらに含む。

一部の態様によれば、本方法は、ＤＣ誤差、ゲインオフセット誤差、時間オフセット誤差、および／または非線形性誤差を補正することをさらに含む。

上記で説述された目的は、時間インターリーブアナログ−デジタル変換器（ＡＤＣ）モジュールであって、アナログ信号を受信するための入力ポート、サンプリングレートｆ_ｓでの信号のアナログ−デジタル変換のためのＡＤＣアレイモジュール、アナログ信号を、デジタル参照信号に、ｆｓより低いアベレージサンプリングレートｆ_ｒｅｆで変換するための参照ＡＤＣモジュールを備える、時間インターリーブＡＤＣモジュールによりさらに得られる。参照ＡＤＣの、各々のサンプリング時点は、ＡＤＣのアレイ内のＡＤＣのサンプリング時点に対応し、各々の参照ＡＤＣサンプリング時点に対して選択すべきＡＤＣは、時間と共にランダム化される。ＡＤＣモジュールは、ＡＤＣのアレイのデジタル信号出力を、補正されたデジタル出力信号に調整することを、デジタル参照信号のサンプル、および、対応する選択されるＡＤＣからのデジタル信号に基づいて行うための補正モジュールをさらに備える。

加えて、本明細書で開示されるのは、アナログ−デジタル変換器（ＡＤＣ）システムであって、アナログ信号を受信するように設定される入力ポートと、Ｍ＝１であり、アナログ信号を受信して、サンプルレートｆ_ｓでデジタル信号に変換するように設定される、単一のＡＤＣを備えるＡＤＣアレイとを備える、ＡＤＣシステムである。ＡＤＣシステムは、アナログ信号を受信して、ｆ_ｓより低いアベレージサンプリングレートｆ_ｒｅｆでデジタル参照信号に変換するように設定される参照ＡＤＣであって、参照ＡＤＣの、各々のサンプリング時点は、単一のＡＤＣのサンプリング時点に対応し、参照ＡＤＣのサンプリング時点は、時間と共にランダム化される、参照ＡＤＣと、単一のＡＤＣのデジタル信号出力を、補正されたデジタル出力信号に調整することを、デジタル参照信号のサンプルに、および、単一のＡＤＣからの対応するサンプルに基づいて行うように設定される補正モジュールとをさらに備える。

単一のＡＤＣを備えるＡＤＣシステムに関係する、本明細書で開示される技法は、時間と共にランダム化される補正イベントによって、平均残余誤差を除去することを、および、例えば、スプリアスフリーダイナミックレンジ（ＳＦＤＲ）を改善することを、信号対ノイズ比（ＳＮＲ）を低下させることなく行うことが可能であるという認識に基づく。

一般的には、特許請求の範囲で使用されるすべての用語は、本明細書で別段に明示的に定義されない限り、当技術分野での、それらの用語の通常の意味によって解釈されることになる。「ある（ａ／ａｎ）／その（ｔｈｅ）エレメント、装置、構成要素、手段、ステップ、その他」へのすべての言及は、別段に明示的に説述されない限り、エレメント、装置、構成要素、手段、ステップ、その他の、少なくとも１つの実例を指すと、オープンに解釈されることになる。本明細書で開示される任意の方法のステップは、明示的に説述されない限り、開示される厳密な順序で実行される必要はない。本技法のさらなる特徴、および、本技法に伴う利点は、添付される特許請求の範囲、および、後に続く説明を考究すれば明らかとなるであろう。当業者は、以下に説明される実施形態以外の実施形態を創出するために、本技法の異なる特徴が、本技法の範囲から逸脱することなく組み合わされ得るということを認識する。

本技法は今から、例ということで、付随する図面を参照して説明される。

（従来技術）従来技術の時間インターリーブＡＤＣシステムの概略的な例解の図である。 本技法の実施形態による時間インターリーブＡＤＣシステムの概略的な例解の図である。 本技法の実施形態による時間インターリーブＡＤＣシステムの概略的な例解の図である。 本技法の実施形態のサンプリング原理を概略的に例解するクロックタイミング線図である。 本技法の実施形態に備えられるクロック制御ブロックの概略的な例解の図である。 本技法の実施形態に備えられる誤差補正ブロックの概略的な例解の図である。 （従来技術）従来技術の時間インターリーブＡＤＣシステムに対する入力および出力信号を概略的に例解するグラフである。 本技法の実施形態による時間インターリーブＡＤＣシステムに対する入力および出力信号を概略的に例解するグラフである。 本技法の実施形態による方法の全体的な特徴を概説するフローチャートである。 本技法の実施形態による単一のＡＤＣを有するＡＤＣアレイの特殊な事例の概略的な例解の図である。

本技法は今から、より十分に、本明細書で以降、本技法の所定の実施形態が示される、付随する図面を参照して説明されることになる。本技法は、しかしながら、多くの異なる形式で実施され得るものであり、本明細書で論述される実施形態に制限されると解されるべきではなく、むしろ、これらの実施形態は、この開示が、綿密な、および徹底的なものとなり、技法の範囲を、当業者に十分に伝えることになるように、例として提供される。説明の全体を通して同様の番号は同様の要素を指す。

後に続く詳細な説明では、アナログ−デジタル変換器システム（ＡＤＣシステム）の様々な実施形態は、主に、ＡＤＣアレイを形成するために並列に配置構成される４つのＡＤＣを備える時間インターリーブＡＤＣシステムを参照して説明される。本技法の原理は、任意の数のＡＤＣを備えるＡＤＣシステムに適用可能であるということが理解されるべきである。特に、図１０とのつながりで、下記で論考されるように、本技法の変形が、さらには、単一のＡＤＣのみを備えるＡＤＣアレイの特殊な事例で適用可能である。

図１は、並列に配置構成されるＭ＋Ｎ個のＡＤＣからなるＡＤＣアレイ１０２を備える、従来技術の時間インターリーブＡＤＣシステム１００を概略的に例解する。入力信号１０４が、ＡＤＣアレイ１０２のＡＤＣの各々に接続される。ランダム選択ブロック１０６は、多重化器１０８に接続されることが、出力信号をＭ＋Ｎ個のＡＤＣの１つからランダムに選択して、結果的に生じる出力信号１１０を形成するために行われ、選択されるＡＤＣは、アクティブＡＤＣと指示される。ランダム選択ブロックは、システムクロック１１２により制御され、ＡＤＣアレイのサンプリングレートは、Ｍで除算されるシステムクロックであり、そのことは、ＡＤＣアレイ内の各々の個々のＡＤＣに対するサンプリングレートｆ_ｓは、Ｍで除算されるシステムクロック周波数Ｆと等しい、すなわち、ｆ_ｓ＝Ｆ／Ｍであるということを意味する。

説明された従来技術のＡＤＣシステム１００は、各々のストリームが、構成要素ばらつきに起因して、異なる特性を有し得るものであり、そのことが、結果的に生じる出力信号１１０に歪みを持ち込むという問題に対処することを、１つまたは複数の（Ｎ≧１個の）ストリームを追加し、並列に配置構成されるＭ＋Ｎ個のＡＤＣの中のアクティブＡＤＣを、ランダム化されるパターンを使用して選択することにより行う。しかしながら、ストリームのこのランダム化される選択に伴う問題は、その選択が、上記で述べられた歪みを、システムでのより高いノイズフロアをもたらすランダムノイズに変換するということである。この影響は、図７とのつながりで、下記でさらに論考されることになる。図１で示される従来技術のＡＤＣシステム１００の根底にある原理は、符号分割多重アクセス（ＣＤＭＡ）通信システムなどの拡散スペクトルシステムの原理と同様であり、すなわち、信号は、ランダム信号により、信号処理ブロックの前および後で変調され、または拡散させられ、そのことが、例えば、ＡＤＣシステムのスプリアス放射が、周波数平面内に広がってスミアリングされるということを結果的に生じさせる。この影響は、図７とのつながりで、下記でさらに論考されることになる。

周波数を論考するとき、製造物ばらつきおよび許容差レベルが、実装形態での周波数と、本明細書で定義されるような周波数との間のわずかな不一致のもとになり得るということが察知される。かくして、周波数ｆは、ｆ＝Ｆ／Ｍとして定義されるが、必ずしも実装形態ではＦ／Ｍと厳密に等しくはない。

図２は、本技法の実施形態によるＡＤＣシステム２００を概略的に例解する。ＡＤＣシステム２００は、アナログ入力信号を受信するように設定される入力ポート２０２を備える。入力ポート２０２は、ＡＤＣアレイ２０４内の各々のＡＤＣに接続される。ここでは４つのＡＤＣ（ＡＤＣ_１〜ＡＤＣ_４）が例解され、すなわち、Ｍ＝４である。ＡＤＣアレイ内のＡＤＣのサンプリングは、時間遅延モジュール２１０により制御され、その時間遅延モジュール２１０は、システムクロックレートＦをＭ倍低減してｆｓ＝Ｆ／Ｍを得て、図４との関係でさらに詳細に論考されることになるように、ＡＤＣに対する連続的なサンプリングイベントを遅延させるように設定される。Ｍ倍ダウンサンプリングされたシステムクロックは、さらには、参照ＡＤＣ２０６に結合され、その参照ＡＤＣ２０６は、参照ＡＤＣクロックモジュール２１２により制御される。ＡＤＣアレイ２０４の各々のＡＤＣの出力、ならびに参照ＡＤＣ２０６の出力は、補正モジュール２０８に接続される。

参照ＡＤＣ２０６は、アナログ入力信号を受信して、ｆ_ｓより低いアベレージサンプリングレートｆ_ｒｅｆでデジタル参照信号に変換するように設定され、参照ＡＤＣ２０６の、各々のサンプリング時点は、ＡＤＣアレイ２０４内のＡＤＣのサンプリング時点に対応する。特に、本技法の一般原理は、参照ＡＤＣ２０６のサンプル時間のランダム化される選択にある。図２の実施形態では、ｆ_ｒｅｆがｆ_ｓと等しくあるべきであるならば、同じＡＤＣが、各々のサンプリングイベントに対してサンプリングされることになり、図４との関係でさらに詳細に詳述されることになるような、サンプリングすべきＡＤＣの選択に対するランダム化は存しないことになる。その上、ｆ_ｒｅｆは、大きな数のサンプリングイベントにわたって決定される、参照ＡＤＣに対するアベレージサンプリング周波数であるということが留意されるべきである。補正モジュール２０８は、ＡＤＣアレイ２０４のＡＤＣの各々のデジタル信号出力を、各ＡＤＣの対応する補正されたデジタル出力信号に調整することを、デジタル参照信号のサンプル、および、対応する選択されたＡＤＣからのデジタル信号に基づいて行うように設定される。

図３は、本技法の実施形態によるＡＤＣシステム３００を概略的に例解する。図２を参照して説明された特徴に加えて、図３がさらに例解するのは、ＡＤＣアレイ２０４からのデジタル出力信号、すなわちデータストリームが、第１の多重化器（ＭＵＸ）３０２に接続され、今度はその第１の多重化器３０２が、補正モジュール２０８内のＭ個のミスマッチ補正ブロック３０４ａ〜ｄの対応する１つに接続されるということである。第１の多重化器３０２は、ＡＤＣからの出力信号を、対応するミスマッチ補正ブロックに、順序１、２…Ｍで結合する。今度はミスマッチ補正ブロック３０４ａ〜ｄからの出力が、第２の多重化器３０６に接続され、その第２の多重化器３０６は、補正されたデータストリームを、前と同じ順序（１、２…Ｍ）で、単一の出力信号３０８に連結するためのものである。第１および第２の多重化器はさらには、第１および第２のシリアライザと呼称され得る。

その上、図３は、参照サンプルが、デジタル参照信号に対しての出力信号の誤差を計算するために使用されるということを例解する。特に、参照ＡＤＣ２０６からの出力は、減算器３１０に接続され、その減算器３１０は、誤差信号３１２と呼称され得る出力信号を、参照ＡＤＣ２０６からの出力信号と、第２の多重化器３０６からの出力信号３０８との間の差として形成し、その場合、結果的に生じる誤差信号３１２は、誤差逆多重化器３１４に接続される。誤差逆多重化器３１４は、減算器３１０からの誤差信号３１２を、参照ＡＤＣ２０６がサンプリングされたＡＤＣに対応するミスマッチ補正ブロックに結合する。例として、参照ＡＤＣ２０６が、ＡＤＣ_２と同じサンプリング時点でサンプリングされたならば、誤差逆多重化器３１４は、誤差信号３１２をミスマッチ補正ブロック３０４ｂに結合する。誤差信号３１２は、対応するミスマッチ補正ブロックの補正アルゴリズムを更新するために使用される。それゆえに、説明された誤差補正ブロック２０８は、適応的なミスマッチ補正ブロック３０４ａ〜ｄを備える。

図３で使用される誤差信号のタイプは、例の働きをするのみであるということが察知される。誤差信号の、多くの異なるタイプが、同じ、または同様の技術的効果を伴って使用され得る。実例として、減算器３１０の極性を逆にすること、または、差の対数、もしくは差の絶対値、もしくは二乗差をとることが、実現されるミスマッチ補正のタイプに依存して適用可能であり得る。

提案される技法は、ＡＤＣアレイ２０４からのＭ個の異なる時間インターリーブデータストリームを、ＡＤ変換の後の逐次選択スキームで保つ。第１の多重化器３０２での選択されるデータストリームの順序は、１、２、…Ｍ、１、２、…Ｍ、その他である。アンダーサンプリングされる、時間ランダム化されるクロックが、対応するデジタルストリームの補正で使用される参照値をサンプリングするための、参照ＡＤＣ２０６サンプルイベントをトリガするために使用される。時間ランダム化シーケンスは、好ましくは、可能な限り白色のスペクトル特性を有し、すなわち、信号に対する自己相関は、好ましくは、０とは異なるずれに対して、可能な限り低い。擬似ランダム信号パターンが使用されることがあり、パターンの選択される周期性は、信号パターンの総シーケンス長に依存的であることになる。

参照ＡＤＣ２０６からの参照サンプルが、出力信号からのフィードバック誤差を計算するために使用される。フィードバック誤差は、参照がサンプルイベントで有したのと同じ位相状態を伴う分岐で評価される。誤差は、システム内の１つまたは複数のミスマッチ補正ブロックを更新するために使用される。ミスマッチ補正ブロックは、システムサンプルクロック周波数Ｆ、すなわち、サンプルクロックｆ_ｓのＭ倍で動作する。ランダム化される補正イベントによって、平均残余誤差を有意に低減することを、または、完全に除去することさえも、下記でさらに例解されることになるように、信号対ノイズ比（ＳＮＲ）を低下させることなく行うことが可能である。

図４は、本技法の一般原理を概説するクロック線図である。本明細書では、信号は常に、クロック信号の正の側部上で、すなわち、クロック信号が高くなる際にサンプリングされるということが想定される。最初に、システムがシステムクロック周波数Ｆで作動するということが想定される。ＡＤＣアレイの、各々の連続的なＡＤＣは、サンプルレートｆ_ｓで、先のＡＤＣのサンプリングからの遅延、１／Ｆのｔ_ｄを伴ってサンプリングされ、各々のＡＤＣの実効的なサンプリング周波数は、かくして、ｆ_ｓ＝Ｆ／Ｍである。それゆえに、時間遅延モジュール２１０は、各々の連続的なサンプリングイベントをｔ_Ｄ＝１／（ｆ_ｓ＊Ｍ）＝１／Ｆだけ遅延させるように設定される。

図４を参照すると、サンプリング位相の各々、Ｐ_１〜Ｐ_８は、Ｍ個の連続的なサンプリングイベントとして定義される（ＡＤＣアレイのＡＤＣのすべてが１回サンプリングされたとき、位相は完了される）。さらには図４から、参照ＡＤＣ２０６は、ＡＤＣアレイの、各々のＡＤＣとの比較でアンダーサンプリングされるということが確認され得るものであり、そのことは、参照ＡＤＣのアベレージサンプリングレートｆ_ｒｅｆが、ｆ_ｓより低いということを意味する。実例として、参照サンプルは、サンプリング位相Ｐ３ではとられないということに留意されたい。

参照ＡＤＣ２０６が、入力信号の、選択されるＡＤＣと同じ一部分を適正にサンプリングするために、各々の選択されるＡＤＣに対して、参照ＡＤＣ２０６の期間は、ＡＤＣアレイのＡＤＣの期間、すなわち、１／ｆ_ｓより決して短くあり得ない。換言すれば、参照ＡＤＣの期間は、ＡＤＣ期間より短くあり得ない。かくして、参照ＡＤＣは、ＡＤＣのサンプルレートと比較してアンダーサンプリングされる。同じことが、単一のＡＤＣのみを有するＡＤＣアレイの特殊な事例に対して当てはまり、そのことは、図１０とのつながりで、下記で論考されることになる。

図５は、２つ以上のＡＤＣを伴う、すなわちＭ≧２である、ＡＤＣアレイで使用される参照ＡＤＣに対するクロック制御ブロック２１２の概略的な例解である。図５で示されるクロック制御ブロックは、サンプリングレートｆ_ｒｅｆを、Ｒ≧１である因子Ｒによりさらに低減し得るものであり、ランダム時間オフセットを加算して、どの分岐が更新されるべきかを選択する。ランダム時間オフセットは、オフセットブロック５０２、および、Ｄ＝０…（Ｍ−１）である場合、オフセットＺ^−Ｄ／Ｍにより表され、２つの連続的なサンプルイベントの間の期間が、Ｒ／ｆ_ｓ＋Ｄ／（ｆ_ｓ＊Ｍ）であるように、基本期間Ｒ／ｆ_ｓに加算されるオフセット時間ｔ_{ｏｆｆｓｅｔ}＝Ｄ／（ｆ_ｓ＊Ｍ）を得る。オフセットブロック５０２での項Ｚ^−Ｄ／Ｍは、遅延のＺトランスフォームを表し、その場合、Ｚ^−１は、単位遅延のＺトランスフォームを表す。ランダマイザ５０４がさらには、Ｄに対する、適したランダム、擬似ランダム、または、あらかじめ決定された擬似ランダムシーケンスを提供し得るものであり、擬似ランダムシーケンスは例えば、擬似ランダムバイナリシーケンス（ＰＲＢＳ）であり得る。様々な擬似ランダムバイナリシーケンスが、電気通信の分野の中で知られており、ＰＲＢＳ７、ＰＲＢＳ１５、ＰＲＢＳ２３、およびＰＲＢＳ３１などである。ランダム化されるシーケンスに基づく信号パターンは、大きな数の選択にわたって、すなわち、１つの期間にわたってだけではなく、実質的に均一である確率分布を有するべきである。

図５のブロックで示されるランダムクロック制御は、かくして、少なくとも、Ｍ≧２である一部の態様によって、参照ＡＤＣ２０６に対するサンプルイベントを生成するために使用される。各々の参照サンプルイベントは、Ｒ／ｆｓより低い、または、Ｒ／ｆｓと等しい期間を有し、レンジＤ／（ｆｓ＊Ｍ）、Ｄ＝０…（Ｍ−１）でのランダム時間オフセットを加算して、選択を均等にＭ個のＡＤＣの間で拡散させる。参照ＡＤＣ２０６に対するサンプルレートは、Ｒ＞１を選択することにより、より低くされ得るものであり、そのＲは、ｆ_ｒｅｆＵ＝ｆ_ｒｅｆ／Ｒとして決定される、アベレージのアンダーサンプリングされるサンプリングレートｆ_ｒｅｆＵを伴う、よりアンダーサンプリングされるシステムを与える。ランダムオフセットｔ_{ｏｆｆｓｅｔ}は、かくして、ｔ_{ｏｆｆｓｅｔ}＝Ｒ＊Ｄ／（ｆｓ＊Ｍ）となる。しかしながら、オフセットｔ_{ｏｆｆｓｅｔ}はそれでもなお、１／（ｆｓ＊Ｍ）＝１／Ｆ分解能に合わせられることを必要とする。Ｒに対する、より高い値を選択することは、よりアンダーサンプリングされるシステムに結び付くことになる。なおその上に、参照ＡＤＣはタイムスライスされ得るものであり、そのことによって、その参照ＡＤＣは、他のＡＤＣアレイに対して使用されることが、その参照ＡＤＣが現在のＡＤＣアレイに対して使用されないときに行われ得る。実践的な用途では、Ｒは例えば、１＜Ｒ＜１０として選択され得る。さらには、より低いクロックレートが、より低いエネルギー消費を与える。その上、参照ＡＤＣ２０６は、ＡＤＣアレイ２０４のＡＤＣと比較して、より高い時間精度を有するということが望ましく、参照ＡＤＣ２０６は、好ましくはさらには、より高い線形性を有するべきである。そのような改善された特質を有する参照ＡＤＣ２０６は、参照ＡＤＣ２０６が、ＡＤＣアレイ２０４のＡＤＣより低いレートでサンプリングすることを可能とされるならば、より容易に達成される。

再び図４を参照すると、選択されるＡＤＣのシーケンスは、参照サンプルが各々の位相に対してとられるか否かを決定するということが確認され得る。Ｍ＝４を想定する、図４での例を参照すると、Ｄの例解されるシーケンスは、０、３、１、２、０、１である。参照ＡＤＣのサンプル期間が、ＡＤＣのサンプル期間より長く、または、ＡＤＣのサンプル期間と等しくなければならないという条件と一体で選択すべき、ＡＤＣのシーケンスは、どの位相で、選択されるＡＤＣがサンプリングされるかを決定する。Ｐ_１では、Ｄは０と等しく、そのことは、位相の開始からのオフセットが存せず、ＡＤＣ_ｒｅｆは、ＡＤＣ_１と同時に、Ｐ_１の開始でサンプリングされるということを意味する。次にＰ_２では、Ｄ＝３であり、そのことは、Ｐ_２の開始から３／（ｆｓ＊４）＝３／Ｆのオフセット時間を与え、したがって、ＡＤＣ_４がサンプリングされる。Ｐ_３では、Ｄ＝１であり、そのことは、ＡＤＣ_２が、サンプリングされるために選択されるということを意味する。しかしながらＡＤＣ_２は、ＡＤＣ_ｒｅｆのサンプリングの期間が、ＡＤＣの期間より長い、または、ＡＤＣの期間と等しいという条件を維持しながらでは、Ｐ_３でサンプリングされ得ない。それゆえに、ＡＤＣ_ｒｅｆに対するサンプルは、Ｐ_３では取得されず、ＡＤＣ_２は代わりに、Ｐ_４でサンプリングされる。要約すると、連続的なＡＤＣは、第２のＡＤＣに対するＤが、第１のＡＤＣに対するＤより大きい、または、第１のＡＤＣに対するＤと等しいならば、連続的な位相でサンプリングされるのみであり得る。図４から確認され得るように、選択シーケンスのランダム性質は、かくして、ｆ_ｒｅｆ＜ｆ_ｓであるということを確実にする。

図６は、図３で示されるミスマッチ補正ブロックなどの、システム内の異なる誤差を補償するミスマッチ補正ブロック３０４の概略的な例解である。図６は、最初にタイミング誤差が補正され（６０２）、ＤＣ補正６０４、ゲイン補正６０６、および最後に、非線形性に対する補正６０８が後に続く、例ミスマッチ補正ブロックを示す。各々の補正ステップは適応的であり、誤差信号３１２を、補正アルゴリズムを適応させるための入力信号としてとる。しかしながら、補正が適用される順序は、どのように誤差がハードウェアにもたらされるかに依存する。その上、適応的更新はブロックベースのものであり、なぜならば、参照ＡＤＣ２０６はアンダーサンプリングされ、アンダーサンプリング因子は、システム内の適応的ブロックの収束速度に作用するからである。それゆえに、より大きなアンダーサンプリング因子Ｒは、適応的ブロックの収束速度を低減する。タイミング誤差補正６０２、ＤＣ補正６０４、ゲイン補正６０６、および、非線形性に対する補正６０８のサブセットのみを備えるミスマッチ補正ブロックが、当然ながらさらには、本技法によるＡＤＣシステムで使用するために可能である。

図７は、データストリームのランダム化される選択を伴うアルゴリズムを使用する、図１で例解される従来技術のインターリーブＡＤＣアレイの入力信号および出力信号のコンピュータシミュレーションを概略的に概説する線図である。入力信号は、ＤＣオフセット７０２ａ〜ｂに、ならびに、ゲインおよび時間オフセット７０４ａ〜ｃに対応するピークを示す。出力信号で確認される増大されるノイズフロア７０６は、図１とのつながりで、上記で論考されたように、障害ピークのスペクトル拡散により生成される。このアルゴリズムは、理想的にＡＤ変換される信号と比較して、ＳＦＤＲを約２５ｄＢによって改善するが、さらには、ＳＮＲを約２０ｄＢによって低下させる。

図８は、参照ＡＤＣのランダム化されるサンプリングを伴う本技法による、ＡＤＣシステム２００、３００の入力信号および出力信号のコンピュータシミュレーションを概略的に概説する線図である。確認され得るように、図８の入力信号は、同じ誤差ピーク７０２ａ〜ｂおよび７０４ａ〜ｃを含む、図７の入力信号と同一である。本例は、２トーン信号、および、４つのインターリーブＡＤＣに関係する。出力信号から、誤差ピークが効果的に除去されており、そのことは、ＳＦＤＲを改善することを、ＳＮＲを低下させることなく行うということが確認され得る。

図９は、本技法の態様による全体的な方法ステップを概説するフローチャートである。最初に、アナログ信号が、時間インターリーブＡＤＣシステム２００により受信される（９０２）。次に、受信される信号が、時間インターリーブＡＤＣアレイ２０４によりＡＤ変換される（９０４）。ランダム化される参照信号が、形成され（９０６）、デジタル信号を、サンプリングされる参照信号を使用して調整する（９０８）ために使用される。

図１０は、本技法の実施形態による単一のＡＤＣ９２０を有する、すなわちＭ＝１である、ＡＤＣアレイを備えるＡＤＣシステム９２０の特殊な事例の概略的な例解である。２つ以上のＡＤＣを有する、すなわちＭ≧２である、ＡＤＣアレイとの関係で、上記で説明された技法が、さらには、単一のＡＤＣシステムの事例で適用可能であるということは認識されている。複数のＡＤＣを備えるＡＤＣシステムとの関係で、上記で論考されたのと同様の様式で、図１０で例解されるＡＤＣシステムは、アナログ入力信号を受信するように設定される入力ポート９２２を備える。入力ポート９２２は、ＡＤＣ９２４に、および、参照ＡＤＣ９２６に接続され、その参照ＡＤＣ９２６は、参照ＡＤＣクロックモジュール９３２により制御される。ＡＤＣ９２４の出力、ならびに参照ＡＤＣ９２６の出力は、補正モジュール９２８に接続される。参照ＡＤＣ９２６は、アナログ入力信号を受信して、ｆ_ｓより低いアベレージサンプリングレートｆ_ｒｅｆでデジタル参照信号に変換するように設定され、参照ＡＤＣ９２６の、各々のサンプリング時点は、時間的にランダム化され、そのことは、サンプルの間の間隔（および補正更新）が無相関であるということを意味する。参照ＡＤＣ９２６の、各々のサンプリング時点は、ＡＤＣ９２４のサンプリング時点に対応し、そのことは、参照ＡＤＣ９２６によるサンプルの間の間隔が、１／Ｆ分解能に合わせられるということを意味する。

本技法は、その特定の例示する実施形態を参照して説明されたものの、多くの異なる変更、修正等が、当技術での熟練した人々に対して、図面、開示、および、添付される特許請求の範囲の考究から明らかとなるであろう。加えて、開示される実施形態に対する変形が、熟練した者により、本技法を実践する際に、理解され、生み出され得る。

Claims (23)

1. 時間インターリーブアナログ−デジタル変換器（ＡＤＣ）システム（２００）であって、
   アナログ信号を受信するように設定される入力ポート（２０２）と、
   並列に配置構成される、Ｍ≧２であるＭ個のＡＤＣを備えるＡＤＣアレイ（２０４）であって、各々のＡＤＣは、前記アナログ信号の一部分を受信して、サンプルレートｆ_ｓでデジタル信号に変換するように設定される、ＡＤＣアレイ（２０４）と、
   前記アナログ信号を受信して、ｆ_ｓより低いアベレージサンプリングレートｆ_ｒｅｆでデジタル参照信号に変換するように設定される参照ＡＤＣ（２０６）であって、前記参照ＡＤＣの各々のサンプリング時点は、ＡＤＣの前記アレイ内のＡＤＣのサンプリング時点に対応し、各々の参照ＡＤＣサンプリング時点に対して選択すべき前記ＡＤＣは、時間と共にランダム化される、参照ＡＤＣ（２０６）と、
   前記ＡＤＣアレイのデジタル信号出力を補正されたデジタル出力信号に調整することを、前記デジタル参照信号のサンプル、および、対応する選択されたＡＤＣからのデジタル信号に基づいて行うように設定される補正モジュール（２０８）と
   を備える、時間インターリーブＡＤＣシステム。
2. 各々の参照ＡＤＣサンプリング時点に対して選択すべき前記ＡＤＣは、擬似ランダムパターンに基づく、請求項１に記載のシステム。
3. 前記擬似ランダムパターンは、あらかじめ決定されたパターンである、請求項２に記載のシステム。
4. 前記補正モジュールは、前記出力信号と前記参照信号との間の差として計算されるフィードバック誤差を使用して更新されるように設定される、請求項１から３のいずれか一項に記載のシステム。
5. 前記サンプリングレートｆ_ｓは、ｆ_ｓ＝Ｆ／Ｍとして定義され、Ｆは、システムクロック周波数である、請求項１から４のいずれか一項に記載のシステム。
6. システムクロックレートをＭ倍低減してｆ_ｓ＝Ｆ／Ｍを得て、前記ＡＤＣアレイに対する連続的なサンプリングイベントをｔ_Ｄ＝１／（ｆ_ｓ＊Ｍ）だけ遅延させるように設定される時間遅延モジュール（２１０）をさらに備える、請求項１から５のいずれか一項に記載のシステム。
7. 前記参照ＡＤＣの前記サンプリング時点を制御するように設定される参照ＡＤＣクロック制御モジュール（２１２）をさらに備え、前記参照ＡＤＣクロック制御モジュールは、前記参照ＡＤＣに対する２つの連続的なサンプルイベントの間の期間が、１／ｆ_ｓ＋Ｄ／（ｆ_ｓ＊Ｍ）であるように、サンプリングすべき前記ＡＤＣを、基本期間１／ｆ_ｓに加算されるオフセット時間ｔ_{ｏｆｆｓｅｔ}＝Ｄ／（ｆ_ｓ＊Ｍ）に基づいて選択するようにさらに設定され、式中、Ｄは、ランダム整数Ｄ＝０…（Ｍ−１）である、請求項１から６のいずれか一項に記載のシステム。
8. Ｄは、擬似ランダムバイナリシーケンスから生成される、請求項７に記載のシステム。
9. 前記参照ＡＤＣは、因子Ｒによりアンダーサンプリングされ、Ｒは、正の整数Ｒ≧１であり、したがって、アベレージのアンダーサンプリングされるサンプリングレートｆ_ｒｅｆＵは、ｆ_ｒｅｆＵ＝ｆ_ｒｅｆ／Ｒとして決定され、したがって、前記参照ＡＤＣに対する２つの連続的なサンプルイベントの間の前記期間は、Ｒ／ｆ_ｓ＋Ｄ／（ｆ_ｓ＊Ｍ）により得られ、式中、Ｄは、ランダム整数Ｄ＝０…（Ｍ−１）である、請求項１から８のいずれか一項に記載のシステム。
10. 前記補正モジュールは、ＤＣ誤差、ゲインオフセット誤差、時間オフセット誤差、および／または非線形性誤差を補正するように設定される、請求項１から９のいずれか一項に記載のシステム。
11. 前記補正モジュールは、Ｍ個の補正ブロック（３０４ａ〜ｄ）を備え、各々の補正ブロックは、前記ＡＤＣアレイのそれぞれのＡＤＣに対応する、請求項１から１０のいずれか一項に記載のシステム。
12. 時間インターリーブアナログ−デジタル変換器（ＡＤＣ）システムであって、
    アナログ信号を受信するように設定される入力ポート（２０２）と、
    並列に配置構成される、Ｍ≧２であるＭ個のＡＤＣを備えるＡＤＣアレイ（２０４）であって、各々のＡＤＣは、前記アナログ信号の一部分を受信して、サンプルレートｆ_ｓでデジタル信号に変換するように設定される、ＡＤＣアレイ（２０４）と、
    サンプリング周波数ｆ_ｓ＝Ｆ／Ｍを有するサンプルクロックモジュール（２１０）であって、Ｆは、システムクロックであり、前記ＡＤＣに対する連続的なサンプリングイベントが、ｔ_Ｄ＝１／（ｆ_ｓ＊Ｍ）だけ遅延させられる、サンプルクロックモジュール（２１０）と、
    前記ＡＤＣの各々に接続され、前記ＡＤＣからの出力信号を単一のデータストリームに連結するように設定される第１の多重化器（３０２）と、
    前記アナログ信号を受信して、ｆ_ｓより低いアベレージサンプリングレートｆ_ｒｅｆでデジタル参照信号に変換するように設定される参照ＡＤＣ（２０６）であって、前記参照ＡＤＣの各々のサンプリング時点は、ＡＤＣの前記アレイ内のＡＤＣのサンプリング時点に対応し、各々の参照ＡＤＣサンプリング時点に対して選択すべき前記ＡＤＣは、時間と共にランダム化される、参照ＡＤＣ（２０６）と、
    前記参照ＡＤＣの前記サンプリング時点を制御するように設定される参照ＡＤＣクロック制御モジュール（２１２）と、
    前記データストリームを受信するために前記第１の多重化器に接続される補正モジュール（２０８）であって、前記補正モジュールは、Ｍ個の補正ブロック（３０４ａ〜ｄ）を備え、各々の補正ブロックは、対応するＡＤＣによりＡＤ変換される前記データストリームの一部分を補正するように設定され、前記参照ＡＤＣからの出力信号は、前記参照ＡＤＣサンプリング時点が選択されるもとの、前記ＡＤＣからの前記データストリームの前記一部分を補正するように設定される前記誤差補正ブロックに提供される、補正モジュール（２０８）と、
    前記補正ブロックの各々の出力に接続され、前記誤差補正ブロックの各々からの出力信号を組み合わせて、ＡＤＣシステム出力信号（３０８）を提供するように設定される第２の多重化器（３０６）と
    を備える、時間インターリーブＡＤＣシステム。
13. 並列に配置構成される、Ｍ≧２であるＭ個のＡＤＣを備えるＡＤＣアレイを有する、時間インターリーブアナログ−デジタル変換器（ＡＤＣ）を備えるシステムにおけるアナログ−デジタル（ＡＤ）変換のための方法であって、
    アナログ信号を受信することと、
    前記信号を前記ＡＤＣアレイによってサンプリングレートｆ_ｓを使用してＡＤ変換することと、
    参照ＡＤＣで、前記アナログ信号を、デジタル参照信号に、ｆｓより低いアベレージサンプリングレートｆ_ｒｅｆで変換することであって、前記参照ＡＤＣの、各々のサンプリング時点は、ＡＤＣの前記アレイ内のＡＤＣのサンプリング時点に対応し、各々の参照ＡＤＣサンプリング時点に対して選択すべき前記ＡＤＣは、時間と共にランダム化される、変換することと、
    ＡＤＣの前記アレイのデジタル信号出力を、補正されたデジタル出力信号に調整することを、前記デジタル参照信号のサンプル、および、対応する選択されたＡＤＣからのデジタル信号に基づいて行うことと
    を含む、方法。
14. 各々の参照ＡＤＣサンプリング時点に対して選択すべき前記ＡＤＣは、擬似ランダムパターンに基づく、請求項１３に記載の方法。
15. 前記擬似ランダムパターンは、あらかじめ決定されたパターンである、請求項１４に記載の方法。
16. 補正モジュールを、前記出力信号と前記参照信号との間の差として計算されるフィードバック誤差を使用して更新することをさらに含む、請求項１３から１５のいずれか一項に記載の方法。
17. 前記サンプリングレートｆ_ｓは、ｆ_ｓ＝Ｆ／Ｍとして定義され、Ｆは、システムクロック周波数である、請求項１３から１６のいずれか一項に記載の方法。
18. 前記ＡＤＣアレイに対する連続的なサンプリングイベントをｔ_Ｄ＝１／（ｆｓ＊Ｍ）だけ遅延させることをさらに含む、請求項１３から１７のいずれか一項に記載の方法。
19. ２つの連続的なサンプルイベントの間の期間が、Ｒ／ｆ_ｓ＋Ｄ／（ｆ_ｓ＊Ｍ）であるように、サンプリングすべき前記ＡＤＣを、基本期間Ｒ／ｆ_ｓに加算されるオフセット時間ｔ_{ｏｆｆｓｅｔ}＝Ｄ／（ｆ_ｓ＊Ｍ）に基づいて選択することをさらに含み、式中、Ｄは、ランダム整数Ｄ＝０…（Ｍ−１）である、請求項１３から１８のいずれか一項に記載の方法。
20. Ｄを、擬似ランダムバイナリシーケンスに基づいて生成することをさらに含む、請求項１９に記載の方法。
21. ＤＣ誤差、ゲインオフセット誤差、時間オフセット誤差、および／または非線形性誤差を補正することをさらに含む、請求項１３から２０のいずれか一項に記載の方法。
22. 時間インターリーブアナログ−デジタル変換器（ＡＤＣ）モジュール（２００）であって、
    アナログ信号を受信するための入力ポート（２０２）と、
    サンプリングレートｆ_ｓでの前記信号のアナログ−デジタル変換のためのＡＤＣアレイモジュール（２０４）と、
    前記アナログ信号を、ｆｓより低いアベレージサンプリングレートｆ_ｒｅｆでデジタル参照信号に変換するための参照ＡＤＣモジュール（２０６）であって、前記参照ＡＤＣの各々のサンプリング時点は、ＡＤＣの前記アレイ内のＡＤＣのサンプリング時点に対応し、各々の参照ＡＤＣサンプリング時点に対して選択すべき前記ＡＤＣは、時間と共にランダム化される、参照ＡＤＣモジュール（２０６）と、
    ＡＤＣの前記アレイのデジタル信号出力を、補正されたデジタル出力信号に調整することを、前記デジタル参照信号のサンプル、および、対応する選択されたＡＤＣからのデジタル信号に基づいて行うための補正モジュール（２０８）と
    を備える、時間インターリーブＡＤＣモジュール（２００）。
23. アナログ−デジタル変換器（ＡＤＣ）システム（９２０）であって、
    アナログ信号を受信するように設定される入力ポート（９２２）と、
    Ｍ＝１であり、前記アナログ信号を受信して、サンプルレートｆ_ｓでデジタル信号に変換するように設定される、単一のＡＤＣ（９２４）を備えるＡＤＣアレイと、
    前記アナログ信号を受信して、ｆ_ｓより低いアベレージサンプリングレートｆ_ｒｅｆでデジタル参照信号に変換するように設定される参照ＡＤＣ（９２６）であって、前記参照ＡＤＣの各々のサンプリング時点は、前記単一のＡＤＣのサンプリング時点に対応し、前記参照ＡＤＣの前記サンプリング時点は、時間と共にランダム化される、参照ＡＤＣ（９２６）と、
    前記単一のＡＤＣの前記デジタル信号出力を補正されたデジタル出力信号に調整することを、前記デジタル参照信号のサンプル、および、前記単一のＡＤＣからの対応するサンプルに基づいて行うように設定される補正モジュール（９２８）と
    を備える、ＡＤＣシステム（９２０）。

Images