CN110943741A - 用于时间交错的adc的交错误差的背景或盲校准中的基于直方图的数据鉴定 - Google Patents

用于时间交错的adc的交错误差的背景或盲校准中的基于直方图的数据鉴定 Download PDF

Info

Publication number
CN110943741A
CN110943741A CN201910889687.1A CN201910889687A CN110943741A CN 110943741 A CN110943741 A CN 110943741A CN 201910889687 A CN201910889687 A CN 201910889687A CN 110943741 A CN110943741 A CN 110943741A
Authority
CN
China
Prior art keywords
histogram
data block
time
calibration
qualification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910889687.1A
Other languages
English (en)
Other versions
CN110943741B (zh
Inventor
E·奥特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN110943741A publication Critical patent/CN110943741A/zh
Application granted granted Critical
Publication of CN110943741B publication Critical patent/CN110943741B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1004Calibration or testing without interrupting normal operation, e.g. by providing an additional component for temporarily replacing components to be tested or calibrated
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0736Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079Root cause analysis, i.e. error or fault diagnosis
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793Remedial or corrective actions
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1033Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1071Measuring or testing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/124Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245Details of sampling arrangements or methods
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/1205Multiplexed conversion systems
    • H03M1/121Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本公开涉及用于时间交错的ADC的交错误差的背景或盲校准中的基于直方图的数据鉴定。ADC可以包括多个时间交错的ADC,以提高ADC的整体采样率。这样的ADC可能具有交错误差,因为ADC中的时间交错的ADC并不总是完全匹配。校准这些不匹配的一种方法是在背景中或更广泛地观察时间交错的ADC的数字输出信号,而不知道ADC的输入信号(通常称为“盲”校准)。由于这些校准的性质,当输入信号具有某些有问题的输入条件(例如某个相干输入频率)时,校准的性能将显着降低。为了解决这个问题,用于校准交错误差的数据可以通过鉴定过程来评估是否基于数据更新误差估计。

Description

用于时间交错的ADC的交错误差的背景或盲校准中的基于直 方图的数据鉴定
技术领域
本发明涉及集成电路领域,尤其涉及用于时间交错的模数转换器的交错误差的背景或盲校准中的技术。
背景技术
在许多电子应用中,模数转换器(ADC)将模拟输入信号转换为数字输出信号,例如,用于通过数字电子设备进行进一步的数字信号处理或存储。一般而言,ADC可以转换表示现实世界现象的模拟电信号,例如光、声音、温度、电磁波或压力,以用于数据处理目的。例如,在测量系统中,传感器进行测量并生成模拟信号。然后将模拟信号作为输入提供给ADC,以产生数字输出信号以供进一步处理。在另一个例子中,发射机使用电磁波产生模拟信号以在空中传送信息,或者发射机发送模拟信号以通过电缆传送信息。然后将模拟信号作为输入提供给接收器处的ADC,以产生数字输出信号,例如用于由数字电子设备进一步处理。
由于它们在许多应用中具有广泛的适用性,因此可以在诸如宽带通信系统、音频系统、接收器系统等的地方找到ADC。设计ADC是一项非常重要的任务,因为每个应用可能在性能、功耗、成本和尺寸方面都有不同的需求。ADC广泛应用于通信、能源、医疗保健、仪器仪表和测量、电机和电源控制、工业自动化和航空/国防。随着需要ADC的应用的增长,对快速而准确的转换的需求也在增长。设计ADC可能是一项复杂且具有挑战性的任务。
附图说明
为了更完整地理解本公开及其特征和优点,结合附图参考以下描述,其中相同的附图标记表示相同的部分,其中:
图1示出了根据本公开的一些实施方案的具有M个时间交错的ADC和用于处理M个时间交错的ADC的输出的数字处理的示例性ADC;
图2-6示出了根据本公开的一些实施方案的两个时间交错的ADC,其对具有某些相干输入频率的输入信号进行采样。
图7A-B、8A-B、9A-B、10A-B和11A-G是根据本公开的一些实施方案的从具有各种频率的输入信号产生的数字输出信号的直方图;
图12和13示出了根据本公开的一些实施方案的具有不同信号范围的两个输入信号的输入频率与直方图方差的关系曲线。
图14是示出根据本公开的一些实施方案的用于鉴定用于交错误差的背景/盲校准的数据的示例性方法的流程图;
图15是示出根据本公开的一些实施方案的用于鉴定用于交错误差的背景/盲校准的数据的另一示例性方法的流程图;
图16是示出根据本公开的一些实施方案的用于鉴定数据块的示例性方法的流程图;
图17示出了根据本公开的一些实施方案的鉴定器122内的示例性组件,其可用于实现图15和16的一个或多个部分。
具体实施方式
综述
ADC可以包括多个时间交错的ADC,以提高ADC的整体采样率。这样的ADC可能具有交错误差,因为ADC中的时间交错的ADC并不总是完全匹配。例如,时间交错的ADC通常可能具有失调失配、增益失配和时序偏移。校准这些不匹配的一种方法是在背景中或更广泛地观察时间交错的ADC的数字输出信号,而不知道ADC的输入信号(通常称为“盲”校准)。由于这些校准的性质,当输入信号具有某些有问题的输入条件(例如某个相干输入频率)时,校准的性能将显着降低。这些有问题的输入条件可能导致校准发散。为了解决这个问题,用于校准交错误差的数据可以通过鉴定过程来评估是否基于数据更新误差估计。鉴定过程可以检测输入信号是否具有有问题的输入条件或满足校准的某些要求,例如数据中的幅度水平的多样性。
ADC的基础知识
ADC是将模拟信号携带的连续物理量转换为表示数量幅度的数字输出或数字(或携带该数字数字的数字信号)的电子设备。ADC可以通过以下应用要求来定义:其带宽(模拟信号的频率范围,它可以正确地转换为数字信号)和分辨率(离散电平的数量,最大模拟信号可以分成数字信号并在数字信号中表示)。ADC还具有各种规格来量化ADC动态性能,包括信噪比和失真比SINAD、有效位数ENOB、信噪比SNR、总谐波失真THD、总谐波失真加噪声THD+N,以及无杂散动态范围SFDR。ADC具有许多不同的设计,可根据应用要求和规格进行选择。
理解时间交错的ADC
时间交错是一种用于提高ADC采样率的技术。许多(低速)ADC可以并联使用,用于一个接一个地采样模拟输入(以时间交错的方式)。使用适当的时钟来控制时间交错的ADC可以大大提高有效的组合ADC采样率。图1示出了根据本公开的一些实施方案的具有M个时间交错的ADC和用于处理M个时间交错的ADC的输出的数字处理的示例性ADC。M个时间交错的ADC显示为ADC0至ADCM-1(此处有时称为子ADC)。显示的示例包括subADC[0]112、subADC[1]114、...和subADC[M-1]116。同时,通过适当的时钟,M个子ADC可以提供高于单个子ADC的采样率的有效采样率。时钟块102可以提供适当的时钟以产生具有不同相位的时钟信号或选择信号q0、q1、...qM-1,以选择一个M子ADC,对给定周期的模拟输入信号vin进行采样,并将模拟输入信号vin转换为数字输出信号。换句话说,时钟模块102可以产生选择信号,触发ADC中的M个子ADC以对模拟输入信号vin进行采样。M可以大于或等于2。M个子ADC一个接一个地对输入信号vin进行采样,并分别产生相应的数字输出信号Dout0、Dout1、...DoutM-1,然后由数字块104组合以产生(最终)数字输出信号Dout
在一个示例中,M个子ADC可以以循环方式或顺序方式操作,其中M个子ADC以顺序方式基于固定序列对输入进行采样。当以顺序方式对模拟输入信号vin进行采样时,M个子ADC根据旋转序列对模拟输入信号vin进行采样。采样顺序是固定的,旋转采样序列重复采样顺序。每个子ADC都可以以FS/M操作,其中FS是ADC的有效采样率。
虽然时间交错通常用于增加ADC的采样率,但是当交错的子ADC具有不匹配时,时间交错会引入交错误差。例如,交错误差可能是由偏移失配、增益失配和时序偏移引起的。具体地,上述顺序交错的类型具有以下特性:M个子ADC之间的任何不匹配将在ADC输出频谱(例如,由快速傅立叶变换生成的频谱)中显示为具有大的集中能量含量的离散频率区间中的杂散。这些杂散对于许多应用来说可能是不合需要的,并且可能显着影响时间交错的ADC的动态性能。
为了解决这个问题,时间交错的ADC可以以伪随机方式工作,因此杂散可以“扩展到本底噪声”。噪声从特定频率的尖峰转变为噪声层中的“驼峰”形状。为了实现伪随机化时间交错采样,时钟块102可以随机选择一个空闲或准备采样子ADC(通常一个或多个其他ADC将忙于采样和/或执行模拟输入的转换),因为ADC用于对给定周期的模拟输入信号进行采样,并将模拟输入信号转换为数字输出信号。这种选择实现了伪随机化。随机时间交错的ADC可以具有三个或更多个ADC(即,M大于或等于三)。随机化需要增加子ADC的数量(以及实现随机化的其他数字逻辑)以实现与旋转序列一起操作的ADC的相同有效采样率。
当随机化或子ADC数量的增加不可行时,根据旋转序列对模拟输入信号进行采样的子ADC将在输出频谱中产生杂散。校准可用于提取导致这些杂散的交错误差,并校正交错误差以减少杂散。一些校准方案在后台运行,其中在ADC处于正常操作期间(并且不必离线)提取交错误差。某些校准在没有输入信号信息的情况下盲目操作。具体地,这些校准方案可以在后台观察数字输出信号Dout0、Dout1、...DoutM-1,并从数字输出信号中提取交错误差。由于没有注入固定的测试信号,或者输入信号未知,因此背景校准方案只能观察来自子ADC的数字输出信号以提取交错误差。例如,后台校准方案可以比较数字输出信号以导出子ADC的交错误差。基于导出的交错误差,当方案收敛到最佳交错误差校正系数时,后台校准方案可以将交错误差驱动得更小。遗憾的是,这些类型的背景校准方案或盲校准方案易受某些不期望的输入频率的影响,导致背景校准失败或发散。
有问题的输入条件,例如相干输入频率
具体地,由偏移失配,增益失配和时序偏移引起的交错误差的校准特别容易在某些相干输入频率(或更广泛地,某些输入条件)下发散。某些相干输入频率可能导致背景或盲交错误差校准发散,因为来自子ADC的相应数字输出信号将导致校准看到实际上不存在的交错误差。例如,校准可以看到交错误差远大于实际交错误差。
在一个示例中,在具有M=2个子ADC(例如,subADC[0]和subADC[1])的ADC中,交错偏移失配误差校准将每个子ADC的平均输出驱动为零(即,DC为零))。当根据旋转序列操作时,每个子ADC对每个其他样本进行采样。这意味着给定子ADC[m]的数字输出信号ym[n]可表示如下:
ym[n]=x[Mn+m] (等式1)
x[n]表示模拟输入信号vin的采样版本。因此,用于该示例中的交错偏移失配误差校准的来自subADC[0]的数据是y0[n]=x[2n],并且因此来自subADC[1]的用于交错偏移失配误差校准的数据是y1[n]=x[2n+1]。
诸如
Figure BDA0002208332700000051
的完美相干信号在采样之后仅具有K个离散数据点。这些数据点不会随时间变化,并且重复采样这些离散数据点并使用它们构建误差估计可能导致背景/盲校准降级甚至发散。例如,当K=M时,即
Figure BDA0002208332700000052
采样的输入信号仅具有M个离散数据点。在具有M个子ADC的ADC中,每个子ADC将重复采样来自x[n]的“网格”的单个数据值。即使存在子ADC之间没有实际的偏移失配,这将导致背景/盲校准解释子ADC之间的大偏移失配。从不同的角度来看,对于M个子ADC中的每一个,具有频率
Figure BDA0002208332700000053
的输入信号与DC混叠,导致与背景/盲校准的明显不匹配。
在一个示例中,在具有M=2的子ADC的ADC(例如,subADC[0]和subADC[1])中,背景/盲交错增益失配误差校准可以驱动第二子ADC的平均功率(subADC[1])通过缩放第二子ADC的幅度来等于或匹配第一子ADC(subADC[0])的平均功率。换句话说,背景/盲交错增益失配误差校准驱动每个子ADC的平均绝对输出(或功率)以匹配参考子ADC以标准化每个子ADC的平均功率。作为具有输入频率FS/4的正弦曲线的模拟输入信号可以产生值的模式:A、B、-A、-B、A、B......等(其中A和B是取决于相位的幅度)。换句话说,具有频率FS/4的输入信号在采样之后具有4个离散数据点(例如,A、B、-A、-B)。如果校准仅观察幅度(即,数据点的绝对值),则输入信号仅具有两个离散的幅度点(例如,A和B)。每个子ADC对每个其他样本进行采样。因此,第一子ADC(subADC[0])可以采样:A、-A、A、-A...,而第二子ADC(subADC[1])可以采样:B、-B、B、-B....。在应用“功率”测量(例如,绝对值)之后,用于从subADC[0]校准的数据是:A、A、A、A......,以及用于从subADC[1]校准的数据是:B、B、B、B....。在极端情况下,取决于输入信号A的相位可能很大而B可能接近于零。当交错增益失配误差校准看到来自subADC[0]和subADC[1]的数据时,校准会解释为,subADC[1]的“功率”远小于subADC[0]的“功率”,并强烈驱动subADC[1]以纠正/均衡差异。实际上,subADC[0]和subADC[1]的“功率”可能完全相等。因此,不保证校正,并且当向ADC提供不同的模拟输入信号时,可能导致意外的交错增益失配错误。其他相干输入频率也会出现同样的现象,例如采样后信号中离散数据点的数量很少的频率FS/4和FS/8,并且当没有真正存在时,子ADC之间的这些离散数据点(或离散幅度点的值)的值或幅度的差异可能导致出现增益不匹配(或其他不匹配)。在存在相干输入频率的情况下,校准可能错误地提取比实际交错增益失配误差大得多的交错增益失配误差。
广义地说,在
Figure BDA0002208332700000061
处具有相干输入频率(其中K是整数(例如,其中K小于或等于32))的输入信号或在
Figure BDA0002208332700000062
的某些整数倍处(例如
Figure BDA0002208332700000063
)具有相干输入频率(其中L是整数)的输入信号对于由例如偏移失配、增益失配和定时偏斜引起的交错误差的背景/盲校准造成问题。具有与ADC的整体采样率的上述关系的一些相干输入频率,即FS,可能导致背景/盲校准失败。
对于M个子ADC,以下相干输入频率的信号可能导致交错误差校准发生分歧或失败:
Figure BDA0002208332700000071
L和K是整数。通常,K是小整数,优选小于或等于32。
图2-6示出了根据本公开的一些实施方案的两个子ADC,subADC[0]和subADC[1],采样具有某些相干输入频率的输入信号。“dout”表示模拟输入信号vin的采样版本。“abs(dout)”表示“dout”的绝对值(或“dout”的大小)。来自用于校准的subADC[0]的数据标有“x”,来自用于校准的subADC[1]的数据标有“·”。
在图2中,输入频率为
Figure BDA0002208332700000072
可以看出,“abs(dout)”生成具有四个离散数据点,因此具有两个振幅点(例如1.0和0.0)。来自subADC[0]的数据仅具有两个振幅点(1.0)之一的值,而来自subADC[0]的数据仅具有两个振幅点(0.0)中的另一个的值。交错增益失配校准会发散。
在图3中,输入频率为
Figure BDA0002208332700000073
可以看出,“abs(dout)”产生八个离散数据点和四个振幅点(例如,提供三个独特的振幅点,因为两个振幅点为零,即1.0,0.7和0.0)。来自subADC[0]的数据仅具有三个振幅点中的一个的值(0.7),来自subADC[0]的数据仅具有三个振幅点中的另外两个(1.0,0.0)的值。交错增益失配校准会发散。
在图4中,输入频率为
Figure BDA0002208332700000074
可以看出,“abs(dout)”产生八个离散数据点和四个振幅点(例如,提供三个独特的振幅点,因为两个振幅点为零,即1.0,0.7和0.0)。来自subADC[0]的数据仅具有三个振幅点中的一个的值(0.7),来自subADC[0]的数据仅具有三个振幅点中的另外两个(1.0,0.0)的值。交错增益失配校准会发散。
对于较小的K,例如如图2所示的
Figure BDA0002208332700000075
子ADC之间的幅度点(即数据)的差异可能非常大,导致背景/盲交错增益失配误差校准显着且快速地发散。对于较大的K,例如
Figure BDA0002208332700000076
由于平均效应,子ADC之间的幅度点(即,数据)的差异减小,使交错增益失配校准发散最小化。此外,随着n增加,问题迅速减少。考虑图5和6,其中输入频率分别为
Figure BDA0002208332700000081
Figure BDA0002208332700000082
来自subADC[0]的数据具有各种/多样性的振幅点,来自subADC[1]的数据也具有各种/多样性的振幅点。在图5和图6中看到的示例中,交错增益失配误差校准仍然可以发散,但是与图2-4中看到的示例相比,其发散的程度要小得多。从广义上讲,可用的独特振幅点数量越少,校准发生的可能性越快。
一般而言,可导致背景/盲交错偏移失配误差校准或交错增益失配误差校准发散的相同相干输入条件也可导致其他背景/盲校准(例如,交错时序偏斜校准)也发散。
虽然这些段落描述了相干输入频率(例如,如等式2所示)作为背景/盲校准发散或失败的原因之一的有问题的输入条件之一,但是值得注意的是,还存在其他有问题的输入条件,这些条件也会导致校准发散或失效。例如,输入信号是相干方波或其他相干音调集合也可能是有问题的并且导致校准发散或失败。这样的输入信号可以使数据点(或振幅点)聚集在随时间重复的几个点上。
设计鉴定器以基于直方图检测有问题的输入条件
为了解决这个问题,可以实现一个可以检测有问题的输入条件的鉴定器,例如相干输入频率。当不满足有效信号条件时,鉴定器可以防止校准更新,例如存在相干输入频率或输入信号在
Figure BDA0002208332700000083
具有相干信号能量。因此,背景/盲校准方案更加稳健,ADC的用户可以避免频率规划。鉴定器优选地在硬件方面是低成本的,简单且有效地检测相干输入频率。直接提取输入频率是不切实际的。实现可以检测有问题的输入条件的鉴定器更为实际,该输入条件可能导致交错误差校准失败或发散。鉴定器可以产生鉴定结果以暂停或冻结交错误差校准,以防止校准发散。
用于交错误差的背景/盲校准可以实现“块处理”,其中N个数据点(N可以是4,000到64,000,或任何合适数量的数据点)的数据块用于估计(平均的)误差,计算并应用对交错误差校正系数的更新,并且该过程重复。鉴定器的一项技术任务是:对于每个数据块,使用通过/失败作为鉴定结果来限定校准数据块。当数据块未通过鉴定时,不计算也不应用更新。这意味着交错误差校正系数保持先前的值。当数据块合格时,计算并应用更新。保持交错误差校正的先前值并不理想,但是比执行会导致校准发散的“坏”更新更加良性。块处理可以实时发生,或者可以在存储在缓冲区中的数据块上完成。
如图2-6和所附说明所示,当存在相干输入频率时,每个子ADC对离散数据点的重复“网格”进行采样。当输入没有相干输入频率时,每个子ADC将(随时间)采样输入信号或输入正弦波上的各种或宽范围的数据点。有效和高效地区分相干输入频率和非相干输入频率的一种可能方法是使用直方图。
在一些实施方案中,鉴定器使用从数据块生成的粗略直方图,该数据块包括多个时间交错的ADC之一(M个子ADC中的一个,例如用作背景/盲校准的参考子ADC的子ADC)的输出值,例如输出数据点、输出值或幅度点。
注意,鉴定器可以基于M个子ADC中的任何一个的输出值输出鉴定结果。鉴定器可以基于在盲校准中用作参考子ADC的子ADC的输出值来输出鉴定结果。可以随机选择其输出值在鉴定过程中使用的子ADC。如果需要,鉴定器也可以对多个子ADC应用鉴定过程。鉴定器可以基于从子ADC生成的单独直方图生成多个鉴定结果,并在逻辑上组合多个鉴定结果以生成最终鉴定结果。
在某些情况下,在12位ADC中,输出数据点可以具有12位数据值,并且幅度点可以具有11位数据值)。粗略直方图可以对这些位的子集进行操作。在一个示例中,粗略直方图是5位直方图(即,具有32个区间的直方图)。
对于非相干输入频率,即模拟输入信号是非“坏”正弦输入(即,在等式2中K是非整数,例如3.978),幅度点的直方图将显得相对“平滑”,相邻的区间具有相似的计数值。相反,由具有相干输入频率的模拟输入信号(例如,诸如在等式2中K=4或K=8的“坏”输入)产生的直方图可能具有许多空的直方图区间,以及具有大量计数值的几个区间。该直方图是子ADC对振幅点的重复“网格”进行采样的结果。
图7A-B、8A-B、9A-B、10A-B和11A-G是根据本公开的一些实施方案的从具有各种频率的输入信号生成的数字输出信号的直方图。在图7A中,K=4(其中模拟输入信号具有相干输入频率),直方图的一个区间具有大的计数值,而其余的区间具有零(空)的计数值。在图7B中,K=4.001(其中模拟输入信号具有非相干输入频率),直方图是“平滑的”,其中许多相邻的区间共享相似的区间计数值。在图8A中,K=8(其中模拟输入信号具有相干输入频率),两个区间具有大的计数值,而其余的区间具有零(空)的计数值。在图8B中,K=8.001(其中模拟输入信号具有非相干输入频率),直方图是“平滑的”,其中许多相邻的区间共享相似的区间计数值。在图9A中,K=12(其中模拟输入信号具有相干输入频率),三个区间具有大的计数值,而其余的区间具有零(空)的计数值。在图9B中,K=12.001(其中模拟输入信号具有非相干输入频率),直方图是“平滑的”,其中许多相邻的区间共享相似的区间计数值。在图10A中,K=16(其中模拟输入信号具有相干输入频率),四个区间具有大的计数值,而其余的区间具有零(空)的计数值。在图10B中,K=16.001(其中模拟输入信号具有非相干输入频率),直方图是“平滑的”,其中许多相邻的区间共享相似的区间计数值。
如至少图7A、8A、9A和10A所示,由于具有相干输入频率的模拟输入信号而产生的直方图由于每个子ADC在固定的“网格”上重复采样相同的振幅点而被“聚集”在一个到几个区间中。如至少图7B、8B、9B和10B所示,由于具有非相干或“近相干”频率的模拟输入信号而产生的直方图具有相对平滑的直方图。在一些情况下,具有非相干输入的模拟输入信号可能不一定产生平滑的直方图。返回参考图10A,K=16(其中模拟输入信号具有相干输入频率),四个区间具有大计数值,而其余区间具有零计数值(空)。图11A-G示出了从子ADC的输出值生成的直方图,其中模拟输入信号具有非相干输入频率。在图11A中,K=16.2。在图11B中,K=16.4。在图11C中,K=16.6。在图11D中,K=16.8。在图11E中,K=17.0。在图11F中,K=17.2。在图11G中,K=17.4。直方图仅略微平滑(当与图7B、8B、9B和10B比较时),并且一些直方图可具有若干空区间。
鉴定器的技术任务是区分具有一个或多个簇的直方图,以及平滑或稍微平滑的直方图。实现这样的鉴定器并非易事。如图11F所示的一些非相干输入频率例如K=17.2可以具有多个空区间。除了基于空区间的数量来纯粹地判断直方图之外,鉴定器还可以通过评估直方图的统计来检测模拟输入信号是否具有相干输入频率。具体而言,鉴定器可以评估可变性测量,其可以反映直方图中的聚类量。本公开描述了可变性测量,其可用于评估与平均值的平均偏差作为平滑度的度量。对于低成本实现,可以使用与均值的偏差/差的绝对值而不是平方(通常在典型的方差计算中找到)。可变性测量可以与可编程阈值进行比较,并且该比较可以用于决定是否更新校准。直方图可以被视为粗略估计输入信号的概率分布函数或概率质量函数的工具。
表示聚类量的可变性测量V可以表述如下:
Figure BDA0002208332700000111
B是直方图中的区间数。μ是直方图的计数值的期望值。可变性测量V可以是有用的统计量,以例如针对可编程阈值来评估,以便检测模拟输入信号是否具有相干输入频率。如果可变性测量V高于可编程阈值,则鉴定器可以确定数据块未通过鉴定。如果可变性测量V低于可编程阈值,则鉴定器可以确定数据块是否合格。
换言之,可变性测量V是鉴定直方图的区间中的计数值bin[k]与鉴定直方图的平均计数值μ(例如|bin[k]-μ|)的距离之和。计数值与平均计数值之差的绝对值bin[k]-μ用作较低成本实现的距离/偏差。或者,计数值与平均计数值的差bin[k]-μ可以是平方的,即(bin[k]-μ)2
鉴定直方图的平均计数值μ可以是鉴定直方图的计数值的预期值。换句话说,鉴定器通过在鉴定直方图和统一直方图之间添加计数值的差异来确定聚类的量。均匀直方图是平直线图,其中每个区间具有相同的计数值,即,鉴定直方图的计数值的期望值。计数值的期望值可以是直方图的总计数值除以区间的数量。例如,如果总计数值是2048,并且直方图有32个区间,那么μ=64。
可变性测量V背后的直觉是计算将测量鉴定直方图与完全平滑和平坦的直方图(即,均匀直方图)的距离。换句话说,计算可以测量平滑度。当模拟输入信号具有相干输入频率时,子ADC将重复采样相同的一组幅度点,从而产生具有一个或多个簇的直方图。结果,直方图将产生高可变性测量V。当模拟输入信号具有非相干输入频率时,子ADC将随时间采样宽范围的幅度点,从而产生平滑或稍微平滑的直方图。结果,直方图将产生低可变性测量V。
可以通过多种方式修改可变性测量V以实现相同的目标。一旦创建粗略直方图以估计未知输入信号的概率分布函数或概率质量函数,鉴定器就可以评估评估直方图的统计量以获得鉴定结果(例如,通过或失败)。例如,不是将直方图与统一直方图进行比较,而是鉴定器可以将直方图与具有不同且可能更逼真或预期形状的其他预期直方图进行比较,例如高斯形状直方图或指数直方图等。可以选择直方图以优化鉴定器的准确性。均匀直方图比较是可用于计算可变性测量V的一个示例直方图。统一的直方图比较可能是有益的,因为在硬件中实现它是容易且廉价的。
鉴定器不必具体确定或识别输入信号具有相干输入频率或校准偏差问题的其他根本原因。然而,实现鉴定器以确定子ADC的输出值是否满足一个或多个鉴定条件。如果鉴定器确定满足一个或多个鉴定条件,则鉴定器可以推断存在有问题的输入条件,并暂停校准。例如,鉴定器可以评估子ADC的输出值中的多样性、可变性或“丰富度”的级别,并使用该级别来指示是否暂停校准。鉴定器可以将鉴定直方图与预期的直方图进行比较。鉴定器可以将可变性测量与阈值进行比较。此类评估检测鉴定直方图是否满足一个或多个鉴定条件,但不具体确定输入频率。
有关鉴定器体系结构和过程的详细信息,请参阅以下段落。
鉴定器的注意事项:不同的信号范围和阈值的灵敏度
使用直方图时要考虑的一个考虑因素是模拟输入信号的信号范围或幅度可能会发生很大变化。理想情况下,鉴定器和任何交错误差校准将继续适用于相对较小的输入信号(例如,降至至少-30dB左右)和相对较大的信号。图12和13示出了根据本公开的一些实施方案的具有不同信号范围的两个输入信号的输入频率对直方图可变性测量的曲线图。在图12中,信号为0.1dB,并且预计将执行整个范围的直方图。在图13中,信号为5.9dB,其仅占据直方图的一半范围。注意,可变性测量值根据模拟输入信号的信号范围而变化。例如,可变性测量的“下限”从图12到图13从~700增加到~1900。
另一个需要考虑的因素是阈值的敏感性。合适的阈值优选地允许假阳性,同时积极地确保没有或非常少的假阴性。允许误报意味着鉴定将失败,即,即使数据块不是具有相干输入频率的模拟输入信号的结果,也不通过某些直方图的阈值检查。这样做会引起警惕,并且即使不需要也会暂停校准更新。积极地禁止假阴性可防止校准由于相干输入频率而不应更新。从图12-13中所见的这些图中,可以将合适的阈值设置为~2300,以评估可变性测量。
另一个需要考虑的因素是复杂性。这里提到的直方图可以仅在子ADC的输出值的最高有效位(例如,少数最高位)上操作。直方图不需要使用输出值的所有位(鉴定器不需要最低有效位)。仅使用最高有效位来构建直方图可以显着降低复杂性并使鉴定器更有效。此外,区间计数值可以被截断为一定数量的比特以及额外的复杂性降低。如果使用太多的箱,直方图中的区间数也会增加复杂性。此外,太多的区间或太少的区间可能产生不良的直方图,这对于鉴定器没有信息或有用。具有32个区间的5位直方图对于某些应用来说是足够的。优选地,使用子ADC的输出值的粗略直方图,并且以这样的方式实现鉴定器以处理粗略直方图并且仍然实现目标应用所需的灵敏度和性能。
数据块处理和鉴定
图14是示出根据本公开的一些实施方案的用于鉴定用于交错误差的背景/盲校准的数据的示例性方法的流程图。在1402中,捕获数据块。数据块包括由多个时间交错的模数转换器(子ADC之一)产生的(数字)输出值。可以包括可选的缓冲器,例如图1的缓冲器120,存储包括由多个时间交错的模数转换器之一产生的值的数据块。在一些实施方案中,可以通过直方图函数(例如,图1中的170)在鉴定器122中基于由多个时间交错的模数转换器之一生成的值来生成鉴定直方图。根据实现,直方图函数可以实时运行(无需将值存储在缓冲区中)。在1404中,通过评估从数据块生成的鉴定直方图的可变性测量来限定数据块。鉴定器(例如,图1的鉴定器122)可以测量从数据块生成的鉴定直方图中的聚类量,并基于聚类量输出鉴定结果。响应于确定数据块未通过鉴定(来自1404的“N”路径),跳过交错误差的背景/盲校准的更新(1406)。响应于确定数据块合格(来自1404的“Y”路径),数据块用于更新交错误差的背景/盲校准(1408)。交错误差校准引擎,例如图1的交错误差校准引擎150,可以通过来自鉴定器的鉴定结果来控制。所述鉴定结果指示交换误差校准引擎是保持交错误差校正系数的先前值还是更新交错误差校正系数.
在一些实施方案中,数据块包括由多个时间交错的模数转换器(子ADC之一)生成的未校正(数字)输出值(例如Dout0,Dout1,...DoutM-1)。在一些实施方案中,数据块具有由多个时间交错的模数转换器(子ADC之一)之一产生的校正(数字)输出值(例如Dout0_cal,Dout1_cal,...DoutM-1_cal)。
返回参考图11,图1的交错误差校准引擎150可以包括交错误差提取器124,以导出交错误差并基于交错误差更新交错误差校正系数(例如e0,e1,...eM)。例如,交错误差提取器124可以从校正的输出值(例如Dout0_cal,Dout1_cal,...DoutM-1_cal)导出交错误差。图1的交错校准误差引擎150还可以包括交错误差校正块126,以应用交错误差校正系数(例如e0,e1,...eM-1)来减少交错误差。交错误差校正系数可以数字地应用于由多个时间交错的模数转换器产生的未校正的输出值(例如Dout0,Dout1,...DoutM-1),以产生校正的输出值(例如Dout0_cal,Dout1_cal,...DoutM-1cal)。数据组合器130可以组合校正的输出值(例如Dout0_cal,Dout1_cal,…DoutM-1_cal)以生成最终输出。
适应信号范围
如前所述,信号范围可以显着改变可变性测量。由于没有执行直方图的整个范围,因此小信号可以聚集在直方图的几个区间中,这可能导致数据块不必要地进行资格鉴定。为解决此问题,鉴定器可以执行信号范围检查或执行信号范围估计,并根据信号范围调整鉴定器。在一些情况下,鉴定器可以使用来自子ADC的输出值的子集用于此目的(例如,在校准周期的前半部分期间),并且使用剩余的输出值(或全部的输出值)来构建鉴定直方图(例如,在校准周期的后半段)。在一些实施方案中,可以基于数据块的第一部分(例如,输出值的子集)生成范围直方图。可以基于范围直方图来估计信号范围。可以基于数据块的第二部分(例如,其余输出值)根据信号范围生成鉴定直方图。如果信号没有频繁变化,则可以在某些周期中跳过信号范围估计。
图15是示出根据本公开的一些实施方案的用于鉴定用于交错误差的背景/盲校准的数据的另一示例性方法的流程图。在1502中,确定数据块的信号范围。在一些实施方案中,可以从根据输出值子集生成的范围直方图确定信号范围。范围直方图的一个或多个上部空区间是信号范围的指示符。较小的信号会使上部空区间变空,因为小信号不能运行范围直方图的全范围。
在1504中,可以基于信号范围设置鉴定直方图的范围。例如,可以将鉴定直方图的范围的上限移动到一个或多个上空空区间开始的点。
在1506中,可以基于信号范围来设置用于评估鉴定直方图的可变性测量的一个或多个可编程阈值。该特征可以允许阈值对于信号范围是可调节的,例如具有适当灵敏度的最佳阈值可以用于不同的信号范围。
在1508中,例如,基于使用剩余输出值在1504中设置的范围,生成鉴定直方图。可以仅使用最高有效位(例如[MSB-1:MSB-5])或低于最高有效位的一些位(例如,[MSB-3:MSB-8])来生成鉴定直方图。后者通过将任何输出值合并到顶部区间中的范围之上并将任何输出值合并到底部/零区间中的范围之下来工作。对于给定范围的鉴定直方图,高于该范围上限的值被收集在最高(或“顶部”)直方图区间中。基于鉴定直方图,可以在1508中执行一个或多个检查以生成鉴定结果。
图16是示出根据本公开的一些实施方案的用于鉴定数据块的示例性方法的流程图。图17示出了根据本公开的一些实施方案的鉴定器122内的示例性组件,其可用于实现图15和16的一个或多个部分。
范围估计器1702可以基于信号范围估计(例如,图15的1502)确定数据块的信号范围估计并配置鉴定直方图的范围。例如,如果信号跨越+0到+2047代码,并且使用5位直方图,那么通常每个直方图区间到预期跨越2048/(25)=64个代码。因此,区间0(最低)将是从0到63的任何代码,区间1从64到127,...和区间31(最高)将是代码2016到2047。这些期望假设满量程输入信号。如果信号下降了-18dB,那么只有1/8的区间会被运用。这将导致12%的区间非常大,而其他88%的区间是空的,可能导致可变性测量检查失败。因此,首先使用范围直方图来执行信号范围估计,然后将鉴定直方图的范围设置为非零的范围直方图的最大区间。已经实现了数字硬件(例如图1的直方图函数170)以生成鉴定直方图,因此,可以重新使用用于生成鉴定直方图的相同硬件来生成范围直方图。换句话说,鉴定直方图的范围的上限滑动/缩放以匹配距离范围直方图的顶部的连续空区间停止的位置。在这个具体的例子中,如果信号是-18dB向下,那么范围直方图将显示非零的范围直方图的最大区间值是区间4。鉴定直方图的上限可以调整到最大值为+256(而不是+2048),区间宽度现在为256/32=8。移动直方图的范围可以按2的幂调整范围,例如,1/2满量程,1/4满量程,等等。假设信号范围没有变化,鉴定直方图应该有超过一半的非零区间。
返回参照图16,图16中的流程图示出了可以在图15的鉴定直方图上在1508中执行的一个或多个检查。鉴定器可以以谨慎的方式实现,即使数据块不是连贯输入频率的结果,也不会使数据块失败。
在1602中,鉴定器可以响应于确定鉴定直方图中的多个空区间超过阈值而确定数据块未通过鉴定。例如,如果多个空区间超过区间总数的一半,则数据块将无法通过鉴定。该检查可以验证范围计算是否正确并且输入信号在信号范围内没有移位(因为鉴定直方图是基于范围直方图中未使用的其余输出值生成的)。如果鉴定直方图确实是具有许多空区间(具有相干输入频率的指示符)的大量聚类,则该检查还可以快速验证。在一些实施方案中,图17的快速聚类检查1704可以确定鉴定直方图的多个空区间是否超过阈值。
在1604中,鉴定器可以响应于确定鉴定直方图中的最高区间中的计数值或最低区间中的计数值超过阈值而确定数据块未通过鉴定。此检查以确保为鉴定直方图设置的范围是合适的。直觉是这些边缘情况,其中最高区间或较低区间具有意外高的区间计数值,可以指示该信号小于或大于从范围直方图估计的范围。返回参考给出范围估计器1702的示例,注意,只要信号“大于248”(高于256的所有值进入顶部区间),就会命中鉴定直方图的顶部区间。如果信号电平发生变化或者进行了范围估计中的误差,那么我们的鉴定直方图的顶部区间可能会被击中很多次,可能是50%左右。在鉴定直方图的另一侧,如果信号实际上小于估计范围,则底部区间可能会获得大量命中。虽然这些边缘情况可能导致可变性测量测试自身失败,但是1604中的附加检查可以检查顶部或底部区间的计数值是否在更安全的一侧。在一些实施方案中,如果总计数的预定百分比在鉴定直方图的顶部或底部区间中,则数据块将不能通过鉴定(因为使用了不良范围)。在一些实施方案中,图16的差范围检查1706可以确定鉴定直方图的最高区间的计数值或鉴定直方图的最低区间的计数值是否超过阈值。阈值可以是可编程的。
在1506中,鉴定器可以响应于确定鉴定直方图的可变性测量超过可编程阈值而确定数据块未通过鉴定。例如,鉴定器可以基于等式3确定可变性测量。在某些情况下,截断区间计数值以降低复杂度,并且基于截断的区间计数值的期望值来计算可变性测量。例如,如果5位直方图(32个区间)的区间计数值被截断为11位,则期望值为
Figure BDA0002208332700000171
在一些实施方案中,图17的聚类测量检查1708可以通过将聚类量(例如等式3的可变性测量)与可编程阈值进行比较来确定鉴定结果。
例子
例子1是一种防止多个时间交错的模数转换器的交错误差的盲校准的性能下降的方法,该方法包括:捕获包括由所述多个时间交错的模数转换器之一产生的输出值的数据块;通过评估从所述数据块产生的鉴定直方图的可变性测量来鉴定数据块;响应于确定所述数据块未通过鉴定,跳过所述交错误差的盲校准的更新;和响应于确定所述数据块合格,使用所述数据块来更新所述交错误差的盲校准。
在例子2中,例子1的方法可任选地包括:鉴定数据块包括基于所述数据块确定信号范围。
在例子3中,例子2的方法可任选地包括:鉴定数据块包括基于所述信号范围设置所述鉴定直方图的范围。
在例子4中,例子2或3的方法可任选地包括:鉴定数据块包括设置一个或多个可编程阈值用于基于所述信号范围来评估所述鉴定直方图的可变性测量。
在例子5中,例子1-4中任一项的方法可任选地包括:鉴定数据块包括:基于所述数据块的第一部分生成范围直方图;基于所述范围直方图估计信号范围;和基于所述数据块的第二部分根据所述信号范围生成鉴定直方图。
在例子6中,例子1-5中任一项的方法可任选地包括:鉴定数据块包括响应于确定所述鉴定直方图中的多个空仓超过阈值,确定所述数据块未通过鉴定。
在例子7中,例子1-6中任一项的方法可任选地包括:鉴定数据块包括响应于确定所述鉴定直方图中最高仓中的计数值或最低仓中的计数值超过阈值,确定所述数据块未通过鉴定。
在例子8中,例子1-7中任一项的方法可任选地包括:鉴定数据块包括响应于确定所述鉴定直方图的可变性测量超过可编程阈值,确定所述数据块未通过鉴定。
在例子9中,例子1-8中任一项的方法可任选地包括:鉴定数据块包括从所述鉴定直方图的平均计数值来计算所述鉴定直方图的仓中的计数值的距离之和。在某些情况下,鉴定直方图的平均计数值是鉴定直方图的计数值的预期值。
在例子10中,例子1-9中任一项的方法可任选地包括:鉴定数据块包括:将所述鉴定直方图与预期直方图进行比较;和基于所述比较评估所述可变性测量。
例子11是一种用于校准多个时间交错的模数转换器的交错误差的盲校准系统,盲校准系统包括:直方图函数,用于基于所述多个时间交错的模数转换器之一产生的值来产生鉴定直方图;鉴定器,用于测量所述鉴定直方图中的聚类量,并基于所述聚类量来输出鉴定结果;和可由所述鉴定器的鉴定结果控制的交错误差校准引擎。
在例子12中,例子11的盲校准系统可任选地包括:鉴定器包括:范围估计器,用于确定由所述多个时间交错的模数转换器之一产生的值的信号范围估计,并基于所述信号范围估计来配置所述鉴定直方图的范围。
在例子13中,例子11或12的盲校准系统可任选地包括:所述鉴定器通过比较聚类量与可编程阈值来确定鉴定结果。
在例子14中,例子11-13中任一项的盲校准系统可任选地包括:所述鉴定器通过在所述鉴定直方图和预期直方图之间添加计数值的差异来确定聚类量。
在例子15中,例子11-14中任一项的盲校准系统可任选地包括:鉴定器包括:快速聚类检查,用于确定所述鉴定直方图的多个空仓是否超过阈值。
在例子16中,例子11-15中任一项的盲校准系统可任选地包括:所述鉴定器包括:差范围检查,用于确定所述鉴定直方图的最高仓的计数值或所述鉴定直方图的最低仓的计数值是否超过阈值。
在例子17中,例子11-16中任一项的盲校准系统可任选地包括:所述鉴定结果指示交换误差校准引擎是保持交错误差校正系数的先前值还是更新交错误差校正系数。
在例子18中,例子11-17中任一项的盲校准系统可任选地包括:所述交错误差校准引擎包括:交错误差提取器,用于导出所述交错误差并基于所述交错误差来更新所述交错误差校正系数;和交错误差校正块,用于应用交错误差校正系数来减少交错误差。
例子19是模数转换器,包括:多个时间交错的构件,用于根据旋转序列对模拟输入信号进行采样;构件,用于通过观察由多个时间交错的构件之一产生的值来提取交错误差;和数字处理构件,用于检测所述模拟输入信号是否满足一个或多个鉴定条件并输出鉴定结果以控制用于提取交错误差的构件的状态。
在例子20中,例子19的模数转换器可任选地包括:数字处理构件包括:构件,用于评估基于由所述多个时间交错的构件之一产生的值来产生的鉴定直方图的统计。
例子21是用于执行本文描述的任何一种方法的设备。
变化和实施
注意,
Figure BDA0002208332700000201
是一个普遍的问题情况(如等式2所示),其中只有K个离散数据点被采样。在这个一般问题的情况下,有两种情况。第一种情况是K=k*M,其中k和M是整数,M是子ADC的数量。第二种情况是K的其他值。
在第一种情况下,输入信号不仅与ADC同步或相干,而且与子ADC同步或相干。这意味着每个子ADC样本
Figure BDA0002208332700000202
中的离散K数据点都在信号中。例如,对于两个子ADC(M=2),并且
Figure BDA0002208332700000203
作为输入频率,存在K=2个离散数据点(和一个幅度点)。由于K=2=1*M,每个子ADC每次都对2个离散数据点中的1个进行采样。利用
Figure BDA0002208332700000204
作为输入频率,每个子ADC对8个离散数据点中的4个(或4个振幅点中的2个)进行采样。
在第二种情况下,输入信号与子ADC不同步/相干。这意味着平均而言,即使s信号中只有K个离散数据点,每个子ADC随时间均等地采样所有K个数据点,因此校准可能不会受到影响。如果K非常小(例如,K=3),则鉴定器可能仍然失败,因为鉴定器在单个子ADC的鉴定直方图中查看“丰富度”或幅度值的多样性。如果需要,可以实现鉴定器以单独限定多个子ADC,并比较鉴定结果以检测这种情况。但是,出于效率和简单性的原因,可以设计鉴定器以使这种情况更加谨慎(假设ADC在较长时间内不会看到这样的输入频率)。
在一些实施方案中,ADC(例如,图1中所示的一个)可以包括多个时间交错的构件(例如,subADC[0]112、subADC[1]114、...和subADC[M-1]116),用于根据旋转序列对模拟输入信号进行采样。ADC还包括用于通过观察由多个时间交错的构件之一产生的值来提取交错误差的装置(例如图1的交错误差校准引擎150)。ADC还可以包括数字处理构件,用于检测模拟输入信号是否满足一个或多个鉴定条件(例如,没有连贯的输入频率),并输出鉴定结果以控制用于提取交错误差的装置的状态(例如,图1和17的鉴定器122)。选择鉴定条件以降低背景/盲校准的发散或失败的风险,例如,防止基于“坏”数据的“坏”校准更新。数字处理构件可以包括用于评估基于由多个时间交错的构件之一产生的值产生的鉴定直方图的统计量的装置。数字处理构件可以包括以下中的一个或多个:专用数字硬件、数字逻辑,以及被配置为执行指令以执行本文描述的方法的一个或多个处理器。
在一些实施方案中,可以仅在鉴定直方图的非零区间上计算可变性测量值,其中非零区间的区间计数值的对应平均值。
在一些实施方案中,增加直方图区间的数量增加了复杂性,但是可以增加检测相干输入频率的准确度。
在一些实施方案中,将进入鉴定直方图的输出值的缩放调整为除2的幂之外的值(例如,相当于抓取最重要的位)增加了复杂性,但是可以增加检测相干频率的准确度。
在某些情况下,可以运行自相关来检测相干输入频率,而不是使用直方图。然后,鉴定器可以将自相关的峰值与可编程阈值进行比较。然而,就功率和面积而言,这种自相关方案比使用粗略直方图要昂贵得多。
在某些情况下,可以在交错误差校准引擎平均器之前实现陷波滤波器,以滤除相干输入频率以解决发散问题。然而,覆盖所有相干输入频率的陷波滤波器可能很容易需要数百个滤波器抽头,并且还可能产生零点并在零点之间获得变化,这可能加剧其他问题。
在某些情况下,时间交错的ADC具有参考ADC,以帮助后台校准方案收敛到最佳交错误差校正系数。当选择参考ADC以对模拟输入进行采样时,参考ADC可以与另一个选定的子ADC基本上同时对模拟输入信号进行采样。虽然这可以帮助解决这里讨论的背景校准的问题,但是它需要额外的ADC和附加的时钟电路来适当地选择参考ADC。因此,包含参考ADC并不总是可行的。当参考ADC不可行时,则解决有问题的输入条件的方案有利于防止校准失败。
ADC可以在许多地方找到,例如宽带通信系统、音频系统、接收器系统等。ADC可以转换表示现实世界现象的模拟电信号,例如光、声音、温度或压力,以用于数据处理目的。设计ADC是一项非常重要的任务,因为每个应用可能在性能、功耗、成本和尺寸方面都有不同的需求。ADC广泛应用于通信、能源、医疗保健、仪器仪表和测量、电机和功率控制、工业自动化和航空航天/国防。
这里讨论的特征可适用于在许多不同应用中使用的转换器。这里描述的特征特别适用于线性很重要的系统。各种示例性应用包括医疗系统、科学仪器、运输系统、航空航天系统、无线和有线通信、雷达、工业过程控制、音频和视频设备、消费者设备和其他基于转换器的系统。
用于鉴定数据块的各种装置的部分可以包括用于执行本文描述的功能的电子电路。在一些情况下,装置的一个或多个部分可以由片上处理器或控制器提供,该处理器或控制器专门配置用于执行本文所述的功能。例如,片上处理器或控制器可以包括一个或多个专用组件,或者可以包括可编程逻辑门,其被配置为执行本文描述的功能。该电路可以在模拟域、数字域或混合信号域中操作(但优选地在数字域中)。在一些情况下,处理器或控制器可以被配置为通过执行存储在可由片上处理器或控制器访问的非暂时性计算机介质上的一个或多个指令来执行本文描述的功能。
在一个示例实施方案中,提供转换器和片上处理器的芯片(或集成电路)可以提供在相关电子设备的板上。该板可以是通用电路板,其可以保持电子设备的内部电子系统的各种组件,并且还提供用于其他外围设备的连接器。例如,具有转换器和片上处理器的芯片可以与相关电子设备的组件(例如,信号发生器、处理器、存储器、发送器、接收器等)通信。更具体地,电路板可以提供电连接,系统的其他部件可以通过电连接进行电气通信。任何合适的处理器(包括数字信号处理器、微处理器、支持芯片组等)、计算机可读非暂时存储器元件等可以基于特定配置需求、处理需求、计算机设计等适当地耦合到板。其他组件,如外部存储器、附加传感器、音频/视频显示器控制器和外围设备,可以作为插卡,通过电缆连接到电路板,或集成到电路板本身。
还必须注意,此处概述的所有规范、尺寸和关系(例如,处理器的数量、逻辑运算等)仅出于示例和教学的目的而提供。在不脱离本公开的精神或示例和所附权利要求的范围的情况下,可以显着地改变这样的信息。该说明书仅适用于一个非限制性示例,因此,它们应被解释为如此。在前面的描述中,已经参考特定处理器和/或组件布置描述了示例实施方案。在不脱离示例和所附权利要求的范围的情况下,可以对这些实施方案进行各种修改和改变。因此,说明书和附图应被视为说明性的而非限制性的。
注意,在本说明书中,对“一个实施方案”,“示例实施方案”、“实施方案”、“另一个实施方案”、“一些实施方案”、“各种实施方案”、“其他实施方案”、“替代实施方案”等中包括的各种特征(例如,元件、结构、模块、组件、步骤、操作、特性等)的引用旨在表示任何这样的特征包括在本公开的一个或多个实施方案中,但是可以或可以不必在相同的实施方案中组合。
同样重要的是要注意,这里描述的功能仅示出了可由图中所示系统执行或在其内执行的一些可能功能。在适当的情况下可以删除或移除这些操作中的一些,或者可以在不脱离本公开的范围的情况下显着地修改或改变这些操作。此外,这些操作的时间可能会大大改变。出于示例和讨论的目的提供了前述操作流程。本文描述的实施方案提供了实质的灵活性,因为可以提供任何合适的布置、时间顺序、配置和定时机制而不脱离本公开的教导。
对于本领域技术人员可以确定许多其他改变、替换、变化、代替和修改,并且本公开旨在涵盖落入示例和所附权利要求的范围内的所有这样的改变、替换、变化、代替和修改。注意,上述装置的所有可选特征也可以关于本文描述的方法或过程来实现,并且示例中的细节可以在一个或多个实施方案中的任何地方使用。

Claims (24)

1.一种防止多个时间交错的模数转换器的交错误差的盲校准的性能下降的方法,该方法包括:
捕获包括由所述多个时间交错的模数转换器之一产生的输出值的数据块;
通过评估从所述数据块产生的鉴定直方图的可变性测量来鉴定数据块;
响应于确定所述数据块未通过鉴定,跳过所述交错误差的盲校准的更新;和
响应于确定所述数据块合格,使用所述数据块来更新所述交错误差的盲校准。
2.权利要求1所述的方法,其中鉴定数据块包括:
基于所述数据块确定信号范围。
3.权利要求2所述的方法,其中鉴定数据块包括:
基于所述信号范围设置所述鉴定直方图的范围。
4.权利要求2所述的方法,其中鉴定数据块包括:
设置一个或多个可编程阈值用于基于所述信号范围来评估所述鉴定直方图的可变性测量。
5.权利要求1所述的方法,其中鉴定数据块包括:
基于所述数据块的第一部分生成范围直方图;
基于所述范围直方图估计信号范围;
基于所述数据块的第二部分根据所述信号范围生成鉴定直方图。
6.权利要求1所述的方法,其中鉴定数据块包括:
响应于确定所述鉴定直方图中的多个空仓超过阈值,确定所述数据块未通过鉴定。
7.权利要求1所述的方法,其中鉴定数据块包括:
响应于确定所述鉴定直方图中最高仓中的计数值或最低仓中的计数值超过阈值,确定所述数据块未通过鉴定。
8.权利要求1所述的方法,其中鉴定数据块包括:
响应于确定所述鉴定直方图的可变性测量超过可编程阈值,确定所述数据块未通过鉴定。
9.权利要求1所述的方法,其中鉴定数据块包括:
从所述鉴定直方图的平均计数值来计算所述鉴定直方图的仓中的计数值的距离之和。
10.权利要求1所述的方法,其中鉴定数据块包括:
将所述鉴定直方图与预期直方图进行比较;和
基于所述比较评估所述可变性测量。
11.一种用于校准多个时间交错的模数转换器的交错误差的盲校准系统,该盲校准系统包括:
直方图函数,用于基于所述多个时间交错的模数转换器之一产生的值来产生鉴定直方图;
鉴定器,用于测量所述鉴定直方图中的聚类量,并基于所述聚类量来输出鉴定结果;和
可由所述鉴定器的鉴定结果控制的交错误差校准引擎。
12.权利要求11所述的盲校准系统,其中所述鉴定器包括:
范围估计器,用于确定由所述多个时间交错的模数转换器之一产生的值的信号范围估计,并基于所述信号范围估计来配置所述鉴定直方图的范围。
13.权利要求11所述的盲校准系统,其中所述鉴定器通过比较聚类量与可编程阈值来确定鉴定结果。
14.权利要求11所述的盲校准系统,其中所述鉴定器通过在所述鉴定直方图和预期直方图之间添加计数值的差异来确定聚类量。
15.权利要求11所述的盲校准系统,其中所述鉴定器包括:
快速聚类检查,用于确定所述鉴定直方图的多个空仓是否超过阈值。
16.权利要求11所述的盲校准系统,其中所述鉴定器包括:
差范围检查,用于确定所述鉴定直方图的最高仓的计数值或所述鉴定直方图的最低仓的计数值是否超过阈值。
17.权利要求11所述的盲校准系统,其中所述鉴定结果指示交换误差校准引擎是保持交错误差校正系数的先前值还是更新交错误差校正系数。
18.权利要求11所述的盲校准系统,其中所述交错误差校准引擎包括:
交错误差提取器,用于导出所述交错误差并基于所述交错误差来更新所述交错误差校正系数;和
交错误差校正块,用于应用交错误差校正系数来减少所述交错误差。
19.模数转换器,包括:
多个时间交错的构件,用于根据旋转序列对模拟输入信号进行采样;
构件,用于通过观察由多个时间交错的构件之一产生的值来提取交错误差;和
数字处理构件,用于确定由所述多个时间交错的构件之一产生的值中的可变性水平,并基于所述可变性水平来输出鉴定结果以控制用于提取交错误差的构件的状态。
20.权利要求19所述的模数转换器,其中所述数字处理构件包括:
构件,用于评估基于由所述多个时间交错的构件之一产生的值来产生的鉴定直方图的统计。
21.一种防止多个时间交错的模数转换器的交错误差的校准偏差的方法,该方法包括:
捕获包括由所述多个时间交错的模数转换器之一产生的输出值的数据块;
确定所述数据块是否是到所述多个时间交错的模数转换器的输入信号的结果,所述模数转换器具有与所述多个时间交错的模数转换器之一相干的输入频率;和
响应于确定所述数据块是具有与所述多个时间交错的模数转换器之一相干的输入频率的输入信号的结果,跳过所述交错误差的校准的更新。
22.权利要求21所述的方法,还包括:
否则,使用所述数据块来更新所述交错误差的校准。
23.权利要求21所述的方法,其中确定所述输入信号是否与所述多个时间交错的模数转换器之一相干包括:
确定所述数据块中的多样性水平;和
将所述多样性水平与阈值进行比较。
24.权利要求21所述的方法,其中确定所述输入信号是否与所述多个时间交错的模数转换器之一相干包括:
确定所述数据块中的聚类量;和
将所述聚类量与阈值进行比较。
CN201910889687.1A 2018-09-21 2019-09-20 用于时间交错的adc的交错误差的背景或盲校准中的基于直方图的数据鉴定 Active CN110943741B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/138,886 2018-09-21
US16/138,886 US10536155B1 (en) 2018-09-21 2018-09-21 Histogram-based qualification of data used in background or blind calibration of interleaving errors of time-interleaved ADCS

Publications (2)

Publication Number Publication Date
CN110943741A true CN110943741A (zh) 2020-03-31
CN110943741B CN110943741B (zh) 2023-11-24

Family

ID=69141318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910889687.1A Active CN110943741B (zh) 2018-09-21 2019-09-20 用于时间交错的adc的交错误差的背景或盲校准中的基于直方图的数据鉴定

Country Status (3)

Country Link
US (1) US10536155B1 (zh)
CN (1) CN110943741B (zh)
DE (1) DE102019125422A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10983888B1 (en) * 2018-12-12 2021-04-20 Amazon Technologies, Inc. System and method for generating dynamic sparse exponential histograms
US11374601B2 (en) * 2020-03-13 2022-06-28 Texas Instruments Incorporated Interleaving ADC error correction methods for Ethernet PHY
US11316707B2 (en) 2020-03-13 2022-04-26 Texas Instruments Incorporated Low power methods for signal processing blocks in ethernet PHY
US11942957B2 (en) 2021-02-15 2024-03-26 Analog Devices, Inc. Firmware-based interleaved-ADC gain calibration and hardware-thresholding enhancements
KR20220142213A (ko) 2021-04-14 2022-10-21 삼성전자주식회사 아날로그-디지털 변환 회로 및 이를 포함하는 수신기

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1859009A (zh) * 2005-05-03 2006-11-08 安捷伦科技有限公司 用于时间交错式数据转换器的定时校准的系统与方法
CN105720981A (zh) * 2014-12-17 2016-06-29 美国亚德诺半导体公司 用于模数转换器的微处理器辅助校准
CN106385257A (zh) * 2016-10-26 2017-02-08 苏州迅芯微电子有限公司 应用于时间交织模数转换器的校准算法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198416B1 (en) * 1999-04-16 2001-03-06 Scott R. Velazquez Linearity error compensator
US7450043B2 (en) * 2006-10-31 2008-11-11 Lecroy Corporation Method of compensating for deterministic jitter due to interleave error
US9029825B2 (en) * 2010-06-16 2015-05-12 Nec Corporation Semiconductor device and manufacturing method for semiconductor device
US8810442B1 (en) * 2013-02-14 2014-08-19 Pmc-Sierra Us, Inc. Background calibration of aperture center errors in analog to digital converters
US8816886B1 (en) * 2013-03-15 2014-08-26 Pmc-Sierra Us, Inc. Method and apparatus to control the effective gain of a statistically calibrated analog to digital converter
WO2015120315A1 (en) * 2014-02-06 2015-08-13 Massachusetts Institute Of Technology Reducing timing-skew errors in time-interleaved adcs
US9385737B1 (en) * 2014-12-11 2016-07-05 Maxin Integrated Products, Inc. Adaptive correction of interleaving errors in time-interleaved analog-to-digital converters
US9748966B2 (en) 2015-08-06 2017-08-29 Texas Instruments Incorporated Histogram based error estimation and correction

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1859009A (zh) * 2005-05-03 2006-11-08 安捷伦科技有限公司 用于时间交错式数据转换器的定时校准的系统与方法
CN105720981A (zh) * 2014-12-17 2016-06-29 美国亚德诺半导体公司 用于模数转换器的微处理器辅助校准
CN106685424A (zh) * 2014-12-17 2017-05-17 美国亚德诺半导体公司 用于模数转换器的微处理器辅助校准
CN106385257A (zh) * 2016-10-26 2017-02-08 苏州迅芯微电子有限公司 应用于时间交织模数转换器的校准算法

Also Published As

Publication number Publication date
CN110943741B (zh) 2023-11-24
DE102019125422A1 (de) 2020-03-26
US10536155B1 (en) 2020-01-14

Similar Documents

Publication Publication Date Title
CN110943741B (zh) 用于时间交错的adc的交错误差的背景或盲校准中的基于直方图的数据鉴定
US8193956B2 (en) Meter and freeze of calibration of time-interleaved analog to digital converter
US9793910B1 (en) Time-interleaved ADCs with programmable phases
CN105610443B (zh) 在时间交错模数转换器中减少顺序依赖的失配误差的方法和系统
CN109756226B (zh) 参考dac的背景校准和adc中的量化非线性
CA2988710C (en) Calibration and tracking of receiver
JP5260549B2 (ja) 機器チャンネルの高調波ひずみ補償
CN104052477B (zh) 用于模拟数字转换器校准的系统、方法及记录介质
JP2006313162A (ja) 時間インターリーブされたデータコンバータのタイミングを較正するためのシステム及び方法
US10056914B2 (en) Frequency-domain ADC flash calibration
US20140100822A1 (en) Multi-signal covariance and correlation processing on a test and measurement instrument
US8736479B2 (en) Reducing metastability in analog to digital conversion
US20230299780A1 (en) Cloud Assisted Calibration of Analog-to-Digital Converters
CN106341131A (zh) 模数转换器的比较器偏移的后台估计
US7183953B2 (en) Calibrating automatic test equipment containing interleaved analog-to-digital converters
US9692437B2 (en) Analog-to-digital converting device and method of operating analog-to-digital converting device
CN113574803B (zh) 校准时间交错模数转换器
US11942957B2 (en) Firmware-based interleaved-ADC gain calibration and hardware-thresholding enhancements
TW201933780A (zh) 數位類比顫動調整
US20230011449A1 (en) Apparatus and method for calibrating mismatches of time-interleaved analog-to-digital converter
Garg et al. Dynamic testing of ADC: a review
Qiu et al. Blind Calibration Method of Gain and Time-skew Mismatches in Time-interleaved ADCs
Kerzerho et al. ADC Production Test Technique Using Low-Resolution Arbitrary Waveform Generator
WO2020205325A1 (en) Calibrating a time-interleaved analog-to-digital converter
Liu et al. Calibration of timing mismatch in a two-channels time-interleaved ADC based on testing signal and its verification on FPGA

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant