CN1859009A - 用于时间交错式数据转换器的定时校准的系统与方法 - Google Patents
用于时间交错式数据转换器的定时校准的系统与方法 Download PDFInfo
- Publication number
- CN1859009A CN1859009A CNA200610075752XA CN200610075752A CN1859009A CN 1859009 A CN1859009 A CN 1859009A CN A200610075752X A CNA200610075752X A CN A200610075752XA CN 200610075752 A CN200610075752 A CN 200610075752A CN 1859009 A CN1859009 A CN 1859009A
- Authority
- CN
- China
- Prior art keywords
- signal
- sample
- error
- sampling
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/662—Multiplexed conversion systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明提供了一种用于校准时间交错式采样器的方法,该方法包括将校准信号施加到时间交错式采样设备,其中该信号与该设备上的至少一个采样时钟相干,并且是周期性的,并且具有预定的频谱内容和频率;通过所述时间交错式采样设备在多个相位处对校准信号进行采样以形成样本;对所形成的样本进行平均;以及基于平均校准信号样本来计算每个样本的相位误差。
Description
技术领域
本发明涉及用于时间交错式数据转换器的定时校准的系统与方法。
背景技术
所有与真实世界进行交互的数字系统都必须把连续的模拟信号转换成离散的表示并且/或者把那些离散的表示转换回连续信号。在模拟和数字世界之间搭起桥梁的设备就是数据转换器。毫无意外,数模转换器(DAC)和模数转换器(ADC)被广泛地用在各种各样的应用中,其中包括电信、医学成像、消费电子产品以及通用测量。包括DAC和ADC组件的系统可以通过它们的采样率来表征,所述采样率是对系统将模拟电压转换成数字样本或者将数字样本转换成模拟电压的频率的度量。分析输入模拟波形的系统的容量或带宽受到构成它的ADC的采样率的限制。
目前提高数据转换系统的总体采样率的方法是交错使用多个ADC或DAC。这样的系统交错使用M个单独的采样率为fs的采样切片(slice)以形成总采样率为M乘以fs的转换器。这个技术被用来提高交错使用多于一个采样切片的单块数据转换器和交错使用多于一个数据转换芯片的数据转换系统的带宽。现在交错技术被用在一些ADC中,例如安捷伦技术有限公司的4GSa/s和20GSa/s数据转换器。到2003年时,安捷伦已经设计了包含多达80个分离的采样切片、按20千兆样本/秒(GSa/s)的总采样率运行的ADC。
虽然交错使用诸如ADC和DAC的组件是提高信号处理系统的最大采样率的强有力的技术,但是交错式转换器的性能受到偏移和增益失配以及被交错切片之间的定时误差的限制。电压和采样时钟定时的校准对于在不严重降低准确性的情况下提高最大采样率都是至关重要的。一般,当交错到最低有效位(LSB)的1/2以内时调准最快回转(slewing)信号就足够了。对于示波器应用,定时误差必须小于最快输入信号周期的0.4%。用于校准交错程度很高的转换器系统的一种方法是施加外部信号,在存储器中捕获该外部信号,然后处理这个信号以确定采样切片的相对时间偏移。一旦得知定时偏移误差,则有两种一般的校正方法。一种方法是建立片上时间延迟电路,该电路对采样时钟进行细调以去除测量到的时间偏移。另一种方法是通过对捕获到的样本进行插值以产生对所采样的数据的估计,从而对采样时间误差进行数字式的校正。任一种方法所需要的时间偏移测量的传统实现方式需要相当大量的板上或片上高速存储器。对存储器的高要求影响了制造数据转换系统的物理尺寸和成本。
在一般的前台校准期间,测试信号被切换进来以向转换器系统施加专用校准信号。对某时间间隔的全部响应在存在于数据转换器上或者其外部的存储器中被捕获。然后,对校准信号源的响应被变换到频域中,以计算每切片时间偏移。现有的校准信号包括周期性信号(正弦波、方波)或者非周期性信号(斜坡信号)。一种传统的进行时间偏移测量的方法如下:
1.施加频率为F的正弦波,其中正弦波的相位不锁定到转换器时钟;
2.捕获ADC响应的N乘以M个连续样本,其中M是交错式转换器中切片的数目,而N是每个切片所需要的样本数目;
3.将时间记录解交错成M个分离的记录,每个记录有N个样本;
4.对M个记录中的每一个执行快速傅立叶变换(FFT);
5.找到与频率为F的激励正弦波最接近的FFT bin的相位;
6.比较从M个切片中的每一个中找到的相位来确定每个切片的相对相位偏移;以及
7.利用校准信号频率和转换器采样率将相位偏移转换成时间偏移。
在Corcoran的题为“Timing and amplitude error estimation for time-interleaved analog-to-digital converters”的美国专利No.5,294,926、Jenq的题为“Interleaved digitizer array with calibrated sample timing”的美国专利No.4,763,105以及Schachner等人的题为“Self-calibration of an oscilloscopeusing a square-wave test signal”的美国专利No.6,269,317中描述了前台校准的三种特定实现方式,这里通过引用将这些专利的公开内容结合进来。结合后台校准的方法允许转换器正常工作并且允许转换器对其自身的信号进行自动校准。
在校准的过程中,需要较长的捕获记录来平均掉不相关的噪声源,从而提高测量的准确性。不幸的是,较长的捕获记录要求更多高速样本存储装置,例如高速RAM,并且样本存储装置被限制在高速ADC中。使用数据转换器的外部存储器的用于定时校准的片外方法往往在计算上更加复杂并且必然要慢得多。直接实现这些用于片上校准的片外方法效率很低并且计算强度很大。
最后,虽然只有很少的数据转换器具有片上定时校准系统,但是某些数据转换器已经结合了定时调整电路。实现片上定时校准的一个剩余的障碍就是确定那些要通过定时调整电路进行的定时调整。
发明内容
本发明的某些实施例针对用于校准的方法,该方法包括将校准信号施加到时间交错式采样设备上,其中该信号与该设备上的至少一个采样时钟相干并且是周期性的;在多个相位处对校准信号进行采样;在每个相位处对校准信号样本进行平均;以及基于每个相位处的平均校准信号样本计算每个样本的相位误差。根据本发明的实施例,可以被校准的设备的示例是诸如ADC和DAC的交错式设备,它们被用在例如飞行时间质谱分析、军事应用、软件无线电应用、示波器、精确时间测量等应用中。
本发明的其他实施例包括以下方法,在该方法中使用对周期性波形的相干平均来估计数据转换器采样切片的相对时延。这种方法只需要对现有转换器体系结构在硬件上进行最小限度的修改。分离的校准控制器使用这些相对时延估计值来反复地调整每个采样切片的时钟。用于诸如安捷伦技术有限公司的20GSa/s ADC这样的复杂的交错式数据转换器的片上校准减少了其所需要的软件支持。根据本发明实施例的内置校准还具有以下的附加优点,即减少测试时间从而减少了测试成本以及减少了末端应用中的校准时间。
本发明的某些实施例将校准信号施加到待校准的数据转换器。校准信号频率相对于待校准的转换器上的采样时钟频率具有确定的比率;其相位被锁定到采样时钟信号。在某些实施例中,不要求校准信号被完美地锁定到转换器的采样时钟(见周期滑移(cycle slip))。在某些实施例中,使用与采样时钟信号相关联的校准频率可以使校准数据转换器所需要的样本存储装置的量达到最小。
本发明的其他实施例可以被用于校准分离的仪器上的转换器。根据本发明的某些实施例,在对数据转换器进行校准之后,可以更加准确地实现要求仪器被交错使用或者在时间上同步的应用。
本发明的其他实施例通过分析由时间交错式数据转换器获得的数据来确定时间交错式系统对校准信号的频率响应。在本发明的某些实施例中所分析的数据是在分离的时间点上获取的离散样本。这些实施例关注存在于校准信号的周期性波形中的所有样本的相位和幅度。应用到针对每个切片进行平均的校准波形的离散傅立叶变换得出各个切片的频率响应。
前面已经相当宽泛地概括了本发明的特征,以便于可以更好的理解下面对本发明的详细描述。在下文中将描述本发明另外的特征和优点,它们构成了本发明权利要求书的主题。应当理解所公开的概念和特定实施例可以很容易地用作为了实现与本发明相同的目的而进行修改或设计其他结构的基础。还应当意识到这种等同结构并不脱离在所附权利要求书中所提出的本发明的范围。从下面结合附图进行考虑的描述中,可以更好的理解就其组织结构和操作方法而言被认为是本发明特性的新颖特征和另外的目的和优点。但是,应当清楚地理解每一幅图都仅仅用于说明和描述目的,而不应当被认为是对本发明的限制。
附图说明
为了更完整地理解本发明,现参考结合附图的以下描述,在附图中:
图1示出了根据本发明实施例的校准设备的方法;
图2示出了根据本发明实施例的用于测量多个DAC的时间偏移并且使用相干定时校准来校准多个DAC的系统的框图;
图3是根据本发明实施例的测量一对ADC之间的时间偏移并且校准掉时间偏移的系统的框图;
图4是交错式ADC的工作的图示;
图5是将周期滑移示为N个周期的周期性平均的1/8周期小增量的图不;
图6示出了根据本发明实施例的离散傅立叶变换的频率响应的样本图;
图7是示出根据本发明实施例的相位相干定时校准算法中的主要步骤的框图;以及
图8是采样时钟生成和调整游标(vernier)的图示。
具体实施方式
如上所述,数据转换系统的速度和带宽可以通过使用多个交错式转换器来提高。对于诸如飞行时间质谱分析、军事应用、软件无线电应用、示波器、精确时间测量等的应用,需要交错程度很高的数据转换器。交错式设备的性能依赖于那些动作统一并且捕获/生成相同间隔的样本的交错的单元。定时信息由时钟提供并且确保每个交错式组件在完全正确的时刻执行其功能,例如信号采样功能。在交错式ADC和DAC的情况中,使用多个采样时钟对每个单独的元件的采样进行定时。要获得最佳的准确性,需要交错式设备的定时校准。
许多现有的定时校准方法是在支持微处理器的软件中脱机进行的。这些方法需要工作在采样率的巨大的捕获存储器,并且数据记录的大小和定时分辨率受捕获存储器的限制,从性能和制造的角度来看,实现所述捕获存储器是很昂贵的。现有的基于软件的定时校准大约要花费11秒来完成,给用户带来了不便。下面要描述的本发明的实施例则要快得多并且不会给用户带来不便。这些实施例需要更小的片上捕获存储器,因此成本更少并且物理尺寸也可以更小。
本发明的某些实施例是用于交错式设备的前台校准的系统和方法。这样,这些实施例具有与正常工作模式分离的校准模式。在校准模式期间,当专用校准信号被施加时停止对输入的转换。下面将就时间交错式ADC来描述本发明的某些实施例。但是,这些实施例很容易延伸到对时间交错式DAC的校准。而其他的实施例则适合于交错式ADC和DAC仪器模块。另外,本发明的某些实施例可以调准ADC和DAC切片或仪器模块以具有相同的定时,而不是交错定时。
图1示出了根据本发明的实施例校准交错式采样设备的方法。本发明的实施例还可以用来校准位于被一起使用的分离的仪器上的数据转换器。在过程102中,信号被施加到正在被校准的设备上或者被正在被校准的设备接收。在优选实施例中,校准信号被施加到时间交错式采样设备上,例如模数转换器(ADC)、数模转换器(DAC)和/或这些设备的组合。而且,所施加的校准信号是周期性的,并且以合理的方式与设备上的至少一个采样时钟相关联。这样的周期信号包括正弦波、方波和三角波。对校准信号的主要要求是其要重复并且具有与设备的采样率有固定关系的周期。次要的要求提高校准的准确性。这些要求包括较小的频率偏移(所谓的周期滑移,后面会讨论)和带宽限制(防止混叠频谱成分具有类似相关噪声源的行为)。快速回转信号作为校准信号是很理想的,这是因为当信号的幅度迅速变化并且相应地信号的相邻测量结果具有更大差异时定时误差最容易分辨。
根据本发明的某些实施例的片上定时校准方法采用与正在被校准的转换器上的采样时钟相干的周期性校准信号。相干校准信号是指相位锁定到参考时基的信号。该校准信号不必精确锁定,而是可以有略微的频率偏离(可容许误差,后面会对其量化)。这种校准信号被保证在与ADC时钟保持某种关系的情况下进行重复,从而实现对周期性校准波形的硬件平均。硬件平均在不增加片上捕获存储器的情况下大大地减少了不相关的噪声。然后,可以对平均后的时间记录进行处理以确定各种采样时钟的相位关系。此外,代替对时间记录求平均或者除了对时间记录求平均之外,可以对连续的相位测量的结果进行平均。
在过程104中,施加到设备上的校准信号在多个相位处被采样。所收集的数据量和样本数目可以改变。在优选实施例中,采取了80个采样切片的校准信号。
在过程106中,对在每个相位处获取的被采样校准信号进行平均。例如,与时钟相位0、π/2、π、3π/2等相对应的捕获缓冲器与来自相同时钟相位的其他样本捕获缓冲器一起被取平均。
在过程108中,基于每个相位处的平均校准信号计算每个样本的相位误差。每个样本的相位误差代表信号样本与已针对获取样本的相位进行调整的前一信号样本的所需时间间隔之间的差异。在本发明的某些实施例中,通过从经平均的信号中延展(unwrap)出相位误差并且找出平均相位偏移来计算相位误差。然后从每个样本的相位误差中减去平均相位偏移来产生该样本的相位误差。
在本发明的某些实施例中,计算出的相位误差被用于调整定时电路。相位误差可以以过程108中所产生的形式被使用,或者例如可以被转换成用于定时修正系统的系数或乘数。在其他实施例中,计算出的相位误差可以被用来通过以硬件或软件的方式进行数字滤波来控制采样校正。在本发明的其他实施例中,图1中所示出的上述过程可以被用来生成频率响应校准曲线。该过程可以被用来为每个相位创建频率响应。例如,来自过程106的平均信号的DFT是对该相位的频率响应的估计。(如果目的是为了确定频率响应,则可能需要具有更多频谱成分的周期性校准信号。)频率响应数被用在某些实施例中以修改被校准的设备的频率响应特性。
图2是根据本发明实施例的用于校准信号数字转换器的示例性系统的框图。该系统包括经由传输装置202(例如,电缆或其他合适的传输装置)连接到数字转换器203的波形生成器201。波形生成器201向数字转换器203输出校准信号。在这个实施例中,数字转换器203包括时间交错的第一ADC(ADC1)204和第二ADC(ADC2)205。在其他实施例中,使用其他组件,例如DAC。在本发明的实施例中,可以包括不同数目的时间交错式组件(例如ADC),因而实施例并不限于图2中的包括两个这种时间交错式组件的示例。ADC的采样时钟规定了时钟单元为ADC1和ADC2提供哪些采样时钟,所述时钟单元可以包含用于调整一个时钟相对于其他时钟的相位的电路。因而,波形生成器201所施加的信号提供参考信号,并且每个ADC在相对于该参考信号的不同时间处执行它们各自的动作。在样本寄存器206中存储样本并且对它们进行平均。本发明允许信号被平均并且被存储,从而减少了对存储器的要求。在其他实施例中,样本寄存器206存在于其他位置,例如板上ADC1 204和/或ADC2 205。样本寄存器206包含两个平均后缓冲器。第一缓冲器包含ADC1的样本并且包括周期性波形的一个周期(在获取的过程中被平均)。第二缓冲器包含ADC2的样本并且包括校准波形的一个周期(在获取的过程中被平均)。包含在来自样本寄存器206的平均后缓冲器中的信号的相位误差被用来确定要经由定时调整电路207中的游标电路进行的合适的调整。在本发明的其他实施例中,给出了本发明另外的特征。例如,在其他实施例中,可以将多于一个数字转换器模块连接到波形生成器201,并且可以对数据转换模块进行时间交错,如下面图8中所述。
图3示出了根据本发明实施例的用于测量多个数据转换器的时间偏移并且使用相干定时校准对多个数据转换器进行校准的示例性系统的框图。所述系统300对每个数据转换器的采样时钟的相对相位进行测量。本发明的这个实施例依赖于在要被时间同步的多个DAC(DAC1 304,DAC2306,以及DACN308)的时钟域和ADC312的时钟域之间共享的周期性触发器302。注意ADC812和DAC(304,306,308)共享近似相同的时钟域。这两个时钟域可以锁定在一起,或者略微地偏移以结合周期滑移。周期性触发信号302是在DAC(304,306,308)的重复性波形的每个周期开始处生成的。ADC312的波形存储器(314,316,318)包含由周期性触发信号触发的多个记录的平均。这个来自于波形平均310的平均后波形存储器(314,316,318)是在校准平面(plane)输出的被选择DAC(304,306,308)的瞬象(snapshot)。
当将信号路径切换到随后的DAC时,波形捕获被禁用。当第二DAC被选择时,用户可以重新启用波形平均来计算第二DAC的相位。注意周期性触发的生成在整个过程中一直无阻碍的继续着。由于DAC1 304的时钟和DAC2 306的时钟之间的相位差异,所述第二波形将出现移位。重复上述过程以捕获来自所有要同步的DAC的结果。最后,在了解相对于单个校准平面的所有被捕获的DAC的波形的情况下,就可以找到每个DAC的时钟的相对相位320。混叠、平均、硬件平均以及周期滑移都可以被用来进一步地改进测量。如果DAC的采样率大于ADC的采样率,则DAC信号可以在ADC进行采样前被下变频。如果ADC的输入带宽允许,则可以使用DAC输出的欠采样(undersampling)作为替代。
示例
包括下面的示例是为了示范本发明的优选实施例。本领域技术人员应当理解在下面的这些示例中所公开的技术代表了发明人所发明的可以在本发明的实行中很好的进行工作的技术,因而可以被认为是构成了实行本发明的优选模式。但是,根据本公开,本领域技术人员应当理解在不脱离本发明的精神和范围的情况下,可以对所公开的特定实施例作出许多改变,而仍获得相似或类似的结果。虽然下面的示例涉及特定的设备,但是在结合示例性材料的本发明的其它实施例中使用了诸如DAC和其它数据转换器的其他设备。
I.一般应用
图4示出了交错式ADC400的操作。通过向ADC施加例如正弦波的校准信号(未示出)来进行定时校准。一般,可以选择任何周期性校准信号。这样的信号包括正弦波、方波和三角波。对校准信号的主要要求是它要重复并且具有与设备的采样率有固定关系的周期。次要的要求提高校准的准确性。这些要求包括较小的频率偏移(在获取过程中周期滑移<1/8)和带宽限制(防止混叠频谱成分具有类似于相关噪声源的行为)。由于构成图4的示例性ADC400的每个交错式ADC单元的采样时钟具有不同相位,因此由ADC 41-44采样的每个连续的ADC切片(切片1,切片1,…切片M)代表由信号源401提供的延迟了一个时间周期的输入波形的波形部分。这个示例对每个ADC切片的每个连续的已存储波形之间的延迟进行计算。每个ADC切片所捕获的数据被检查并且被用来确定波形在切片之间被延迟的程度。在理想的ADC中,这个延迟,τm应当正好等于总的采样周期,1/(Mfs)。如果切片之间的延迟不是1/(Mfs),则ADC的片上采样时钟被偏斜(skewed)以矫正测量到的定时误差。上述过程重复进行直到定时误差低于可接受的水平为止。在上面的表示法中所有的采样时钟相位都参考切片1的采样时钟。在本发明的其它实施例中,可以参考其它采样时钟相位。Ts是频率为fs的单个ADC切片采样时钟的采样周期。
本发明的这个实施例中所使用的片上定时校准方法采用与ADC采样时钟相干的周期性校准信号。相干信号是指频率和相位锁定到参考时基的信号。这样的信号应当在与ADC的时钟保持某种关系的情况下进行重复,这使得能够对周期性校准波形进行硬件平均。硬件平均具有在不增加片上捕获存储器的情况下大大减少不相关噪声的优点。然后,可以对这些平均后时间记录进行处理以确定各种采样时钟的相位关系。代替对时间记录取平均,或者除对时间记录取平均以外,可以对连续的相位测量的结果进行平均。
选择正弦波作为用于讨论本示例的剩余部分的校准信号有两个原因。首先,合成快速回转正弦波相对简单。其次,确定正弦波的相位在计算上较为简单。对校准正弦波的频率进行选择以使得在每个ADC切片处存在唯一的波形。在更一般的表示法中,fcal=(fs/P)(N),其中N≠0,±P,±2P,…;其中fs是切片采样频率,M是ADC切片的数目,P是每个周期的样本数目,N是正整数。如果基频(DFT bin 1)被用来确定相位,则一般fcal=(fs/P)(PN±1)。也可以从时间域的角度来选择频率。对于具有M个切片的ADC,可以选择周期为P个样本的周期性信号,以使得M和P互质。
周期性校准信号使得时间平均能够减少不相关的噪声。基于每个切片的周期性时间平均可以表示为:
接下来确定在每个切片处观察到的校准信号的相位,并且所述相位被用于计算时间延迟。相位的确定是通过与正弦和余弦的相关而高效地进行的(下面的等式[2]和[3])。这个过程产生的结果与在计算离散傅立叶变换(DFT)或快速傅立叶变换(FFT)以后确定基频的相位是等同的,但是比执行完全的DFT或FFT效率更高。这个方法能够从M个ADC切片之间的电压增益和偏移差异之中恢复,这些差异可能影响每个切片所观察到的校准信号的幅值和偏移。但是,这些作用不改变校准信号的相位,这是定时校准所需要的特性。
给定
则相位可以这样计算:
相位测量误差受校准信号中的不相关噪声源和谐波的主导。周期性平均针对解决了不相关噪声的影响。周期性平均不能帮助去除诸如校准信号中的谐波这样的相关噪声源的影响。这些谐波可能是通过信号源自身引入的,也可能是在ADC内生成的。例如,想象8点DFT,7次谐波混叠在基频之上。如果校准信号是周期为8个样本的正弦信号,则对其相位的计算就相当于确定DFT中第一个bin的相位。4倍基频以上的频率不能通过8点DFT唯一地表示,因为它们会混叠回较低的bin上。尤其是,基频的7次谐波(HD7)发生混叠而落在基频处。7次谐波的相位比基波的相位随时间延迟的变化更快。在本示例中,7次谐波的相对幅值和相位都是未知的。结果,来自谐波的未知且变化的相位成分降低了基频相位测量的准确性。实际上,整个一系列谐波都混叠在基频上,并且可以表示为8N±1,其中N为正整数。其他谐波是正交的,因此不会影响相位测量。因为HD2和HD3通常是起主导作用的谐波,而HD7和HD9非常小,所以这一点尤其有价值。
为了减轻谐波的影响并且保证健壮的校准,向校准信号引入了周期滑移。周期滑移是指有意施加到相干校准信号上的较小的频率偏移。实际上,这个频率偏移是在许多个周期的整个校准信号获取间隔上引入或去除了周期的一部分。这在图5中进行了说明,该图将周期滑移示为相对于N个周期的周期性平均1/8个周期小增量。周期滑移允许了校准方法在相位测量期间使用整个ADC传递曲线。一般,这个方法更容易从ADC传递曲线中的点缺陷中恢复过来。如果ADC采样时钟完美地锁定到8点周期性校准信号,则正弦校准信号的每个周期将在正好相同的8个点处被采样。因此,如果ADC传递曲线在这8个点中的一个或多个点处是异常的,则得到的相位测量将是偏斜的。周期滑移通过对校准频率施加小频率偏移克服了这种不合需要的影响。在施加频率偏移以后,从获取的开始到结束,在本示例的周期中的8个点的采样时刻有略微的变化。如果在整个获取间隔中的“滑移”是1/8个周期或更长,则校准信号的Vmax和Vmin之间的整个ADC传递曲线都被使用。最佳周期滑移大约是1/P个周期,其中P是每个周期的样本数目。额外的周期滑移会降低平均后信号幅度。少于1/P个周期的滑移会使得ADC传递函数的一些部分未经历平均。
周期滑移还提供了一种用于减少谐波对测量的影响的方法。作为周期滑移的优点的示例,对通过取时间平均的周期性波形的DFT而创建的滤波器的频率响应进行估计。在本示例性实施例中,被捕获样本的数目N远大于所需要的频谱点数。在本示例中,周期为P个样本的信号的L次平均需要N=P*L个被捕获的样本。但是,所关注的数据仅仅是被捕获的数据在一个频率(在本示例中即基频)处的DFT。根据Rabiner和Gold(L.R.Rabiner和B.Gold,Theory and Application of Digital Signal Processing.Englewood Cliffs,NJ:Prentice-Hall,1975)的第6章中的分析,上述求平均和相关的步骤可以表示为一个滤波器,这里通过引用将该文献的公开内容结合进来。注意k的符号被颠倒,以与[2]和[3]中的相关排序对准,并且注意包括由于求平均而被N所做的归一化。
该滤波器的Z变换为:
在单位周期上对等式[7]求值,产生以下的频域表示:
其中i=k/M,且i=0,1,…,P-1 [9]
在下面进一步讨论的20GSa/s的数据转换器中,在校准信号的获取期间8个样本的采样周期被取平均。随着平均数目的增加,相应的DFT的长度增加,但是响应是在一个频率处计算的。图6中的曲线图示出了在考虑P=8个样本,L=10次平均且N=PL=80的情况下,DFT的第1 bin的等同滤波器组的频率响应图。这个第1 bin对应于等式[10]中的i=1。该曲线图示出了平均后的测量值对“偏离bin(off-bin)”的正弦校准信号的敏感性。下面的表达式将P=8个样本,L=10次平均以及N=PL=80个时间步骤代入[9]。
其中i=0,1,…,7 [10]
如果校准信号的中心位于第1 DFT bin上,则它的7次谐波混叠在基频顶部。小频率偏离对应于移动上述频率响应的偏离中心bin(off-center-bin)。如果基波不是正好位于bin上,则混叠的谐波可以被无效掉(nulled)。注意,在N个数据点后的频率偏移仅为1/7个周期的情况下,混叠的7次谐波位于DFT结果的零(null)中。从效果上而言,这个混叠谐波被无效掉了。但是,例如HD9的其它混叠谐波不必被无效。而且HD2和HD6也不被无效。
2.20GSa/s交错式ADC
在这一部分中,上述一般可应用的示例被实现在安捷伦的20GSa/s数据转换器中。在本示例中,在优选实施例中为正弦波的校准信号被施加到20GSa/s交错式ADC上。安捷伦的20GSa/s ADC是20GSa/s的8位ADC。它交错使用80个切片,每个切片具有250MHz的采样时钟,总的采样率为20GHz。选择P=8个寄存器的优点是8点正弦/余弦相关的实现比较简单。这在下面将进行更详细的讨论。选择P=8限定了使用的校准频率为fcal=fs*R±fs/P=250MHz*R±250MHz/P,其中R是正整数。
本示例的定时校准参数总结如下:
ADC切片 | M | 80个切片 |
采样时钟频率 | fs | 250MHz |
硬件平均寄存器 | P | 8个寄存器 |
时间平均的数目 | L | 1500次平均(可编程) |
总采样率 | Fs | 20GHz=M*fs |
校准波形基频 | fc | 250MHz*R±250MHz/8,R=0,1,2,... |
周期滑移因子 | θslip | 1/7或1/8 |
周期滑移频率偏移 | Δfc | θslip/(N*1/Fs),其中N=P*M*L |
图7是示出了根据本发明的实施例为20GSa/s交错式ADC实现的频率和相位相干定时校准算法中的主要步骤的框图。在过程702中,执行时间平均。这个过程在所有的80个ADC切片上并行地用硬件执行。过程702中的时间平均依赖于相干校准信号源。这样的信号源的频率和相位被锁定到采样时钟上,并且在本实施例中,在单个ADC切片所观察到的8个连续的样本上,校准波形看起来几乎是周期性地。对这个8点周期性信号进行平均以减少定时测量中的不相干噪声源,并且平均值被存储在每个切片上的8×24位的移位寄存器中。该移位寄存器充当用于8个点中的每一个的循环缓冲器/累加器。本发明的一个实施例允许对8点周期性信号进行2N次平均,其中N可以取0到16中的值。因此,每个切片可以对它的8点缓冲器进行1到65536次平均。ADC的量化噪声和热噪声都可以被近似为白噪声。在本实施例中,时间平均使得8点测量(对于σavg=σ/N,N=2M次平均)的噪声下限降低了3M dB或者说达到了48dB。只要只使用8个点的采样存储器来确定定时信息,这种噪声降低就是必要的。
在本实施例中,基于每个切片的时间平均相应地表示为:
进入到每个时间平均模块中的数据由这80个ADC切片之一的输出馈送,并且宽度为8位。如过程702中所示,加法器可以与8个移位寄存器一起使用,作为累加器。如果ADC采样切片所观察到的校准信号是周期为8个ADC切片样本的周期性波形,则在捕获了8个样本以后,第9个样本可以被加到第1个样本上,依此类推。每个寄存器累积校准波形的每8个样本中的1个。
如上所述,引入周期滑移是很有益的。如果校准波形被锁定到采样时钟,则ADC每次都重新访问周期性波形的周期上的同一点。如果在这8个点之一处ADC的传递曲线出错,就会导致错误的测量。但是,如果校准波形的周期略微偏离ADC的采样时钟,就不会每次都重新访问相同的点。因而,在整个获取的过程中,从ADC的传递曲线的所有部分采样数据。
波形捕获和平均的过程可以并行地发生在所有80个切片上(或者单个平均模块可以被用来从很多ADC切片连续操作)。本示例中随后的过程以顺序的方式对80个切片中每一个上的存储器中的24位寄存器的内容进行操作。为了确定80个采样切片中每一个的相位,本示例包括了波形相关块,其将被累加的波形与同相成分和正交成分(正弦和余弦)做相关,从而生成表示这80个切片中每一个的相位的复数。依赖于校准频率,相位值可以在2π到0上卷绕(wrap around)。过程706对波形的相位进行延展。
在过程704中,执行对来自过程702中的时间平均的切片的相位检测。在优选实施例中,在完成了过程702中的时间平均以后,在逐切片基础上顺序地执行相位检测和所有随后的步骤。这些步骤可以在专用片上状态机或可编程片上微控制器中执行,或者在某些实施例中在外部执行。在本发明的一个实施例中,相位检测和随后的步骤将在专用的片上状态机中执行。通过将周期性平均后的8点缓冲器与正弦和余弦做相关来执行相位检测:
注意对于校准波形的一个周期中的P=8个样本,正弦值和余弦值是很简单的:
θ | sinθ | cosθ |
0 | 0 | 1 |
π/4 | 1/ | 1/ |
2π/4 | 1 | 0 |
3π/4 | 1/ | -1/ |
II | 0 | -1 |
5π/4 | -1/ | -1/ |
6π/4 | -1 | 0 |
同相成分和正交成分被用来确定每个ADC切片所观察到的波形的相位。
在本实施例中,通过CORDIC(坐标旋转数字计算机)算法在硬件中计算反正切函数。这个乘数更少的算法通过反复地旋转I,Q相量来收敛到解答上。这个算法最初在1959年由J.Volder提出。其操作如下:
Find_Phase(X,Y,Phase,N)
{
Do a coarse rotation if required
Do a fine rotation
Iterate fine rotation N times
Accumulate phase rotation in each step
Final Phase is negative of the accumulated phase
}其中,如果相位为正的,则“coarse rotation(粗旋转)”为+90度的旋转,或者如果相位为负的,则“coarse rotation”为-90度的旋转,而“finerotation(细旋转)”为+或-atan(K)度的旋转,其中K根据所需要的相位分辨率而变化。
相位延展和延迟去除在过程706中进行。这个过程对每个切片的采样时钟相位相对于参考相位的误差进行计算。相位延展消除了由以下事实而导致的相位模糊性:在本示例中周期性校准信号可能具有比80个样本更小的周期(当以20GSa/s的完全采样率进行采样时)。在这种情况下,随后的切片所观察到的校准波形的相位将增加到>2π。由于相位只能在2π内进行测量,所以在测量中存在着相位模糊性。测量到的校准相位必须被“延展”以消除这种相位模糊性。由于随后的切片应当具有与延迟的采样时间相对应的延迟的相位,因此在否则会减小的相位斜率中的~2π的相位跳变可以被解释为相位卷绕事件并且被校正。
得到的结果是与时间延迟相对应的信号,其中每个采样切片相对于其前一切片大约延迟50皮秒(ps)。要测量的感兴趣的量是测量到的延迟与理想延迟(其中每个切片距离前一切片50ps)之间的差异。
为了确定每个采样时钟的相位差,首先去除由理想采样引起的预期延迟。在本示例中,ADC的相邻采样(切片)之间的50ps的延迟等同于频域中的相位斜坡。在本实施例中,相关的相位值在[5]中进行计算。
令Pm表示来自每个切片的延展后的相位值∠Xm,avg,unwrapped[1](其中m=0.79)。则每个切片m处的相位误差值用弧度表示为
弧度,其中fc是校准频率,fs是总的ADC采样率。
用于相位延展和理想采样延迟去除的代码段如下:
// int phasedata[NSLICES]; //Phase values per slice
void unwrapPhase(int*phasedata,const int maxslices){
int I,wraps=0,gap;
/*Phase Unwrapping*/
for(i=0;i<(maxslices-1);i++){
gap=phasedata[i]-phasedata[i+1]-2*PI*wraps;
if(gap>0) //Expect only delay,noise not
//greater than 1 sample(50ps)
{wraps++;}
phasedata[i+1]=phasedata[i+1]-2*PI*wraps;
}
phasedata[maxslices-1]=phasedata[maxslices-1]-2*PI*wraps;
/*Remove Delay Ramp*/
for(i=0;i<maxslices;i++)
phasedata[i]=phasedata[i]+2*PI*FC*1/FS*i; //Delay in radians of the cal
//wave from successive ADC
//samples
}
在过程708中,在对每个切片计算的每个相位误差值上顺序地将平均相位误差置为0。在本发明的优选实施例中,定时校准仅仅依赖于切片之间的相对定时误差。例如,如果所有被测量的切片都具有相对于某个主时钟的0.5ps的相位误差,则每个切片将在前一切片之后50ps处对数据进行采样。这样的ADC具有在时间上均匀地交错的采样切片,而与某个初始时间偏移无关。按照这个思想,本发明的某些实施例指定计算出的相位误差值应当具有零平均值。这样,所有的定时游标调整都不会在时间上作为一个组漂移。这就允许了在没有超出采样时钟调谐范围的危险的情况下进行相对定时调整。
零平均值相位误差过程708可以表示为下面的计算平均值的一个步骤和从所有的切片相位中减去该值的第二步骤。
在本示例的此处,该过程已经计算出对这80个切片中每一个的相位误差的估计值。在某些实施例中,这个相位误差随后被转换成可以用于相关电路的值。
在游标更新过程710中,每个切片处测量到的相位误差可以很容易地被转换成时间偏移。例如,考虑使用1GHz时钟来生成20个分离的具有间隔相等的相位的1GHz时钟,理想情况下每个时钟彼此相隔50ps。这20个时钟中的每一个都被4分频以生成4种相位的250MHz的时钟。这80个采样时钟具有250MHz的周期并且理想情况下彼此相隔50ps。在本示例中为了校准,可以调整20个“主要”时钟和80个“次要”时钟。对于20个主要时钟的定时校准被称为主游标,80个次要时钟的定时校准被称为次游标。主游标调整较大的时间误差,次游标可用来完成较小的调整。图8示出了在本示例中可用于时钟调整的主游标和次游标之间的关系。一旦得知了每个切片处的采样时钟的误差值,就对采样时钟的相位进行调整以进行补偿。该过程是反复进行的,并且一旦定时游标被调整,就对采样时钟的新状态进行测量直到获得了所要求的校准误差为止。游标更新710之所以反复进行是因为在本发明的这个实施例中定时游标是非线性的。但是,在某些实施例中,定时游标是线性的。在优选实施例中,反复两次调整主游标再接着反复3次调整次游标就足够了。在定时游标更新阶段,一次只更新一个游标类型。不需要相位误差向时间误差的转换,并且本发明的某些实施例也不执行这个过程。某些实施例将相位误差乘以一个常数来形成LSB中的必要的DAC定时调整。
主游标的相位误差不能被直接测量。作为代替,从主游标得到的次游标的平均误差被用于游标更新710。例如,切片采样时钟(0,20,40,60)的平均生成了主要定时游标801的主游标0的相位误差,所述主要定时游标801在示出了采样时钟生成800的图8中示出。在本实施例中,主游标调整一结束,就进行使用次要定时游标802的次游标调整,并且次游标调整值是直接从切片采样时钟的相位/时间误差来计算的。关于采样时钟生成的更多细节可以在公开号为20030151441的美国专利公开“Interleavedclock signal generator having serial delay and ring counter architecture”(“具有连续延迟和环形计数器结构的交错式时钟信号发生器”)中找到,这里通过引用将该专利公开全部结合进来。
返回到图7,在过程712中,过程710中计算的游标系数被加载到ADC中。在某些实施例中这些步骤是反复进行的,以使得游标系数可以通过以下方式计算:即对相位信息进行一次测量并且使用测量结果来计算出一组游标系数,该组游标系数随后在过程712中被加载到ADC中。然后这些系数被用来进行第二次测量,并且这些系数被加载到ADC中,依此类推。
虽然已详细地描述了本发明及其优点,但是应当理解在不脱离由所附权利要求书限定的本发明的情况下,在此可以进行各种变化、替换和改变。而且,不希望本申请的范围被局限于说明书中所描述的过程、机器、制造、物质组分、装置、方法和步骤的特定实施例。可以很容易地从本公开中理解到,与文中所描述的相应实施例执行基本相同的功能或获得基本相同的结果的现有或以后要开发的过程、机器、制造、物质组分、装置、方法和步骤都可以被使用。因此,所附权利要求书意图将这种过程、机器、制造、物质组分、装置、方法和步骤都包括在其范围内。
Claims (23)
1.一种用于频率响应测量的方法,包括:
将校准信号施加到时间交错式采样设备,其中所述信号与所述设备上的至少一个采样时钟相干,并且是周期性的,并且具有预定的频谱内容和频率;
通过所述时间交错式采样设备在多个相位处对所述校准信号进行采样以形成样本;
在校准波形的一个或多个周期上对所形成的样本进行平均以形成针对所述至少一个采样时钟的测量记录;以及
基于所述测量记录计算每个样本的误差。
2.如权利要求1所述的方法,其中所述误差包括从下述群组中选择出来的误差,所述群组包括:
相位误差、幅值误差及其组合。
3.如权利要求1所述的方法,还包括:
调整至少一个采样时钟以校正至少一个样本的误差。
4.如权利要求1所述的方法,其中所述设备是从下述群组中选择出来的,所述群组包括:
模数转换器、数模转换器、数据转换模块及其组合。
5.如权利要求1所述的方法,其中所述校准信号包括至少一种从下述群组中选择出来的波形,所述群组包括:
正弦波、方波和三角波。
6.如权利要求1所述的方法,其中所述校准信号包括用于引起周期滑移的频率偏移。
7.如权利要求1所述的方法,还包括:
基于至少一个测量的相位误差调整至少一个时间校正电路。
8.如权利要求1所述的方法,还包括:
将校准信号施加到多个时间交错式采样设备。
9.如权利要求1所述的方法,其中所述采样包括数字滤波,以实现对所形成样本的校正。
10.一种装置,包括:
用于对校准信号进行采样以形成样本的装置,其包括具有至少一个采样时钟的时间交错式采样设备;
用于施加校准信号的装置,其中所述信号与所述设备上的至少一个采样时钟相干,并且是周期性的,并且具有预定的频谱内容和频率;
用于在校准信号的一个或多个周期上对所形成的样本进行平均以形成测量记录的装置;以及
用于基于测量记录计算每个所形成的样本的误差的装置。
11.如权利要求10所述的装置,其中所述误差包括从下述群组中选择出来的误差,所述群组包括:
相位误差、幅值误差及其组合。
12.如权利要求10所述的装置,还包括:
用于调整至少一个采样时钟以校正至少一个样本的误差的装置。
13.如权利要求10所述的装置,其中所述用于采样的装置是从下述群组中选择出来,所述群组包括:
模数转换器、数模转换器、数据转换模块及其组合。
14.如权利要求10所述的装置,其中所述校准信号包括至少一个从下述群组中选择出来的波形,所述群组包括:
正弦波、方波和三角波。
15.如权利要求10所述的装置,其中所述用于施加的装置施加包括用于引起周期滑移的频率偏移的校准信号。
16.如权利要求10所述的装置,还包括:
用于基于至少一个测量的相位误差调整至少一个时间校正电路的装置。
17.如权利要求10所述的装置,还包括:
用于基于至少一个测量记录的频率响应使用数字滤波来校正所形成的样本的装置。
18.如权利要求10所述的装置,还包括:
用于向多个时间交错式采样设备施加校准信号的装置。
19.一种时间交错式采样设备,包括:
至少一个采样时钟;
多个时间交错式采样组件,所述组件可操作以用于从接收到的校准信号中形成采样切片,其中所述信号与所述设备上的至少一个采样时钟信号相干并且是周期性的;以及
定时控制器,其用于基于至少一个所形成的采样切片的相位误差来调整至少一个采样时钟信号的定时。
20.如权利要求19所述的时间交错式采样设备,其中所述定时控制器包括:
多个游标电路,用于根据每个采样切片调整采样时钟信号。
21.如权利要求19所述的时间交错式采样设备,其中所述定时控制器包括:
数字滤波器,其根据每个采样切片调整所述采样时钟信号的幅值和相位。
22.如权利要求19所述的时间交错式采样设备,其中所述设备包括从下述群组中选择出来的多个组件,所述群组包括:
模数转换器、数模转换器、数据转换模块及其组合。
23.如权利要求19所述的时间交错式采样设备,还包括:
数据收集缓冲器,用于存储所形成的采样切片。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/120,698 US7148828B2 (en) | 2005-05-03 | 2005-05-03 | System and method for timing calibration of time-interleaved data converters |
US11/120,698 | 2005-05-03 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1859009A true CN1859009A (zh) | 2006-11-08 |
Family
ID=36660150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA200610075752XA Pending CN1859009A (zh) | 2005-05-03 | 2006-04-26 | 用于时间交错式数据转换器的定时校准的系统与方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7148828B2 (zh) |
EP (1) | EP1720259A1 (zh) |
JP (1) | JP2006313162A (zh) |
CN (1) | CN1859009A (zh) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101221225B (zh) * | 2008-01-24 | 2010-06-02 | 中兴通讯股份有限公司 | 一种电池电压采样的校准方法及装置 |
CN101576610B (zh) * | 2009-05-27 | 2012-01-11 | 秦轲 | 一种在示波器中提高数据采样精度的装置和方法 |
CN104579342A (zh) * | 2014-12-22 | 2015-04-29 | 北京航天测控技术有限公司 | 一种多a/d转换器的采样时钟相位自动快速校准方法 |
CN105301341A (zh) * | 2014-05-28 | 2016-02-03 | 英飞凌科技股份有限公司 | 用于测量带干扰的量的方法和装置 |
CN106842093A (zh) * | 2016-12-20 | 2017-06-13 | 惠州市蓝微新源技术有限公司 | 一种电池测试设备采样速率的验证方法 |
CN107124183A (zh) * | 2017-05-03 | 2017-09-01 | 北华航天工业学院 | 双通道tiadc系统失配误差盲校正方法 |
CN107154804A (zh) * | 2017-03-28 | 2017-09-12 | 中山大学 | 低通信号的双通道tiadc非线性系统参数估计方法 |
CN107681889A (zh) * | 2016-07-28 | 2018-02-09 | 德克萨斯仪器股份有限公司 | 用于可堆叠电路的基于斜坡的时钟同步 |
CN110943741A (zh) * | 2018-09-21 | 2020-03-31 | 美国亚德诺半导体公司 | 用于时间交错的adc的交错误差的背景或盲校准中的基于直方图的数据鉴定 |
CN114008550A (zh) * | 2019-05-10 | 2022-02-01 | 西屋电气有限责任公司 | 校准系统和方法 |
Families Citing this family (57)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7394415B2 (en) * | 2005-01-11 | 2008-07-01 | Anritsu Corporation | Time-interleaved analog-to-digital converter and high speed signal processing system using the same |
US7325175B2 (en) * | 2005-05-04 | 2008-01-29 | Broadcom Corporation | Phase adjust using relative error |
US20070036255A1 (en) * | 2005-08-09 | 2007-02-15 | Wolfe Robert T | Synchronization of data streams from data acquisition processors using a common signal |
US20070189428A1 (en) * | 2006-02-14 | 2007-08-16 | Knerr Barry F | Method and system for automatically calibrating a clock oscillator in a base station |
US7587015B2 (en) * | 2006-02-15 | 2009-09-08 | Verigy (Singapore) Pte. Ltd. | Asynchronous digital data capture |
DE102006037221B4 (de) * | 2006-08-09 | 2018-07-19 | Rohde & Schwarz Gmbh & Co. Kg | Vorrichtung und Verfahren zur Verarbeitung und Darstellung eines abgetasteten Signals |
US7560986B2 (en) * | 2006-08-25 | 2009-07-14 | Broadcom Corporation | Variable gain amplifier and method for achieving variable gain amplification with high bandwidth and linearity |
US20080069198A1 (en) * | 2006-08-25 | 2008-03-20 | Broadcom Corporation | Sequence decision feedback equalizer |
US7830987B2 (en) * | 2006-08-25 | 2010-11-09 | Broadcom Corporation | Electronic dispersion compensation utilizing interleaved architecture and channel identification for assisting timing recovery |
US7961781B2 (en) | 2006-08-25 | 2011-06-14 | Broadcom Corporation | Electronic dispersion compensation utilizing interleaved architecture and channel identification for assisting timing recovery |
US8300685B2 (en) | 2006-08-25 | 2012-10-30 | Broadcom Corporation | Non-linear decision feedback equalizer |
US20080049825A1 (en) * | 2006-08-25 | 2008-02-28 | Broadcom Corporation | Equalizer with reorder |
US7525470B2 (en) * | 2006-08-25 | 2009-04-28 | Broadcom Corporation | Phase control for interleaved analog-to-digital conversion for electronic dispersion compensation |
US7525462B2 (en) * | 2006-08-25 | 2009-04-28 | Broadcom Corporation | Gain control for interleaved analog-to-digital conversion for electronic dispersion compensation |
US7541958B2 (en) * | 2006-12-30 | 2009-06-02 | Teradyne, Inc. | Error reduction for parallel, time-interleaved analog-to-digital converter |
DE102007009272B3 (de) * | 2007-02-26 | 2008-05-15 | Bruker Daltonik Gmbh | Auswertung von Spektren in Schwingungs-Massenspektrometern |
US7834574B2 (en) * | 2007-11-26 | 2010-11-16 | Gm Global Technology Operations, Inc. | Phase current sampling and regulating apparatus and methods, and electric motor drive systems |
US7701374B2 (en) * | 2008-02-26 | 2010-04-20 | Conexant Systems, Inc. | Method and apparatus for automatic optimal sampling phase detection |
JP4505027B2 (ja) * | 2008-05-08 | 2010-07-14 | 株式会社半導体理工学研究センター | サンプルホールド回路及びa/d変換装置 |
US7728753B2 (en) * | 2008-10-13 | 2010-06-01 | National Semiconductor Corporation | Continuous synchronization for multiple ADCs |
US7868794B2 (en) * | 2008-12-29 | 2011-01-11 | Texas Instruments Incorporated | Methods and apparatus to test and compensate multi-channel digital-to-analog converters |
JP5095007B2 (ja) | 2009-02-19 | 2012-12-12 | 株式会社日立製作所 | アナログデジタル変換器および半導体集積回路装置 |
WO2010137168A1 (ja) * | 2009-05-29 | 2010-12-02 | 三菱電機株式会社 | アナログユニット |
JP5376151B2 (ja) * | 2009-08-26 | 2013-12-25 | 日本電気株式会社 | A/d変換装置 |
JP5274428B2 (ja) * | 2009-10-29 | 2013-08-28 | 株式会社アドバンテスト | 測定装置および試験装置 |
JPWO2011090110A1 (ja) * | 2010-01-25 | 2013-05-23 | 三菱電機株式会社 | サンプリングレート変換装置およびサンプリングレート変換方法 |
EP2363961A1 (en) * | 2010-03-04 | 2011-09-07 | BAE SYSTEMS plc | Sampling |
WO2011107801A1 (en) | 2010-03-04 | 2011-09-09 | Bae Systems Plc | Sampling |
CN102270987B (zh) * | 2010-03-25 | 2016-06-22 | 株式会社巨晶片 | 时间交织模拟-数字转换电路 |
US8788234B2 (en) * | 2010-10-15 | 2014-07-22 | Tektronix, Inc. | Method of calibrating interleaved digitizer channels |
US8350738B2 (en) | 2011-01-20 | 2013-01-08 | International Business Machines Corporation | Track and hold amplifiers and digital calibration for analog-to-digital converters |
US8344795B2 (en) | 2011-01-20 | 2013-01-01 | International Business Machines Corporation | Self-calibrated, broadband, tunable, active filter with unity gain cells for multi-standard and/or multiband channel selection |
US9306590B2 (en) | 2011-05-26 | 2016-04-05 | Tektronix, Inc. | Test and measurement instrument including asynchronous time-interleaved digitizer using harmonic mixing |
US9568503B2 (en) | 2011-05-26 | 2017-02-14 | Tektronix, Inc. | Calibration for test and measurement instrument including asynchronous time-interleaved digitizer using harmonic mixing |
US9432042B2 (en) | 2011-05-26 | 2016-08-30 | Tektronix, Inc. | Test and measurement instrument including asynchronous time-interleaved digitizer using harmonic mixing |
JP5537527B2 (ja) * | 2011-09-26 | 2014-07-02 | 株式会社東芝 | 時間誤差推定装置、誤差補正装置およびa/d変換器 |
US8587464B2 (en) | 2012-01-09 | 2013-11-19 | International Business Machines Corporation | Off-line gain calibration in a time-interleaved analog-to-digital converter |
US9030341B2 (en) * | 2012-06-27 | 2015-05-12 | Broadcom Corporation | Compensation for lane imbalance in a multi-lane analog-to-digital converter (ADC) |
WO2014151929A1 (en) | 2013-03-15 | 2014-09-25 | Proteus Digital Health, Inc. | Personal authentication apparatus system and method |
RU2736776C2 (ru) * | 2013-09-20 | 2020-11-20 | Протеус Диджитал Хелс, Инк. | Способы, устройства и системы приема и декодирования сигналов в присутствии шума с использованием срезов и деформирования |
EP2853905B1 (en) * | 2013-09-30 | 2018-09-19 | Airbus Defence and Space Limited | Phase angle measurement using residue number system analogue-to-digital conversion |
JP6629511B2 (ja) * | 2014-03-04 | 2020-01-15 | テクトロニクス・インコーポレイテッドTektronix,Inc. | 試験測定装置及び補償値決定方法 |
US9906234B2 (en) | 2014-06-30 | 2018-02-27 | Synopsys, Inc. | Interleaved analog-to-digital converter and method for calibrating an interleaved analog-to-digital converter |
US9401726B2 (en) | 2014-11-26 | 2016-07-26 | Silicon Laboratories Inc. | Background calibration of time-interleaved analog-to-digital converters |
CN104914390B (zh) * | 2015-04-28 | 2018-01-16 | 中国船舶重工集团公司第七0九研究所 | 集成电路测试系统总定时精度校准装置 |
CN106130553A (zh) | 2015-05-07 | 2016-11-16 | 松下知识产权经营株式会社 | 时间交错型ad 转换器 |
US9680490B2 (en) * | 2015-08-17 | 2017-06-13 | Multiphy Ltd. | Background calibration of interleaved timing errors in digital to analog converters |
US9444480B1 (en) * | 2016-02-25 | 2016-09-13 | The Boeing Company | Radiation-hardened interleaved analog-to-digital converter circuits and methods of calibrating the same |
US9685969B1 (en) * | 2016-04-05 | 2017-06-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Time-interleaved high-speed digital-to-analog converter (DAC) architecture with spur calibration |
US9577657B1 (en) | 2016-05-02 | 2017-02-21 | Analog Devices, Inc. | Delta sigma patterns for calibrating a digital-to-analog converter |
US10312927B1 (en) | 2018-03-26 | 2019-06-04 | Qualcomm Incorporated | Calibration for time-interleaved analog-to-digital converters and signal generators therefor |
CN109274372B (zh) * | 2018-09-05 | 2022-03-11 | 东南大学 | 一种tiadc系统通道间采样时刻失配误差提取方法 |
CN113574803B (zh) * | 2019-03-29 | 2024-05-28 | 苹果公司 | 校准时间交错模数转换器 |
US11762584B2 (en) | 2020-10-22 | 2023-09-19 | International Business Machines Corporation | Inferring the state of a write-only device by mapping control register values and feedback signal values |
KR102380506B1 (ko) * | 2020-10-29 | 2022-03-31 | 포스필 주식회사 | 전자기기 자가 진단 장치 |
CN112564707B (zh) * | 2021-02-22 | 2021-05-07 | 中国空气动力研究与发展中心低速空气动力研究所 | 一种旋转环境下数据采集的时钟抖动估计及修正方法 |
SE545302C2 (en) * | 2021-06-23 | 2023-06-20 | Saab Ab | Time alignment of sampled radio frequency in a multi-channel receiver system |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0628340B2 (ja) * | 1985-12-24 | 1994-04-13 | ソニ−・テクトロニクス株式会社 | アナログ・デジタル変換装置用校正方法 |
US4763105A (en) * | 1987-07-08 | 1988-08-09 | Tektronix, Inc. | Interleaved digitizer array with calibrated sample timing |
US4962380A (en) * | 1989-09-21 | 1990-10-09 | Tektronix, Inc. | Method and apparatus for calibrating an interleaved digitizer |
US5294926A (en) * | 1992-10-09 | 1994-03-15 | Hewlett-Packard Company | Timing and amplitude error estimation for time-interleaved analog-to-digital converters |
US6269317B1 (en) * | 1997-04-30 | 2001-07-31 | Lecroy Corporation | Self-calibration of an oscilloscope using a square-wave test signal |
US6127955A (en) * | 1998-11-20 | 2000-10-03 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and system for calibrating analog-to-digital conversion |
JP3745962B2 (ja) * | 2001-01-24 | 2006-02-15 | 株式会社アドバンテスト | インターリーブad変換方式波形ディジタイザ装置、及び試験装置 |
US7336729B2 (en) * | 2001-03-01 | 2008-02-26 | Broadcom Corporation | Digital signal processing based de-serializer |
JP2003133954A (ja) * | 2001-10-26 | 2003-05-09 | Agilent Technologies Japan Ltd | インターリーブa/d変換器の校正方法 |
US6956423B2 (en) * | 2002-02-01 | 2005-10-18 | Agilent Technologies, Inc. | Interleaved clock signal generator having serial delay and ring counter architecture |
US7283074B2 (en) * | 2004-09-21 | 2007-10-16 | Telegent Systems, Inc. | Pilot-tone calibration for time-interleaved analog-to-digital converters |
-
2005
- 2005-05-03 US US11/120,698 patent/US7148828B2/en active Active
-
2006
- 2006-04-26 CN CNA200610075752XA patent/CN1859009A/zh active Pending
- 2006-05-02 JP JP2006128483A patent/JP2006313162A/ja active Pending
- 2006-05-03 EP EP06252353A patent/EP1720259A1/en not_active Withdrawn
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101221225B (zh) * | 2008-01-24 | 2010-06-02 | 中兴通讯股份有限公司 | 一种电池电压采样的校准方法及装置 |
CN101576610B (zh) * | 2009-05-27 | 2012-01-11 | 秦轲 | 一种在示波器中提高数据采样精度的装置和方法 |
US10048297B2 (en) | 2014-05-28 | 2018-08-14 | Infineon Technologies Ag | Method and apparatus for measuring a disturbed variable |
CN105301341A (zh) * | 2014-05-28 | 2016-02-03 | 英飞凌科技股份有限公司 | 用于测量带干扰的量的方法和装置 |
CN105301341B (zh) * | 2014-05-28 | 2019-04-19 | 英飞凌科技股份有限公司 | 用于测量带干扰的量的方法和装置 |
CN104579342A (zh) * | 2014-12-22 | 2015-04-29 | 北京航天测控技术有限公司 | 一种多a/d转换器的采样时钟相位自动快速校准方法 |
CN107681889B (zh) * | 2016-07-28 | 2021-01-01 | 德克萨斯仪器股份有限公司 | 具有基于斜坡的时钟同步的可堆叠电路 |
CN107681889A (zh) * | 2016-07-28 | 2018-02-09 | 德克萨斯仪器股份有限公司 | 用于可堆叠电路的基于斜坡的时钟同步 |
CN106842093A (zh) * | 2016-12-20 | 2017-06-13 | 惠州市蓝微新源技术有限公司 | 一种电池测试设备采样速率的验证方法 |
CN107154804A (zh) * | 2017-03-28 | 2017-09-12 | 中山大学 | 低通信号的双通道tiadc非线性系统参数估计方法 |
CN107154804B (zh) * | 2017-03-28 | 2020-07-24 | 中山大学 | 低通信号的双通道tiadc非线性系统参数估计方法 |
CN107124183B (zh) * | 2017-05-03 | 2020-07-03 | 北华航天工业学院 | 双通道tiadc系统失配误差盲校正方法 |
CN107124183A (zh) * | 2017-05-03 | 2017-09-01 | 北华航天工业学院 | 双通道tiadc系统失配误差盲校正方法 |
CN110943741A (zh) * | 2018-09-21 | 2020-03-31 | 美国亚德诺半导体公司 | 用于时间交错的adc的交错误差的背景或盲校准中的基于直方图的数据鉴定 |
CN110943741B (zh) * | 2018-09-21 | 2023-11-24 | 美国亚德诺半导体公司 | 用于时间交错的adc的交错误差的背景或盲校准中的基于直方图的数据鉴定 |
CN114008550A (zh) * | 2019-05-10 | 2022-02-01 | 西屋电气有限责任公司 | 校准系统和方法 |
Also Published As
Publication number | Publication date |
---|---|
US20060250288A1 (en) | 2006-11-09 |
EP1720259A1 (en) | 2006-11-08 |
US7148828B2 (en) | 2006-12-12 |
JP2006313162A (ja) | 2006-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1859009A (zh) | 用于时间交错式数据转换器的定时校准的系统与方法 | |
CN1739241A (zh) | 用于估计时间交错a/d转换器系统的时间误差的方法和设备 | |
CN103592634B (zh) | 利用高速累加和插值采样的时域超宽频探地雷达的实现 | |
Kang et al. | Phase difference correction method for phase and frequency in spectral analysis | |
US7541958B2 (en) | Error reduction for parallel, time-interleaved analog-to-digital converter | |
US7248200B2 (en) | Analog to digital conversion method using track/hold circuit and time interval analyzer, and an apparatus using the method | |
EP3248027B1 (en) | Systems and methods for beamforming using variable sampling | |
JP2003133954A (ja) | インターリーブa/d変換器の校正方法 | |
WO2000042524A1 (en) | Measurement scale for non-uniform data sampling in n dimensions | |
US6240130B1 (en) | Method and apparatus to measure jitter. | |
US9476972B2 (en) | Apparatus for processing radar signal and method for processing radar signal | |
CN1480736A (zh) | 测试电子元件的方法及其仪器 | |
JP4890547B2 (ja) | アナログ‐ディジタル変換器の特性評価を行う方法および装置 | |
Kerzérho et al. | Fast digital post-processing technique for integral nonlinearity correction of analog-to-digital converters: Validation on a 12-bit folding-and-interpolating analog-to-digital converter | |
CN1910821A (zh) | 产生代表具有时间交叉的模数转换系统中匹配误差的数字信号的方法及使用该方法具有时间交叉的模数转换器 | |
US20140247049A1 (en) | Digital waveform synthesizer for nmr phase control | |
Blair | Selecting test frequencies for sinewave tests of ADCs | |
CN107678333B (zh) | 一种基于等效时间序列采样的步长时间校正方法及装置 | |
JP6756491B2 (ja) | 正規化された位相スペクトルを生成する方法及び装置 | |
Lund et al. | A digital system for the generation of acoustic stimuli and the analysis of cellular vibration data | |
Sudani et al. | A 2-FFT method for on-chip spectral testing without requiring coherency | |
US6281819B1 (en) | Device for ENOB estimation for ADC's based on dynamic deviation and method therefor | |
CN108414001B (zh) | 非均匀采样正弦波形失真度的确定方法 | |
JP2016161573A5 (ja) | 正規化された位相スペクトルを生成する方法及び装置 | |
Zhuang et al. | Accurate spectral testing with impure test stimulus for multi-tone test |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20061108 |