WO2011090110A1 - サンプリングレート変換装置およびサンプリングレート変換方法 - Google Patents

Abstract

　サンプリング周波数変換を行なうサンプリングレート変換装置であって、動作基準クロックの周波数とサンプリング周波数変換後のサンプリング周波数との比に基づいて、動作基準クロックごとにサンプリング周波数変換後のサンプリングタイミングを基準とするサンプリング位相を求めるサンプリング位相検出部（１）と、サンプリング位相に基づいてサンプリング周期を検出するサンプリングクロック検出部（２）と、入力信号に対してフィルタリングを行い、サンプリング周期に基づいてサンプリング周波数変換後の信号を生成するポリフェーズフィルタ（３）と、サンプリング位相に基づいてポリフェーズフィルタ３にフィルタ係数を設定するフィルタ係数制御部（４）と、を備える。

Description

サンプリングレート変換装置およびサンプリングレート変換方法

　本発明は、デジタル信号波形のサンプリングレートを、異なるサンプリングレートに変換するサンプリングレート変換装置およびサンプリングレート変換方法に関する。

　従来、デジタル信号に対するサンプリングレート変換は、信号の補間（オーバーサンプリング）とデシメーションを組み合わせて処理することにより実現できる。変換前の元のサンプリングレートに対して、Ｎ／Ｍ（Ｎ，Ｍは正の整数）倍のサンプリングレートに変換する場合は、補間によりＮ倍にオーバーサンプリングした後、その補間した信号からＭ個毎にサンプルを抜き出す（間引きする）。ただし、オーバーサンプリングするときには、信号をＮ／Ｍ倍のサンプリングレートに変換したときにエイリアスが発生しないような周波数特性の補間フィルタを用いたフィルタリングを行う必要がある。

　また、Ｎ倍のオーバーサンプルとなるよう補間する場合、ポリフェーズフィルタを用いて補間する位置ごとにフィルタ演算を行なうことにより、不要なフィルタ演算を削減し、少ない演算量（回路規模）で補間処理を実現することができる。

　上記に示したＮ／Ｍ倍のサンプリングレート変換を用いて、Ｎ、Ｍを調整することにより任意のサンプリングレートへのサンプリングレート変換を実施することができる（例えば、非特許文献１参照）。

西村　芳一著、ディジタル信号処理による通信システム設計、ＣＱ出版社、ｐ．８５～８９

　しかしながら、上記非特許文献１に記載の技術によれば、ポリフェーズフィルタを用いて等間隔の時間で補間フィルタ係数を切替えてＮ倍オーバーサンプリングの補間処理を行った後、補間したＮ倍の信号からＭ個毎にサンプルを抜き出すことによりＮ／Ｍ倍（Ｎ、Ｍは正の整数）のサンプリングレートに変換された信号を得る。そのため、Ｎ、Ｍの値が大きくなると、補間に必要なフィルタ係数およびフィルタ段数が増大し、ポリフェーズフィルタの演算量（回路規模）が増大してしまう、という問題があった。

　また、ポリフェーズフィルタを用いずに、従来の手法を用いて任意のサンプリングレートに調整する機能を実現しようとするとＮ／Ｍ倍のサンプリングレート変換に対応するすべての補間フィルタの係数を用意する必要がある。したがって、回路規模を考慮すると、広範囲かつ高分解能（たとえば１Ｈｚ単位以下の分解能）でのサンプリングレート可変装置の実現は困難である。そのため、装置で許容される回路規模とサンプリングレートの可変範囲はトレードオフの関係になってしまう、という問題があった。

　本発明は、上記に鑑みてなされたものであって、少ない回路規模でデジタル信号のサンプリングレート変換後のサンプリングレートを可変とすることができるサンプリングレート変換装置およびサンプリングレート変換方法を得ることを目的とする。

　上述した課題を解決し、目的を達成するために、本発明は、所定のクロック周波数の動作基準クロックを用いて、所定のサンプリング周期でサンプリングされた入力信号に対してサンプリング周波数変換を実施するサンプリングレート変換装置であって、前記クロック周波数とサンプリング周波数変換後のサンプリング周波数との比に基づいて、前記動作基準クロックごとに、サンプリング周波数変換後のサンプリングタイミングを基準とするサンプリング位相を求めるサンプリング位相検出手段と、前記サンプリング位相に基づいて、サンプリング周波数変換後のサンプリング周期を検出するサンプリングクロック検出手段と、前記入力信号に対してフィルタリングを行い、前記フィルタリング後の信号と前記サンプリング周期とに基づいてサンプリング周波数変換後の信号である変換後信号を生成するフィルタ手段と、前記サンプリング位相に基づいて、前記フィルタリングに用いるフィルタ係数を設定するフィルタ制御手段と、を備えることを特徴とする。

　本発明にかかるサンプリングレート変換装置およびサンプリングレート変換方法は、サンプリングレート変換後の出力サンプリングレートのクロックの位相を求め、求めた位相に基づいてサンプリングレート変換後のサンプリング点からの位相誤差とサンプリングクロックとを求め、位相誤差とサンプリングクロックに基づいて、適応的にポリフェーズフィルタのフィルタ係数を制御してサンプリングレートを変換するようにしたので、少ない回路規模でデジタル信号のサンプリングレート変換後のサンプリングレートを可変とすることができる、という効果を奏する。

図１は、実施の形態１のサンプリングレート変換装置の機能構成例を示す図である。 図２は、サンプリング位相検出部の構成例を示す図である。 図３は、サンプリング移送検出部とサンプリングクロック検出部の動作を説明するための図である。 図４は、ポリフェーズフィルタの構成例を示す図である。 図５は、ポリフェーズフィルタの別の構成例を示す図である。 図６は、実施の形態２のサンプリングレート変換装置の機能構成例を示す図である。 図７は、実施の形態２のサンプリング位相検出部の構成例を示す図である。 図８は、実施の形態２のサンプリング位相検出部の別の構成例を示す図である。

　以下に、本発明にかかるサンプリングレート変換装置およびサンプリングレート変換方法の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

実施の形態１．
　図１は、本発明にかかるサンプリングレート変換装置の実施の形態１の機能構成例を示す図である。図１に示すように、本実施の形態のサンプリングレート変換装置は、入力信号であるデジタル信号の元のサンプリングレートとサンプリングレート変換後のサンプリングレートとの比を表す周波数設定情報に基づき変換後のサンプリングレートの位相（サンプリング位相情報）を検出するサンプリング位相検出部１と、サンプリング位相情報に基づいて変換後サンプリング周期を検出し、サンプリングクロックを生成するサンプリングクロック検出（生成）部２と、入力信号をＮ倍オーバーサンプリングとなるよう補間するとともに変換対象のサンプリングレートの抽出を同時に行うポリフェーズフィルタ３と、ポリフェーズフィルタ３に設定するフィルタ係数を指示するフィルタ係数制御部４と、ポリフェーズフィルタ３に用いるフィルタ係数を記憶し、フィルタ係数制御部４の指示に基づいてポリフェーズフィルタ３に設定するフィルタ係数を読み出すフィルタ係数記憶部５と、で構成される。

　図２は、サンプリング位相検出部１の構成例を示す図である。サンプリング位相検出部１は、Ｘｂｉｔ幅のカウンタ（０～２^Xまでのカウンタ）であるＸｂｉｔカウンタ（累積加算部）１１で、構成される。

　本実施の形態のサンプリングレート変換装置に設定される（入力される）周波数設定情報は、入力信号であるデジタル信号の元のサンプリングレートとサンプリングレート変換後のサンプリングレートとの比を示す値である。周波数設定情報は、たとえば、入力信号をＰ倍オーバーサンプリングでサンプリングされたデジタル信号とし、入力信号をＱ（ＱはＰ以下の実数とする）倍のオーバーサンプリングにダウンサンプリングする場合には、以下の式（１）に基づいて算出される。
　　周波数設定情報　＝　Ｐ　／　Ｑ　×　２^X　　　　　　　…（１）

　なお、Ｘは、入力信号を補間するための分解能に関わるパラメータであり、サンプリング位相検出部１のＸｂｉｔカウンタ１１のビット幅Ｘに相当する。また、ＱはＰ以下の実数とする。また、ＸはＱ倍オーバーサンプリング信号の位相分解能を決定する数値であり、Ｑ倍オーバーサンプリング信号の１／２^Xの位相分解能でのサンプリング位相を検出することができる。

　サンプリング位相検出部１のＸｂｉｔカウンタ１１は、動作基準クロック間隔で周波数設定情報の累積加算を行い、Ｑ倍オーバーサンプリング信号（入力信号）のサンプリング位相（Ｑ倍オーバーサンプリング信号のサンプリング周期を有する正弦波の位相、すなわちサンプリングクロックの位相）を示すサンプリング位相情報θ（ｋ）を以下の式（２）に従い算出する。ｋは、０以上の整数であり、動作基準クロック単位で離散化した時刻に対応する。
　　θ(ｋ)　＝　θ(ｋ－１)　＋　周波数設定情報　　　　　　…（２）

　上記式（２）に示すように、サンプリング位相情報は、Ｘｂｉｔカウンタ１１が周波数設定情報を累積加算した結果となる。なお、Ｘｂｉｔカウンタ１１は、上記式（２）で算出した値が最大値２^Xを超える場合には、算出した値から最大値２^Xを減じ、０～２^Xの範囲の値として求めることとする。

　なお、動作基準クロックは本実施の形態のサンプリングレート変換装置の動作の基準とするクロックであるが、ここでは、簡単のため、動作基準クロックの周波数は、Ｐ倍オーバーサンプリングのサンプリング周波数と同一する。動作基準クロックの周波数が、Ｐ倍オーバーサンプリングのサンプリング周波数と異なる場合には、動作基準クロックの周波数をＡとし、Ｑ倍オーバーサンプリングのサンプリング周波数をＢとし、Ａ／Ｂ×２^Xを周波数設定情報として用いればよい。

　つぎに、Ｘｂｉｔカウンタ１１が、上記の方法によりθ（ｋ）を算出することにより、Ｑ倍オーバーサンプリング信号のサンプリング位相を検出できる原理を説明する。図３は、サンプリング移送検出部１とサンプリングクロック検出部２の動作を説明するための図である。図３を用いて、Ｑ倍オーバーサンプリング信号のサンプリング位相検出原理を説明する。

　入力信号をＱ倍オーバーサンプリングの信号に、サンプリングレートを変換した場合のサンプリング周期（変換後サンプリング周期）をＴとする。正弦波波形２０は、周期Ｔを有する正弦波の波形である。動作基準クロックサンプリング点２１（図３中の正弦波波形２０上の白丸）は、正弦波波形２０を動作基準クロックごとにサンプリングした際のサンプリング点を示している。

　ここで、本実施の形態では、入力信号の１周期分のサンプリング位相（０～２π）を、Ｘｂｉｔカウンタ１１のカウンタ値の範囲（０～２^X）に対応させ、カウンタ値で表現する。すなわち、サンプリング位相０をカウンタ値０に対応し、サンプリング位相２πをカウンタ値２^Xに対応させる。したがって、０～２πのサンプリング位相の範囲に対して、１／２^Xの位相分解能を有することになる。

　カウンタ値２２は、正弦波波形２０の位相を０～２^Xのカウンタ値に変換した値を示し、サンプリング位相情報２３（カウンタ値２２上の白四角）は、上記式（２）によって算出されるＸｂｉｔカウンタ１１の出力値でありサンプリング位相情報θ（ｋ）を示している。

　周波数設定情報は、動作基準クロックあたりの位相偏移量を表すことになる。したがって、Ｘｂｉｔカウンタ１１は動作基準クロック毎に周波数設定情報を累積加算することにより１／２^Xの位相分解能で入力信号の時刻ｋでのサンプリング位相を量子化した値を求めることになり、Ｑ倍オーバーサンプリングの信号の時刻ｋでのサンプリング位相を検出することができる。Ｑ倍オーバーサンプリングの信号のサンプリング点は、サンプリング周期Ｔでサンプリングされる。したがって、サンプリング位相０の点とすると、上記のサンプリング位相情報は、Ｑ倍オーバーサンプリングの信号のサンプリング点からの位相ずれすなわち、Ｑ倍オーバーサンプリングのサンプリングレートでのナイキスト点からの位相誤差を示していることになる。

　サンプリングクロック検出部２は、サンプリング位相検出部で検出されたサンプリング位相情報を用いてＱ倍オーバーサンプリングのサンプリングクロックの検出を行う。サンプリングクロックは、図３で示した周期Ｔの周期の信号である。ここでは、周期Ｔの正弦波波形２０の位相が０（２π）となる点をサンプリング点として、サンプリングクロックを生成することとする。なお、これに限らず、周期Ｔのサンプリングクロックを生成できれば、０以外の位相位置（たとえばπなど）をサンプリング点としてもよい。

　サンプリングクロック検出部２は、具体的には、Ｘｂｉｔカウンタ１１から出力されるサンプリング位相情報を観測し、サンプリング位相情報が２^Xを超えて０に戻る変化点を検出し、その変化点ごとの周期でサンプリングクロックを生成する。

　フィルタ係数制御部４は、サンプリング位相検出部１から出力されるサンプリング位相情報すなわち、時刻ｋでのＱ倍オーバーサンプリングのサンプリングレートでのナイキスト点（ナイキスト周波数でサンプリングする際のサンプリング点）からの位相誤差に基づいて、ポリフェーズフィルタ３に設定する補間フィルタ係数を選択し、フィルタ係数記憶部５にポリフェーズフィルタ３への補間フィルタ係数の設定指示を行う。フィルタ係数制御部４は、サンプリングクロック検出部２から出力されるサンプリングクロック（サンプリングクロックの周期ごとの信号）ごとに、上述の処理を行う。なお、フィルタ係数制御部４は、サンプリングクロックを受け取った時点（サンプリング位相０の点）後、最も早く出力されるサンプリング位相情報を位相誤差として用いる。なお、ここでは、動作基準クロックの周波数はＰ倍オーバーサンプリングのサンプリング周波数と等しいとする。　　　　

　サンプリング位相検出部１から出力されるサンプリング位相情報は、Ｑ倍オーバーサンプリングのサンプリング周期を基準とする、ナイキスト点（サンプリングタイミング）からの位相誤差を表しているが、ポリフェーズフィルタ３では、入力信号であるＰ倍オーバーサンプリングのデジタル信号に対して補間を行い、位相誤差を補正する。したがって、補間フィルタの係数を選択するために、Ｐ倍オーバーサンプリングのサンプリングタイミングからの位相誤差（Ｐ倍オーバーサンプリングのサンプリング周期を２πとした場合の位相誤差）で求める必要がある。

　Ｑ倍基準の位相誤差は、動作基準クロックの周波数はＰ倍オーバーサンプリングのサンプリング周波数と等しい場合には、Ｐ倍オーバーサンプリングのサンプリングタイミングとＱ倍オーバーサンプリングのサンプリングタイミングのずれ、すなわちＰ倍オーバーサンプリングのサンプリングタイミングを基準とする補間する位置を、Ｑ倍オーバーサンプリングのサンプリング周期を２πとした場合の位相誤差として示している。本実施の形態では、ポリフェーズフィルタ３での補間位置をＰ倍オーバーサンプリングのサンプリング周期を２πとした位相誤差（１／２^Xの分解能）に対応させており、フィルタ係数記憶部５はＰ倍オーバーサンプリングのサンプリング周波数に対応する位相誤差ごとに補間フィルタ係数を保持している。したがって、補間フィルタ係数を選択するために、Ｑ倍オーバーサンプリングのサンプリング周期を基準とする位相誤差を、Ｐ倍オーバーサンプリングを基準とする位相誤差へ変換する必要がある。

　具体的には、たとえば、以下の式（３）に示すように、サンプリング位相情報（Ｑ倍基準の位相誤差：Ｑ倍オーバーサンプリングのサンプリング周期を基準とする位相誤差）を、Ｐ倍オーバーサンプリングのサンプリング周期基準の位相誤差（Ｐ倍基準の位相誤差）に変換する。
　　Ｐ倍基準の位相誤差　＝　Ｑ倍基準の位相誤差　×　Ｐ　／　Ｑ　　　…（３）

　フィルタ係数制御部４は、Ｐ倍基準の位相誤差に基づいて、Ｑ倍オーバーサンプリングのサンプリングレートでのナイキスト点（サンプリングタイミング）を抽出することができる補間フィルタ係数を、フィルタ係数記憶部５が保持している補間フィルタ係数の中から選択し、選択した補間フィルタ係数をポリフェーズフィルタ３に設定するようにフィルタ係数記憶部５に指示する。なお、フィルタ係数記憶部５には、Ｐ倍基準の位相誤差の分解能（１／２^Xの分解能）に対応して、２^X個（＃０～＃２^X－１）の補間フィルタ係数を格納しておく必要がある。補間フィルタ係数の算出方法は特に制約はなく、従来と同様の方法で算出する。

　動作基準クロックの周波数がＰ倍オーバーサンプリングのサンプリング周波数と等しくない場合には、Ｐ倍基準の位相誤差を求める際に、上記（３）に加え、さらに動作基準クロックとＰ倍オーバーサンプリングのサンプリングタイミングとのずれにより生じる位相誤差（入力信号位相誤差）を考慮する必要がある。たとえば、動作基準クロックの周波数をＡとし、Ｐ倍オーバーサンプリングのサンプリング周波数をＣとし、Ｃ／Ｂ×２^XをＰ倍用の周波数設定情報とし、このＰ倍用の周波数設定情報を式（２）と同様に累積加算した値として求めることができる。そして、Ｐ倍基準の位相誤差を、上記の式（３）に右辺と入力信号位相誤差とに基づいて求めればよい。

　フィルタ係数記憶部５は、サンプリング係数制御部４からの指示に基づいて、ポリフェーズフィルタ３に補間フィルタ係数を設定する。ポリフェーズフィルタ３は、設定された補間フィルタ係数を用いて、入力信号に対してフィルタリング処理およびＱ倍のサンプリングレートへの間引き処理を行い、Ｑ倍オーバーサンプリングのサンプリングレートに変換されたデジタル信号を出力する。

　図４は、ポリフェーズフィルタ３の構成例を示す図である。図４の構成例では、それぞれ異なる補間フィルタ係数（フィルタ係数＃０～＃２^X－１）に対応する（異なる位相タイミングの信号に対応する）補間フィルタ３１－０～３１－（２^X－１）と、切替部３２と、Ｑ／Ｐリサンプラ３３と、を備える。なお、位相２πに対応する２^Xは、位相０と同様であるため、補間フィルタ係数の数は、＃０～＃２^X－１の２^X個である。補間フィルタ３１－０～３１－（２^X－１）は、それぞれに対応するフィルタ係数＃１～＃２^X－１があらかじめ設定されている。この場合、フィルタ係数記憶部５は、ポリフェーズフィルタ３に対して、補間フィルタ係数を設定する際、処理に用いる補間フィルタ３１－０～３１－（２^X－１）を指示すればよい。そして、切替部３２は、指示された補間フィルタ３１－０～３１－（２^X－１）からの出力をＱ／Ｐリサンプラ３３に入力する。

　Ｑ／Ｐリサンプラ３３は、サンプリングクロック検出部２が検出したサンプリングクロックに基づいて、そのサンプリングクロックの周期間隔となるよう、補間フィルタ３１－０～３１－（２^X－１）から出力される信号をリサンプルする。

　図５は、ポリフェーズフィルタ３の別の構成例を示す図である。図５の例では、補間係数フィルタの切替が可能な補間フィルタ３１と、Ｑ／Ｐリサンプラ３３と、を備える。Ｑ／Ｐリサンプラ３３の機能は、図４の構成例と同様である。図５の構成例では、図４の構成例に比べ、回路規模を削減することができる。なお、ポリフェーズフィルタ３の構成は、図４および図５の構成例に限らず、同様の機能を実現する構成であればどのような構成としてもよい。

　ここでは、図５の構成例に基づいて説明を行なうことする。図５の構成例では、ポリフェーズフィルタ３では、フィルタ係数記憶部５は、ポリフェーズフィルタ３に対して、設定する補間フィルタ係数を指示し、補間フィルタ３１は、指示された補間フィルタ係数を設定する。上述のように、補間フィルタ係数は、サンプリングクロック周期で指示される。

　なお、フィルタ係数記憶部５とポリフェーズフィルタ３を別の構成要素としたが、フィルタ係数記憶部５とポリフェーズフィルタ３を１つのフィルタ手段と考えることができる。この場合、フィルタ係数制御部４が、フィルタ手段へ補間フィルタ係数を選択するための情報（Ｐ倍基準の位相誤差）を指示することになる。

　なお、本実施の形態では、ダウンサンプリングを行なう場合を例に説明したが、アップサンプリングを行なう場合（Ｑ＞Ｐ）の場合に、本実施の形態の動作を適用してもよい。

　このように、本実施の形態では、Ｘｂｉｔの位相分解能を有するＸｂｉｔカウンタ１１を用いて動作基準クロック単位でサンプリングレート変換後の出力サンプリングレート（Ｑ倍オーバーサンプリング）クロックの位相を求め、求めた位相に基づいてナイキスト点からの位相誤差とサンプリングクロックとを求める。そして、位相誤差とサンプリングクロックに基づいて、適応的にポリフェーズフィルタのフィルタ係数を制御して信号を補間することによってサンプリングレートの変換を行うようにした。そのため、周波数設定情報（Ｐ、Ｑに関するパラメータ）を変更することにより、任意の比率でサンプリングレート変換を実現することができる。

　本実施の形態では、信号を補間するためのフィルタ係数を適応的に制御するため、デジタル信号のサンプリングレートの調整精度として必要な周波数分解能を有する補間フィルタ係数を備えるだけでサンプリング変換後のサンプリングレートを可変とするサンプリングレート可変機能を実現できる。したがって、従来、サンプリングレート変換比率を可変とするために大量に必要であった信号補間のためのフィルタ係数を保持するためのメモリ容量（回路規模）を、大幅に削減することができる。

実施の形態２．
　図６は、本発明にかかるサンプリングレート変換装置の実施の形態２の機能構成例を示す図である。本実施の形態のサンプリングレート変換装置は、実施の形態１のサンプリングレート変換装置のサンプリング位相検出１をサンプリング位相検出部１ａに代える以外は、実施の形態１のサンプリングレート変換装置と同様である。実施の形態１と同様の機能を有する構成要素は、実施の形態１と同一の符号を付して説明を省略する。

　図７は、サンプリング位相検出部１ａの構成例を示す図である。図７に示すように、サンプリング位相検出部１ａは、Ｘｂｉｔカウンタ１１と、加算器１２と、で構成される。本実施の形態のサンプリング位相検出部１ａは、実施の形態１のサンプリング位相検出部１の機能に加えてサンプリングクロックのタイミングを調整する機能を付加している。

　加算器１２は、Ｘｂｉｔカウンタ１１から出力されるサンプリング位相情報に、動作基準クロックのタイミング誤差に相当するクロック誤差情報を加算する。Ｘｂｉｔカウンタ１１の動作は実施の形態１のＸｂｉｔカウンタ１１の動作と同様であるが、本実施の形態では、Ｘｂｉｔカウンタ１１は、累積加算の際、加算器１２の出力に対して、周波数設定情報を加算していく。このような構成とすることにより、１／２^Xの分解能で、サンプリングタイミングの調整を行なうことができる。なお、この構成では、１回のタイミング調整を行う場合には、１回だけ加算器１２にクロック誤差情報を入力した後、クロック誤差情報を０に戻す。

　図８は、サンプリング位相検出部１ａの別の構成例を示す図である。図８の構成では、Ｘｂｉｔカウンタ１１の動作は、実施の形態１のＸｂｉｔカウンタ１１の動作と同様であり、加算器１２は、実施の形態１と同様の累積加算後のサンプリング位相情報に対してクロック誤差情報を加算する。この構成の場合は、クロック誤差情報は、同じ値でクロック誤差を調整する間、同一の値を用いる。図７および図８の構成例ともに、クロック誤差情報は、正負いずれの値も入力することが可能である。クロック誤差情報は、外部から設定するようにしてもよいし、クロックの誤差を求める算出機能を内部に有することとし、その算出機能が求めたクロック誤差情報を用いてもよい。

　図８に示した構成とすることによって、例えばサンプリング位相の初期値を任意に設定することもできる。具体例をあげて説明すると、Ｘ＝１０とした場合の１０ｂｉｔカウンタ値（０～１０２４の範囲）に対して、クロック誤差情報として＋２５６を設定した場合は、１／４（＝２５６／１０２４）サンプリングクロック周期分サンプリングのタイミングを進めることができる。また、クロック誤差情報として－２５６を設定した場合は、逆にサンプリングタイミングを１／４サンプリングクロック周期分遅らせることができる。以上述べた以外の本実施の形態の動作は、実施の形態１と同様である。

　このように、本実施の形態では、サンプリング位相検出部１ａが、サンプリングタイミングを調整し、調整後のサンプリング位相情報をもとにサンプリングクロック検出部２がサンプリングクロックを検出ようにしたので、タイミング調整が反映されたサンプリングクロックを得ることができる。したがって、実施の形態１と同様の効果が得られるとともに、サンプリングクロックの位相を１／２^Xの分解能にて調整することができ、動作基準クロックを生成する発振器の誤差の影響を緩和しサンプリングクロックの精度を改善することができる。

　以上のように、本発明にかかるサンプリングレート変換装置およびサンプリングレート変換方法は、デジタル信号波形のサンプリングレートを、異なるサンプリングレートに変換するサンプリングレート変換装置に有用であり、特に、変換後のサンプリングレートを可変とするサンプリングレート変換装置に適している。

　１　サンプリング位相検出部
　２　サンプリングクロック検出部
　３　ポリフェーズフィルタ
　４　フィルタ係数制御部
　５　フィルタ係数記憶部
　１１　Ｘｂｉｔカウンタ
　１２　加算器
　３１，３１－０～３１－（２^X－１）　補間フィルタ
　３２　切替部
　３３　Ｑ／Ｐリサンプラ
　２０　正弦波波形
　２１　動作基準クロックサンプリング点
　２２　カウンタ値
　２３　サンプリング位相情報

Claims (10)

1. 　所定のクロック周波数の動作基準クロックを用いて、所定のサンプリング周期でサンプリングされた入力信号に対してサンプリング周波数変換を実施するサンプリングレート変換装置であって、
   　前記クロック周波数とサンプリング周波数変換後のサンプリング周波数との比に基づいて、前記動作基準クロックごとに、サンプリング周波数変換後のサンプリングタイミングを基準とするサンプリング位相を求めるサンプリング位相検出手段と、
   　前記サンプリング位相に基づいて、サンプリング周波数変換後のサンプリング周期を検出するサンプリングクロック検出手段と、
   　前記入力信号に対してフィルタリングを行い、前記フィルタリング後の信号と前記サンプリング周期とに基づいてサンプリング周波数変換後の信号である変換後信号を生成するフィルタ手段と、
   　前記サンプリング位相に基づいて、前記フィルタリングに用いるフィルタ係数を設定するフィルタ制御手段と、
   　を備えることを特徴とするサンプリングレート変換装置。
2. 　前記サンプリング位相検出手段は、
   　Ｎ（Ｎは１以上の整数）ビット幅を有し、前記クロック周波数とサンプリング周波数変換後のサンプリング周波数との比に基づいて決定された周波数設定情報を累積加算し、累積加算結果が２^Nを超える場合はその累積加算結果から２^Nを減算した値を累積加算結果とし、累積加算結果が２^N以下の場合はその累積加算結果を前記サンプリング位相とするカウンタ、
   　を備えることを特徴とする請求項１に記載のサンプリングレート変換装置。
3. 　前記サンプリング位相検出手段は、前記累積加算結果にサンプリング位相を調整するための所定の値を加算する、
   　ことを特徴とする請求項２に記載のサンプリングレート変換装置。
4. 　前記所定の値を、動作基準クロックのクロック誤差に基づいて設定する、
   　ことを特徴とする請求項３に記載のサンプリングレート変換装置。
5. 　前記フィルタ制御手段は、前記入力信号のサンプリング周期内を２^N点の位相点に離散化した場合の２^N点の位相点に対応する前記フィルタリングで用いる２^N組のフィルタ係数を保持し、前記サンプリング位相に基づいて、前記２^N組のフィルタ係数からフィルタ係数を選択して、選択したフィルタ係数を前記フィルタリングに用いるフィルタ係数として設定する、
   　ことを特徴とする請求項２、３または４に記載のサンプリングレート変換装置。
6. 　前記フィルタ手段は、
   　２^N個のフィルタ、
   　を備え、
   　前記入力信号のサンプリング周期内を２^N点の位相点に離散化した場合の２^N点の位相点に対応する前記フィルタリングで用いる２^N組のフィルタ係数を、前記フィルタと前記フィルタ係数の１組とが１対１に対応するよう前記フィルタに設定し、
   　前記フィルタ制御手段は、前記サンプリング位相に基づいて、前記フィルタリングに用いる前記フィルタを選択することにより前記フィルタリングに用いるフィルタ係数を設定する、
   　ことを特徴とする請求項２、３または４に記載のサンプリングレート変換装置。
7. 　前記サンプリングクロック検出手段は、前記サンプリング周期に基づいて、サンプリング周波数変換後のサンプリングタイミングを示すサンプルクロックを生成する、
   　ことを特徴とする請求項１～６のいずれか１つに記載のサンプリングレート変換装置。
8. 　前記フィルタ手段は、前記サンプルクロックに基づいて、前記フィルタリングを実施した後の信号に対してリサンプリングを行い、リサンプリング後の信号を前記変換後信号とする、
   　ことを特徴とする請求項７に記載のサンプリングレート変換装置。
9. 　前記所定のクロック周波数を、前記入力信号のサンプリング周波数とすることを特徴とする請求項１～８のいずれか１つに記載のサンプリングレート変換装置。
10. 　所定のクロック周波数の動作基準クロックを用いて、所定のサンプリング周期でサンプリングされた入力信号に対してサンプリング周波数変換を実施するサンプリングレート変換装置におけるサンプリングレート変換方法であって、
    　前記クロック周波数とサンプリング周波数変換後のサンプリング周波数との比に基づいて、前記動作基準クロックごとに、サンプリング周波数変換後のサンプリングタイミングを基準とするサンプリング位相を求めるサンプリング位相検出ステップと、
    　前記サンプリング位相に基づいて、サンプリング周波数変換後のサンプリング周期を検出するサンプリングクロック検出ステップと、
    　前記入力信号に対してフィルタリングを行い、前記フィルタリング後の信号と前記サンプリング周期と基づいてサンプリング周波数変換後の信号である変換後信号を生成するフィルタリングステップと、
    　前記サンプリング位相に基づいて、前記フィルタリングに用いるフィルタ係数を設定するフィルタ制御ステップと、
    　を含むことを特徴とするサンプリングレート変換方法。

Images