JP4846843B2 - Da変換器及びda変換方法 - Google Patents
Da変換器及びda変換方法 Download PDFInfo
- Publication number
- JP4846843B2 JP4846843B2 JP2009510839A JP2009510839A JP4846843B2 JP 4846843 B2 JP4846843 B2 JP 4846843B2 JP 2009510839 A JP2009510839 A JP 2009510839A JP 2009510839 A JP2009510839 A JP 2009510839A JP 4846843 B2 JP4846843 B2 JP 4846843B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- timing
- integrator
- cycle
- timing information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/02—Delta modulation, i.e. one-bit differential modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
- H03M3/51—Automatic control for modifying converter range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
- H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3015—Structural details of digital delta-sigma modulators
- H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3015—Structural details of digital delta-sigma modulators
- H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
Description
1.特願2007−109833 出願日 2007年04月18日
12 遅延部
14 第1加算部
16 第2加算部
20 レベル比較部
30 補間器
40 フィードバック部
50 タイミング発生部
52 可変遅延回路
54 設定部
60、62 デジタル遅延器
70 レベル減算器
80 信号処理部
90 タイミング情報生成部
100 DA変換器
200 従来のDA変換器
210 積分器
220 レベル比較部
230 補間器
260 デジタル遅延器
270 レベル減算部
280 信号処理部
Claims (8)
- 入力されるデジタル信号をアナログ信号に変換するDA変換器であって、
入力されるデジタル信号の積分値を、一定周期のサイクル毎に出力する積分器と、
前記積分器が出力する前記積分値が、所定の参照値より大きい超過状態になったか否かを比較するレベル比較部と、
前記レベル比較部における比較結果に基づいて、前記積分器に入力すべき前記デジタル信号から、予め定められた値を減じるフィードバック部と、
前記積分器が出力するサイクル毎の積分値、及び、それぞれの直前のサイクルにおける積分値から、前記一定周期未満の時間分解能で、前記超過状態に遷移した変化点のタイミング情報を生成するタイミング情報生成部と、
前記タイミング情報に基づいて、前記一定周期未満の時間分解能でタイミング信号を生成するタイミング発生部と、
前記タイミング信号に基づいて、前記アナログ信号を生成する信号処理部と
を備えるDA変換器。 - 前記タイミング情報生成部は、前記サイクル毎の積分値及び前記参照値の差と、それぞれの直前のサイクルにおける前記積分値及び前記参照値の差分との比率に応じた、前記一定周期未満の時間分解能のタイミング情報を生成する
請求項1に記載のDA変換器。 - 前記デジタル信号の各データ間を補間する補間器を更に備えることを特徴とする
請求項1に記載のDA変換器。 - 前記信号処理部は、前記タイミング信号の所定の周波数成分を通過させるローパスフィルタを有する
請求項1に記載のDA変換器。 - 前記フィードバック部は、前記のレベル比較部が前記超過状態を検出した場合に、前記積分器に入力すべき前記デジタル信号から予め定められた値を減じる
請求項1に記載のDA変換器。 - 前記フィードバック部は、前記タイミング情報生成部が生成したタイミング情報に応じたタイミングで、前記積分器に入力すべき前記デジタル信号から予め定められた値を減じる
請求項1に記載のDA変換器。 - 並列に設けられ、一定周期のサイクル内において、それぞれ異なるタイミングが予め設定され、対応する前記タイミングまでの前記デジタル信号の積分値を、前記サイクル毎にそれぞれ出力する複数の前記積分器と、
前記複数の積分器に一対一に対応して設けられ、対応する前記積分器が出力する積分値が、所定の参照値より大きい超過状態になったか否かを比較する複数の前記レベル比較部と、
前記複数の積分器に一対一に対応して設けられ、対応する前記積分器が出力する積分値と、当該積分器に対応するタイミングの直前のタイミングに対応する前記積分器が出力する積分値とに基づいて前記タイミング情報を生成する、複数の前記タイミング情報生成部と
を備える請求項1に記載のDA変換器。 - 入力されるデジタル信号をアナログ信号に変換するDA変換方法であって、
入力されるデジタル信号の積分値を、一定周期のサイクル毎に出力し、
前記出力された積分値が、所定の参照値より大きい超過状態になったか否かを比較し、
前記比較結果に基づいて、積分すべき前記デジタル信号から、予め定められた値を減じ、
前記出力されたサイクル毎の積分値、及び、それぞれの直前のサイクルにおける積分値から、前記一定周期未満の時間分解能で、前記超過状態に遷移した変化点のタイミング情報を生成し、
前記タイミング情報に基づいて、前記一定周期未満の時間分解能でタイミング信号を生成し、
前記タイミング信号に基づいて、前記アナログ信号を生成する
DA変換方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009510839A JP4846843B2 (ja) | 2007-04-18 | 2008-04-14 | Da変換器及びda変換方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007109833 | 2007-04-18 | ||
JP2007109833 | 2007-04-18 | ||
PCT/JP2008/057293 WO2008129975A1 (ja) | 2007-04-18 | 2008-04-14 | Da変換器及びda変換方法 |
JP2009510839A JP4846843B2 (ja) | 2007-04-18 | 2008-04-14 | Da変換器及びda変換方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008129975A1 JPWO2008129975A1 (ja) | 2010-07-22 |
JP4846843B2 true JP4846843B2 (ja) | 2011-12-28 |
Family
ID=39875504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009510839A Expired - Fee Related JP4846843B2 (ja) | 2007-04-18 | 2008-04-14 | Da変換器及びda変換方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7859444B2 (ja) |
JP (1) | JP4846843B2 (ja) |
KR (1) | KR101095640B1 (ja) |
DE (1) | DE112008001060T5 (ja) |
TW (1) | TW200847646A (ja) |
WO (1) | WO2008129975A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5249254B2 (ja) * | 2010-01-21 | 2013-07-31 | アズビル株式会社 | 変調器およびδς型d/a変換器 |
JPWO2023223523A1 (ja) * | 2022-05-20 | 2023-11-23 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05206864A (ja) * | 1992-01-29 | 1993-08-13 | Sanyo Electric Co Ltd | デルタ・シグマ型d/a変換器 |
JPH10308671A (ja) * | 1997-05-09 | 1998-11-17 | Nippon Telegr & Teleph Corp <Ntt> | Pwm回路/加重回路併用式デルタシグマ型d/a変換装置 |
JP2000232363A (ja) * | 1999-02-10 | 2000-08-22 | Matsushita Electric Ind Co Ltd | D/a変換装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5323157A (en) | 1993-01-15 | 1994-06-21 | Motorola, Inc. | Sigma-delta digital-to-analog converter with reduced noise |
JP4279410B2 (ja) | 1999-07-06 | 2009-06-17 | 株式会社アドバンテスト | 信号処理装置およびその装置を用いた半導体デバイス試験装置 |
JP4143588B2 (ja) * | 2003-10-27 | 2008-09-03 | 日本電気株式会社 | 出力回路及びデジタルアナログ回路並びに表示装置 |
-
2008
- 2008-04-14 WO PCT/JP2008/057293 patent/WO2008129975A1/ja active Application Filing
- 2008-04-14 JP JP2009510839A patent/JP4846843B2/ja not_active Expired - Fee Related
- 2008-04-14 DE DE112008001060T patent/DE112008001060T5/de not_active Withdrawn
- 2008-04-14 KR KR1020097016388A patent/KR101095640B1/ko not_active IP Right Cessation
- 2008-04-17 TW TW097113939A patent/TW200847646A/zh not_active IP Right Cessation
-
2009
- 2009-07-30 US US12/512,958 patent/US7859444B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05206864A (ja) * | 1992-01-29 | 1993-08-13 | Sanyo Electric Co Ltd | デルタ・シグマ型d/a変換器 |
JPH10308671A (ja) * | 1997-05-09 | 1998-11-17 | Nippon Telegr & Teleph Corp <Ntt> | Pwm回路/加重回路併用式デルタシグマ型d/a変換装置 |
JP2000232363A (ja) * | 1999-02-10 | 2000-08-22 | Matsushita Electric Ind Co Ltd | D/a変換装置 |
Also Published As
Publication number | Publication date |
---|---|
TWI348830B (ja) | 2011-09-11 |
DE112008001060T5 (de) | 2010-02-11 |
US7859444B2 (en) | 2010-12-28 |
US20100026541A1 (en) | 2010-02-04 |
KR101095640B1 (ko) | 2011-12-19 |
JPWO2008129975A1 (ja) | 2010-07-22 |
KR20090108618A (ko) | 2009-10-15 |
TW200847646A (en) | 2008-12-01 |
WO2008129975A1 (ja) | 2008-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101461784B1 (ko) | 아날로그 디지털 변환기(adc), 그 보정 회로 및 그 보정 방법 | |
JP4835012B2 (ja) | D級増幅器 | |
US7408485B1 (en) | Asynchronous sampling rate converter and method for audio DAC | |
JP2008011189A (ja) | タイム・インターリーブa/d変換装置 | |
JP2009504107A (ja) | 非同期サンプルレートコンバータ | |
US9007248B2 (en) | MASH sigma-delta modulator and DA converter circuit | |
JPWO2008133238A1 (ja) | 試験装置および試験方法 | |
WO2011090110A1 (ja) | サンプリングレート変換装置およびサンプリングレート変換方法 | |
JP4846843B2 (ja) | Da変換器及びda変換方法 | |
JP2020120214A (ja) | クロック再生回路 | |
JP2018201142A (ja) | アイドルトーン分散装置および周波数比計測装置 | |
WO2000079686A1 (fr) | Convertisseur numerique-analogique et son procede d'utilisation, et dispositif et procede d'interpolation de donnees | |
US6486813B1 (en) | Oversampling circuit digital/analog converter | |
JP4838206B2 (ja) | フィルタ回路および方法 | |
JP6787105B2 (ja) | デジタルフィルター、レシプロカルカウント値生成回路および物理量センサー | |
Calbaza et al. | Jitter model of direct digital synthesis clock generators | |
US20020158785A1 (en) | Digital-t0-analog converter using different multiplicators between first and second portions of a data holding period | |
JP5724475B2 (ja) | データ受信回路、データ送受信システム及びデータ受信方法 | |
JP3565545B2 (ja) | サンプリング周波数変換回路 | |
EP1209578B1 (en) | Sampling function waveform data generating device | |
JP2008104039A (ja) | フィルタ回路 | |
JP3102024B2 (ja) | D/a変換方法 | |
JPWO2009004800A1 (ja) | 集積回路、光ディスク装置、及びトラッキング誤差信号生成方法 | |
JP4792354B2 (ja) | 位相調整機能付きシングルビット乗算回路 | |
JP2022100436A (ja) | 波形生成回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111012 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |