JPH05206864A - デルタ・シグマ型ｄ／ａ変換器 - Google Patents
デルタ・シグマ型ｄ／ａ変換器Info
- Publication number
- JPH05206864A JPH05206864A JP1410892A JP1410892A JPH05206864A JP H05206864 A JPH05206864 A JP H05206864A JP 1410892 A JP1410892 A JP 1410892A JP 1410892 A JP1410892 A JP 1410892A JP H05206864 A JPH05206864 A JP H05206864A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- digital signal
- digital
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 回路の動作速度の制限を緩和してデルタ・シ
グマ型Ｄ／Ａ変換器の変換精度を高くする。 【構成】 ７ステップで変化するデジタルデータＤＧ２
に基づいてリードオンリーメモリ１１から７ビットのデ
ータＱ１〜Ｑ７を出力し、そのうち、データＱ７を遅延
回路１２に入力して残りのデータＱ１〜Ｑ６をロジック
回路１３に入力する。ロジック回路１３は、データＱ７
が「１」のとき、次のデータ変換期間の第１ビットのデ
ータＱ１を「１」とする。このとき、データＱ１に
「１」が重なる場合には、中間ビットとなるデータＱ４
を「１」とすることで対応する。これにより、データ変
換期間のクロック数を削減して動作速度を緩和する。
グマ型Ｄ／Ａ変換器の変換精度を高くする。 【構成】 ７ステップで変化するデジタルデータＤＧ２
に基づいてリードオンリーメモリ１１から７ビットのデ
ータＱ１〜Ｑ７を出力し、そのうち、データＱ７を遅延
回路１２に入力して残りのデータＱ１〜Ｑ６をロジック
回路１３に入力する。ロジック回路１３は、データＱ７
が「１」のとき、次のデータ変換期間の第１ビットのデ
ータＱ１を「１」とする。このとき、データＱ１に
「１」が重なる場合には、中間ビットとなるデータＱ４
を「１」とすることで対応する。これにより、データ変
換期間のクロック数を削減して動作速度を緩和する。
Description
【０００１】
【産業上の利用分野】本発明は、オーバーサンプリング
により高い変換精度を実現する、オーディオ機器等への
採用に適したデルタ・シグマ型Ｄ／Ａ変換器に関する。
により高い変換精度を実現する、オーディオ機器等への
採用に適したデルタ・シグマ型Ｄ／Ａ変換器に関する。
【０００２】
【従来の技術】コンパクトディスクプレーヤ等のデジタ
ルオーディオ機器では、アナログ音声が所定の周波数で
サンプリングされて適数ビットのデジタルデータとして
記録されている。そして再生時には、コンパクトディス
ク等の記録媒体から読み出されるデジタルデータがＤ／
Ａ変換器によりアナログ信号に復元され、アンプ及びス
ピーカを通して音声信号として再生される。このデジタ
ルデータの再生時には、Ｄ／Ａ変換の変換誤差を最小限
にして再生信号の歪みを抑圧することが望まれ、これに
対応できるような高い変換精度を得られるＤ／Ａ変換方
式が各種提案されている。
ルオーディオ機器では、アナログ音声が所定の周波数で
サンプリングされて適数ビットのデジタルデータとして
記録されている。そして再生時には、コンパクトディス
ク等の記録媒体から読み出されるデジタルデータがＤ／
Ａ変換器によりアナログ信号に復元され、アンプ及びス
ピーカを通して音声信号として再生される。このデジタ
ルデータの再生時には、Ｄ／Ａ変換の変換誤差を最小限
にして再生信号の歪みを抑圧することが望まれ、これに
対応できるような高い変換精度を得られるＤ／Ａ変換方
式が各種提案されている。
【０００３】例えば、特開昭６３−１７６０２０号公報
には、多ビットのデジタルデータを高速でサンプリング
することによりビットを圧縮し、圧縮されたデジタルデ
ータを時間軸上に分解してアナログ信号を得るように構
成されたデルタ・シグマ型Ｄ／Ａ変換器が開示されてい
る。図４は、デルタ・シグマ型Ｄ／Ａ変換器の概略を示
すブロック図である。
には、多ビットのデジタルデータを高速でサンプリング
することによりビットを圧縮し、圧縮されたデジタルデ
ータを時間軸上に分解してアナログ信号を得るように構
成されたデルタ・シグマ型Ｄ／Ａ変換器が開示されてい
る。図４は、デルタ・シグマ型Ｄ／Ａ変換器の概略を示
すブロック図である。
【０００４】デジタル量子化回路１は、例えば、１６ビ
ットのデジタルデータＤＧ１を受けて、このデジタルデ
ータＤＧ１を３ビットのデジタルデータＤＧ２に変換し
て出力する。このデジタル量子化回路１での変換におい
ては、サンプリング周波数ｆ Sの４８倍の周波数（４８
ｆS）でデジタルデータＤＧ１をオーバーサンプリング
し、±３の７段階で再量子化して３ビットのデジタルデ
ータＤＧ２を得るように構成される。この際、量子化ノ
イズ、即ち、デジタルデータＤＧ１に対するデジタルデ
ータＤＧ２の誤差は、各変換ステップで誤差を順次フィ
ードバックして入力側のデジタルデータＤＧ１に加算す
る、所謂ノイズシェーピング動作により高周波領域側に
偏らされている。このため、低周波領域における量子化
ノイズが大幅に低減され、ローパスフィルタを通すこと
により量子化ノイズは大部分が除去される。
ットのデジタルデータＤＧ１を受けて、このデジタルデ
ータＤＧ１を３ビットのデジタルデータＤＧ２に変換し
て出力する。このデジタル量子化回路１での変換におい
ては、サンプリング周波数ｆ Sの４８倍の周波数（４８
ｆS）でデジタルデータＤＧ１をオーバーサンプリング
し、±３の７段階で再量子化して３ビットのデジタルデ
ータＤＧ２を得るように構成される。この際、量子化ノ
イズ、即ち、デジタルデータＤＧ１に対するデジタルデ
ータＤＧ２の誤差は、各変換ステップで誤差を順次フィ
ードバックして入力側のデジタルデータＤＧ１に加算す
る、所謂ノイズシェーピング動作により高周波領域側に
偏らされている。このため、低周波領域における量子化
ノイズが大幅に低減され、ローパスフィルタを通すこと
により量子化ノイズは大部分が除去される。
【０００５】パルス幅変調方式のＤ／Ａ変換回路２は、
１データ変換期間に８クロックを設定し、この８クロッ
ク期間のうち、デジタルデータＤＧ２に対応するクロッ
ク期間に「１」レベルの信号を出力し、残余のクロック
期間に「０」レベルの信号を出力するように構成され
る。これにより、デジタルデータＤＧ２に対応して
「１」及び「０」レベルの信号を繰り返すアナログ信号
ＡＮ１が得られる。そして、このアナログ信号ＡＮ１
は、ＲＣ回路等で構成されるアナログローパスフィルタ
を通すことにより高調波が除去され、平滑なアナログ信
号ＡＮ２として出力される。
１データ変換期間に８クロックを設定し、この８クロッ
ク期間のうち、デジタルデータＤＧ２に対応するクロッ
ク期間に「１」レベルの信号を出力し、残余のクロック
期間に「０」レベルの信号を出力するように構成され
る。これにより、デジタルデータＤＧ２に対応して
「１」及び「０」レベルの信号を繰り返すアナログ信号
ＡＮ１が得られる。そして、このアナログ信号ＡＮ１
は、ＲＣ回路等で構成されるアナログローパスフィルタ
を通すことにより高調波が除去され、平滑なアナログ信
号ＡＮ２として出力される。
【０００６】図５は、Ｄ／Ａ変換回路２の構成を示すブ
ロック図で、図６は、その出力を表す波形図である。パ
ルス幅変調方式のＤ／Ａ変換回路２は、３ビットのデジ
タルデータＤＧ２をアドレスデータとして受けて８ビッ
トのデータＱ１〜Ｑ８を出力するリードオンリーメモリ
４及び並列に出力される８ビットのデータＱ１〜Ｑ８を
第１ビットから順に時間軸上に出力するパラレル／シリ
アル変換回路５により構成される。リードオンリーメモ
リ４は、中間ビットのデータＱ５を中心として上位側と
下位側とでデータが対称となるような８ビットのデータ
Ｑ１〜Ｑ８に、３ビットのデジタルデータＤＧ２が１対
１で対応付けられており、各データ変換期間にそのデー
タＱ１〜Ｑ８を並列に出力する。そして、１データ変換
期間に８クロックＤ１〜Ｄ８を設定するパラレル／シリ
アル変換回路５は、リードオンリーメモリ４から与えら
れる８ビットのデータＱ１〜Ｑ８を各クロックＤ１〜Ｄ
８に対応させて出力する。これにより、図６に示すよう
に、５番目のクロックＤ５を中心として「１」または
「０」レベルの信号が対称に配列されたアナログ信号Ａ
Ｎ１が出力される。このようなアナログ信号ＡＮ１は、
各データ変換期間でのパワーの中心が一定となるため、
高調波が抑圧されている。
ロック図で、図６は、その出力を表す波形図である。パ
ルス幅変調方式のＤ／Ａ変換回路２は、３ビットのデジ
タルデータＤＧ２をアドレスデータとして受けて８ビッ
トのデータＱ１〜Ｑ８を出力するリードオンリーメモリ
４及び並列に出力される８ビットのデータＱ１〜Ｑ８を
第１ビットから順に時間軸上に出力するパラレル／シリ
アル変換回路５により構成される。リードオンリーメモ
リ４は、中間ビットのデータＱ５を中心として上位側と
下位側とでデータが対称となるような８ビットのデータ
Ｑ１〜Ｑ８に、３ビットのデジタルデータＤＧ２が１対
１で対応付けられており、各データ変換期間にそのデー
タＱ１〜Ｑ８を並列に出力する。そして、１データ変換
期間に８クロックＤ１〜Ｄ８を設定するパラレル／シリ
アル変換回路５は、リードオンリーメモリ４から与えら
れる８ビットのデータＱ１〜Ｑ８を各クロックＤ１〜Ｄ
８に対応させて出力する。これにより、図６に示すよう
に、５番目のクロックＤ５を中心として「１」または
「０」レベルの信号が対称に配列されたアナログ信号Ａ
Ｎ１が出力される。このようなアナログ信号ＡＮ１は、
各データ変換期間でのパワーの中心が一定となるため、
高調波が抑圧されている。
【０００７】以上のようなデルタ・シグマ型Ｄ／Ａ変換
器では、時間軸により変換精度を得ているため、回路を
構成する素子に要求される精度が緩和され、高精度の変
換動作を期待できる。
器では、時間軸により変換精度を得ているため、回路を
構成する素子に要求される精度が緩和され、高精度の変
換動作を期待できる。
【０００８】
【発明が解決しようとする課題】しかしながら、上述の
デルタ・シグマ型Ｄ／Ａ変換器では、所定のサンプリン
グ周波数ｆSに従うデジタルデータＤＧ１を高い周波数
（例えば４８ｆS）でオーバーサンプリングし、さらに
そのデータ変換期間に適数のクロック（例えば８クロッ
ク）を設定する必要があるため、極めて速い回路動作が
要求されることになり、これに対応するシステムクロッ
クも必要となる。即ち、最も動作速度が速くなるパルス
幅変調の際に用いられるシステムクロックの周波数によ
り回路全体の動作速度が制限されるため、オーバーサン
プリングの倍数を高くして変換精度、Ｓ／Ｎ比を高くし
ているデルタ・シグマ型Ｄ／Ａ変換器においては、動作
速度の問題を解決することが一つの課題となっている。
例えば、一般的に採用されているサプリング周波数ｆS
の３８４倍の周波数（３８４ｆS）を有するシステムク
ロックの場合、１データ変換期間に８クロックを設定す
ると、オーバーサンプリングの倍数は、４８倍となる。
デルタ・シグマ型Ｄ／Ａ変換器では、所定のサンプリン
グ周波数ｆSに従うデジタルデータＤＧ１を高い周波数
（例えば４８ｆS）でオーバーサンプリングし、さらに
そのデータ変換期間に適数のクロック（例えば８クロッ
ク）を設定する必要があるため、極めて速い回路動作が
要求されることになり、これに対応するシステムクロッ
クも必要となる。即ち、最も動作速度が速くなるパルス
幅変調の際に用いられるシステムクロックの周波数によ
り回路全体の動作速度が制限されるため、オーバーサン
プリングの倍数を高くして変換精度、Ｓ／Ｎ比を高くし
ているデルタ・シグマ型Ｄ／Ａ変換器においては、動作
速度の問題を解決することが一つの課題となっている。
例えば、一般的に採用されているサプリング周波数ｆS
の３８４倍の周波数（３８４ｆS）を有するシステムク
ロックの場合、１データ変換期間に８クロックを設定す
ると、オーバーサンプリングの倍数は、４８倍となる。
【０００９】そこで本発明は、回路構成の増大を伴うこ
となく動作速度の制限を緩和し、変換精度を高くできる
デルタ・シグマ型Ｄ／Ａ変換器の提供を目的とする。
となく動作速度の制限を緩和し、変換精度を高くできる
デルタ・シグマ型Ｄ／Ａ変換器の提供を目的とする。
【００１０】
【課題を解決するための手段】本発明は、上述の課題を
解決するためになされたもので、その特徴とするところ
は、入力される第１のデジタル信号に対応して、第１の
デジタル信号よりビット数の小さい第２のデジタル信号
を得ると共に、第１のデジタル信号に対する第２のデジ
タル信号の誤差分を入力側に帰還して加算するデルタ・
シグマ変調回路、１データ変換期間内に上記第２のデジ
タル信号の変化ステップより１少ない数のクロックを設
定し、上記第２のデジタルデータに対応するクロック期
間に「１」レベルの信号を出力し、残余のクロック期間
に「０」レベルの信号を出力するパルス変調回路、から
なり、上記パルス変調回路は、上記第２のデジタルデー
タから、中間ビットを中心として上位側と下位側とで対
称となる上記第２のデジタル信号の変換ステップに等し
いビット数の第３のデジタル信号を得る手段と、この第
３のデジタル信号の最終ビットを１データ変換期間記憶
し、このビットのデータが「１」を示すとき、続くデー
タ変換期間の第１ビットを「１」とすると共に、この第
１ビットに「１」が重なるときには、その第３のデジタ
ル信号の中間ビットを「１」とする手段と、を備えるこ
とにある。
解決するためになされたもので、その特徴とするところ
は、入力される第１のデジタル信号に対応して、第１の
デジタル信号よりビット数の小さい第２のデジタル信号
を得ると共に、第１のデジタル信号に対する第２のデジ
タル信号の誤差分を入力側に帰還して加算するデルタ・
シグマ変調回路、１データ変換期間内に上記第２のデジ
タル信号の変化ステップより１少ない数のクロックを設
定し、上記第２のデジタルデータに対応するクロック期
間に「１」レベルの信号を出力し、残余のクロック期間
に「０」レベルの信号を出力するパルス変調回路、から
なり、上記パルス変調回路は、上記第２のデジタルデー
タから、中間ビットを中心として上位側と下位側とで対
称となる上記第２のデジタル信号の変換ステップに等し
いビット数の第３のデジタル信号を得る手段と、この第
３のデジタル信号の最終ビットを１データ変換期間記憶
し、このビットのデータが「１」を示すとき、続くデー
タ変換期間の第１ビットを「１」とすると共に、この第
１ビットに「１」が重なるときには、その第３のデジタ
ル信号の中間ビットを「１」とする手段と、を備えるこ
とにある。
【００１１】
【作用】本発明によれば、所定の奇数ステップのデータ
をその変化ステップより少ない数のクロック期間で出力
させることができるため、パルス幅変調の際のデータ変
換期間を２クロック分短縮でき、システムクロックの周
波数を変更することなくその短縮分だけオーバーサンプ
リングの倍数を高く設定することができる。
をその変化ステップより少ない数のクロック期間で出力
させることができるため、パルス幅変調の際のデータ変
換期間を２クロック分短縮でき、システムクロックの周
波数を変更することなくその短縮分だけオーバーサンプ
リングの倍数を高く設定することができる。
【００１２】
【実施例】図１は、本発明のデルタ・シグマ型Ｄ／Ａ変
換器の主要部分のブロック図で、パルス幅変調方式のＤ
／Ａ変換回路部分を示している。パルス幅変調方式のＤ
／Ａ変換回路１０は、３ビットのデジタルデータＤＧ２
をアドレスデータとして受けて７ビットのデータＱ１〜
Ｑ７を出力するリードオンリーメモリ１１、デジタルデ
ータＤＧ２の最終ビットのデータＱ７を１データ変換期
間遅延する遅延回路１２、１データ変換期間遅延された
データＱ７の内容に対応して第１ビットのデータＱ１と
中間ビットのデータＱ４とを「１」とするロジック回路
１３及び並列に出力される７ビットのデータＱ１〜Ｑ７
のうち、第６ビットまでを第１ビットから順に出力する
パラレル／シリアル変換回路１４により構成される。リ
ードオンリーメモリ１１に入力される３ビットのデジタ
ルデータＤＧ２は、図５と同一のデジタル量子化回路１
から供給され、リードオンリーメモリ１１は、その３ビ
ットのデジタルデータＤＧ２に７ビットのデータＱ１〜
Ｑ７を１対１で対応付け、各データ変換期間にそのデー
タＱ１〜Ｑ７を並列に出力する。この７ビットのデータ
Ｑ１〜Ｑ７は、図５のリードオンリーメモリ４と同様
に、中間ビットのデータＱ４を中心にして上位側と下位
側とで対称となるように設定されており、このうちデー
タＱ７が遅延回路１２に入力され、残る６ビットのデー
タＱ１〜Ｑ６が、遅延回路１２で１データ変換期間遅延
されたデータＱ７と共にロジック回路１３に入力され
る。
換器の主要部分のブロック図で、パルス幅変調方式のＤ
／Ａ変換回路部分を示している。パルス幅変調方式のＤ
／Ａ変換回路１０は、３ビットのデジタルデータＤＧ２
をアドレスデータとして受けて７ビットのデータＱ１〜
Ｑ７を出力するリードオンリーメモリ１１、デジタルデ
ータＤＧ２の最終ビットのデータＱ７を１データ変換期
間遅延する遅延回路１２、１データ変換期間遅延された
データＱ７の内容に対応して第１ビットのデータＱ１と
中間ビットのデータＱ４とを「１」とするロジック回路
１３及び並列に出力される７ビットのデータＱ１〜Ｑ７
のうち、第６ビットまでを第１ビットから順に出力する
パラレル／シリアル変換回路１４により構成される。リ
ードオンリーメモリ１１に入力される３ビットのデジタ
ルデータＤＧ２は、図５と同一のデジタル量子化回路１
から供給され、リードオンリーメモリ１１は、その３ビ
ットのデジタルデータＤＧ２に７ビットのデータＱ１〜
Ｑ７を１対１で対応付け、各データ変換期間にそのデー
タＱ１〜Ｑ７を並列に出力する。この７ビットのデータ
Ｑ１〜Ｑ７は、図５のリードオンリーメモリ４と同様
に、中間ビットのデータＱ４を中心にして上位側と下位
側とで対称となるように設定されており、このうちデー
タＱ７が遅延回路１２に入力され、残る６ビットのデー
タＱ１〜Ｑ６が、遅延回路１２で１データ変換期間遅延
されたデータＱ７と共にロジック回路１３に入力され
る。
【００１３】ロジック回路１３は、１データ変換期間遅
延されたデータＱ７と第１ビットのデータＱ１とが入力
されるＮＯＲゲート１３ａ、同じく遅延されたデータＱ
７とデータＱ１とが入力されるＮＡＮＤゲート１３ｂ及
びこのＮＡＮＤゲート１３ｂの出力と第４ビットのデー
タＱ４とが入力されるＮＯＲゲート１３ｃからなり、遅
延された最終ビットのデータＱ７が「１」のときに第１
ビットのデータを「１」とし、且つ、この第１ビットに
「１」が重なるときに中間ビットのデータＱ４を「１」
とするように構成される。そして、１データ変換期間に
６クロックＤ１〜Ｄ６を設定するパラレル／シリアル変
換回路１４は、図２に示すとおり、遅延回路１２及び論
理回路１３を通してリードオンリーメモリ１１から与え
られる６ビットのデータＱ１〜Ｑ６を各クロックＤ１〜
Ｄ６に対応させて出力する。ここで、リードオンリーメ
モリ１１から出力される最終ビットのデータＱ７は、第
６クロックＤ６に続く第７クロックＤ７として、次のデ
ータ変換期間の第１クロックＤ１に対応して出力される
ことになる。即ち、入力されるデジタルデータＤＧ２の
第１ビットのデータＱ１及び最終ビットのデーターＱ７
は、デジタルデータＤＧ２が最大値（＋３）を示すとき
に限って「１」となるため、デジタルデータＤＧ２が複
数のデータ変換期間に亘って最大値を示す場合を除け
ば、最終ビットのデータＱ７を次のデータ変換期間の第
１ビットのデータＱ１に重ねて出力するようにしても差
し支えない。そして、複数のデータ変換期間に亘ってデ
ジタルデータＤＧ２が最大値を示す場合には、それをＮ
ＡＮＤゲート１３ｂにより検知し、最大値を示すときに
は必ず「０」となる中間ビットのデータＱ４を「１」と
することで対応させる。これにより、デジタルデータＤ
Ｇ２が複数のデータ変換期間に連続して最大値を示すと
きには、図３に示すように、最初のデータ変換期間を除
いたデータ変換期間で、各クロックＤ１〜Ｄ６に対応し
て出力されるデータＱ１〜Ｑ６が全て「１」となる。
延されたデータＱ７と第１ビットのデータＱ１とが入力
されるＮＯＲゲート１３ａ、同じく遅延されたデータＱ
７とデータＱ１とが入力されるＮＡＮＤゲート１３ｂ及
びこのＮＡＮＤゲート１３ｂの出力と第４ビットのデー
タＱ４とが入力されるＮＯＲゲート１３ｃからなり、遅
延された最終ビットのデータＱ７が「１」のときに第１
ビットのデータを「１」とし、且つ、この第１ビットに
「１」が重なるときに中間ビットのデータＱ４を「１」
とするように構成される。そして、１データ変換期間に
６クロックＤ１〜Ｄ６を設定するパラレル／シリアル変
換回路１４は、図２に示すとおり、遅延回路１２及び論
理回路１３を通してリードオンリーメモリ１１から与え
られる６ビットのデータＱ１〜Ｑ６を各クロックＤ１〜
Ｄ６に対応させて出力する。ここで、リードオンリーメ
モリ１１から出力される最終ビットのデータＱ７は、第
６クロックＤ６に続く第７クロックＤ７として、次のデ
ータ変換期間の第１クロックＤ１に対応して出力される
ことになる。即ち、入力されるデジタルデータＤＧ２の
第１ビットのデータＱ１及び最終ビットのデーターＱ７
は、デジタルデータＤＧ２が最大値（＋３）を示すとき
に限って「１」となるため、デジタルデータＤＧ２が複
数のデータ変換期間に亘って最大値を示す場合を除け
ば、最終ビットのデータＱ７を次のデータ変換期間の第
１ビットのデータＱ１に重ねて出力するようにしても差
し支えない。そして、複数のデータ変換期間に亘ってデ
ジタルデータＤＧ２が最大値を示す場合には、それをＮ
ＡＮＤゲート１３ｂにより検知し、最大値を示すときに
は必ず「０」となる中間ビットのデータＱ４を「１」と
することで対応させる。これにより、デジタルデータＤ
Ｇ２が複数のデータ変換期間に連続して最大値を示すと
きには、図３に示すように、最初のデータ変換期間を除
いたデータ変換期間で、各クロックＤ１〜Ｄ６に対応し
て出力されるデータＱ１〜Ｑ６が全て「１」となる。
【００１４】以上のようなパルス幅変調方式のＤ／Ａ変
換回路１０によると、±３の７ステップの変化を示すデ
ジタルデータＤＧ２を６クロックＤ１〜Ｄ６に対応付け
てアナログ信号に変換することができるため、システム
クロックを変更することなく、データ変換期間をさらに
短く設定でき、オーバーサンプリングの倍数を高くする
ことができる。例えば、３８４ｆSの周波数を有するシ
ステムクロックを用いた場合には、従来、４８倍のオー
バーサンプリングであったのを６４倍とすることが可能
になる。逆に、オーバーサンプリングの周波数を変更し
ない場合には、システムクロックの周波数を低く設定す
ることができ、各回路の動作速度制限をを緩和すること
ができる。
換回路１０によると、±３の７ステップの変化を示すデ
ジタルデータＤＧ２を６クロックＤ１〜Ｄ６に対応付け
てアナログ信号に変換することができるため、システム
クロックを変更することなく、データ変換期間をさらに
短く設定でき、オーバーサンプリングの倍数を高くする
ことができる。例えば、３８４ｆSの周波数を有するシ
ステムクロックを用いた場合には、従来、４８倍のオー
バーサンプリングであったのを６４倍とすることが可能
になる。逆に、オーバーサンプリングの周波数を変更し
ない場合には、システムクロックの周波数を低く設定す
ることができ、各回路の動作速度制限をを緩和すること
ができる。
【００１５】以上の実施例においては、パルス幅変調方
式のＤ／Ａ変換回路１０の入力、即ち、デジタルデータ
ＤＧ２の変化を７ステップとする場合を例示したが、デ
ジタル量子化回路１の判定レベルをその他の奇数段階と
することで、必要に応じたステップ数に設定することが
できる。その場合、パルス幅変調方式のＤ／Ａ変換回路
１０のデータ変換期間には、ステップ数より１少ない数
のクロックが設定される。
式のＤ／Ａ変換回路１０の入力、即ち、デジタルデータ
ＤＧ２の変化を７ステップとする場合を例示したが、デ
ジタル量子化回路１の判定レベルをその他の奇数段階と
することで、必要に応じたステップ数に設定することが
できる。その場合、パルス幅変調方式のＤ／Ａ変換回路
１０のデータ変換期間には、ステップ数より１少ない数
のクロックが設定される。
【００１６】
【発明の効果】本発明によれば、パルス幅変調の際のデ
ータ変換期間を短縮でき、システムクロックの周波数を
高くすることなくオーバーサンプリングの倍数を高く設
定することが可能になる。従って、高い変換精度を実現
でき、Ｓ／Ｎの向上を図れる。また、リードオンリーメ
モリやパラレル／シリアル変換回路のビット数を削減で
きることから、遅延回路やロジック回路を追加したとし
ても全体として回路規模を縮小でき、コストの低減が望
める。
ータ変換期間を短縮でき、システムクロックの周波数を
高くすることなくオーバーサンプリングの倍数を高く設
定することが可能になる。従って、高い変換精度を実現
でき、Ｓ／Ｎの向上を図れる。また、リードオンリーメ
モリやパラレル／シリアル変換回路のビット数を削減で
きることから、遅延回路やロジック回路を追加したとし
ても全体として回路規模を縮小でき、コストの低減が望
める。
【図１】本発明のデルタ・シグマ型Ｄ／Ａ変換器の要部
を示すブロック図である。
を示すブロック図である。
【図２】本発明に用いられるパルス幅変調方式のＤ／Ａ
変換回路の出力波形図である。
変換回路の出力波形図である。
【図３】出力データの置換の様子を説明する波形図であ
る。
る。
【図４】デルタ・シグマ型Ｄ／Ａ変換器の概略を示すブ
ロック図である。
ロック図である。
【図５】従来のパルス幅変調方式のＤ／Ａ変換回路を示
すブロック図である。
すブロック図である。
【図６】従来のパルス幅変調方式のＤ／Ａ変換回路の出
力波形図ある。
力波形図ある。
１ デジタル量子化回路 ２、１０ パルス幅変調方式のＤ／Ａ変換回路 ３ ローパスフィルタ ４、１１ リードオンリーメモリ ５、１５ パラレル／シリアル変換回路 １２ 遅延回路 １３ ロジック回路
Claims (1)
- 【請求項１】 入力される第１のデジタル信号に対応し
て、第１のデジタル信号よりビット数の小さい第２のデ
ジタル信号を得ると共に、第１のデジタル信号に対する
第２のデジタル信号の誤差分を入力側に帰還して加算す
るデルタ・シグマ変調回路、１データ変換期間内に上記
第２のデジタル信号の変化ステップより１すくない数の
クロックを設定し、上記第２のデジタルデータに対応す
るクロック期間に「１」レベルの信号を出力し、残余の
クロック期間に「０」レベルの信号を出力するパルス変
調回路、からなり、上記パルス変調回路は、上記第２の
デジタルデータから、中間ビットを中心として上位側と
下位側とで対称となる上記第２のデジタル信号の変化ス
テップに等しいビット数の第３のデジタル信号を得る手
段と、この第３のデジタル信号の最終ビットを１データ
変換期間記憶し、このビットのデータが「１」を示すと
き、続くデータ変換期間の第１ビットを「１」とすると
共に、この第１ビットに「１」が重なるときには、その
第３のデジタル信号の中間ビットを「１」とする手段
と、を備えることを特徴とするデルタ・シグマ型Ｄ／Ａ
変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1410892A JP2708994B2 (ja) | 1992-01-29 | 1992-01-29 | デルタ・シグマ型ｄ／ａ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1410892A JP2708994B2 (ja) | 1992-01-29 | 1992-01-29 | デルタ・シグマ型ｄ／ａ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05206864A true JPH05206864A (ja) | 1993-08-13 |
| JP2708994B2 JP2708994B2 (ja) | 1998-02-04 |
Family
ID=11851927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1410892A Expired - Lifetime JP2708994B2 (ja) | 1992-01-29 | 1992-01-29 | デルタ・シグマ型ｄ／ａ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2708994B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008129975A1 (ja) * | 2007-04-18 | 2008-10-30 | Advantest Corporation | Ｄａ変換器及びｄａ変換方法 |
-
1992
- 1992-01-29 JP JP1410892A patent/JP2708994B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008129975A1 (ja) * | 2007-04-18 | 2008-10-30 | Advantest Corporation | Ｄａ変換器及びｄａ変換方法 |
| JPWO2008129975A1 (ja) * | 2007-04-18 | 2010-07-22 | 株式会社アドバンテスト | Ｄａ変換器及びｄａ変換方法 |
| US7859444B2 (en) | 2007-04-18 | 2010-12-28 | Advantest Corporation | D-A converter and D-A converting method |
| JP4846843B2 (ja) * | 2007-04-18 | 2011-12-28 | 株式会社アドバンテスト | Ｄａ変換器及びｄａ変換方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2708994B2 (ja) | 1998-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0383689B1 (en) | Digital-to-analog converter | |
| KR100279078B1 (ko) | 아날로그/디지탈컨버터 | |
| US6750693B1 (en) | Clock generation circuits and methods with minimal glitch generation and systems using the same | |
| JP2708994B2 (ja) | デルタ・シグマ型ｄ／ａ変換器 | |
| JPH06208766A (ja) | ディジタル記録再生システムにおける直流値計算回路 | |
| JP3312538B2 (ja) | 音響信号処理装置 | |
| JP2752284B2 (ja) | ビット圧縮回路 | |
| JP2548316B2 (ja) | ディジタルデータミュート装置 | |
| JP3336823B2 (ja) | 音響信号処理装置 | |
| JP2004247930A (ja) | デルタシグマ型マルチビットａ／ｄコンバータおよびそれを用いる光ディスク記録／再生装置ならびにダウンサンプリング方法 | |
| US9438362B2 (en) | Audio mixing device, method thereof, and electronic device | |
| JP3611359B2 (ja) | Ｅｆｍ変調装置 | |
| JP3416477B2 (ja) | デルタ・シグマ型ｄ／ａ変換器 | |
| JPH04150416A (ja) | ディジタル・アナログ変換器 | |
| JP2000232361A (ja) | Ｄ／ａコンバータ | |
| JPS6029027A (ja) | 信号変換回路 | |
| KR0120040Y1 (ko) | 샘플링주파수가 다른 직렬디지탈오디오데이타 혼합장치 | |
| JP2713011B2 (ja) | 情報変換方法および情報記録装置・情報再生装置 | |
| JPS63299511A (ja) | ディジタルフィルタ装置 | |
| JP3849271B2 (ja) | １ビットｄ／ａ変換器の入力回路 | |
| JP4319210B2 (ja) | 光ディスク記録／再生装置 | |
| JPH07123214B2 (ja) | Ｄ／ａ変換装置 | |
| JPH07297716A (ja) | Ｄａ変換器 | |
| JPH05244009A (ja) | デルタ・シグマ型ｄ／ａ変換器 | |
| JPH0481129A (ja) | ディジタル／アナログ変換装置 |