JPH01269297A - 標本化周波数変換装置 - Google Patents
標本化周波数変換装置Info
- Publication number
- JPH01269297A JPH01269297A JP63095551A JP9555188A JPH01269297A JP H01269297 A JPH01269297 A JP H01269297A JP 63095551 A JP63095551 A JP 63095551A JP 9555188 A JP9555188 A JP 9555188A JP H01269297 A JPH01269297 A JP H01269297A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- signal
- output
- clk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 17
- 238000006243 chemical reaction Methods 0.000 claims abstract description 16
- 238000001514 detection method Methods 0.000 claims description 10
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 abstract description 4
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 abstract description 3
- 239000006185 dispersion Substances 0.000 abstract 1
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 15
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 15
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 1
- 238000012952 Resampling Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、標本化周波数変換装置、特に相対的に周波数
および位相関係に変動を伴ったシステムクロックで動作
する二つのシステム間のデータ変換を行う装置に関する
。
および位相関係に変動を伴ったシステムクロックで動作
する二つのシステム間のデータ変換を行う装置に関する
。
標本化周波数ｆ１で標本化された信号を伝送、記憶、処
理などのためにｆｌとは異なる標本化周波数ｆ２で標本
化した信号に変換する場合、ｆ２＝Ｐｆ１（Ｐの正の整
数）あるいはｆ２＝−ｆＩ（Ｑは正の整数）の場合には
、周波数ｊ１で標本化された信号を補間あるいは再標本
化することにより周波数ｆ２の信号を得ることができる
。しかしこの場合ｆ２として選びうる周波数が限定され
、任意の周波数に変換することはできない。
理などのためにｆｌとは異なる標本化周波数ｆ２で標本
化した信号に変換する場合、ｆ２＝Ｐｆ１（Ｐの正の整
数）あるいはｆ２＝−ｆＩ（Ｑは正の整数）の場合には
、周波数ｊ１で標本化された信号を補間あるいは再標本
化することにより周波数ｆ２の信号を得ることができる
。しかしこの場合ｆ２として選びうる周波数が限定され
、任意の周波数に変換することはできない。
第２図は、アナログ信号に一旦変換してから再び標本化
する従来例を示すものである。入力端子１より周波数ｆ
１で標本化されたディジタル信号を入力し、この信号を
周波数ｆ２の信号に変換するため、５デイジタル／アナ
ログ変換器（以下Ｄ／Ａと略記）６と低域通過フィルタ
（以下ＬＰＦと略記）７によりアナログ信号に戻したの
ち、アナログ／ディジタル変換器（以下Ａ／Ｄと略記）
８で標本化周波数ｆ２のディジタル信号に変換する。
する従来例を示すものである。入力端子１より周波数ｆ
１で標本化されたディジタル信号を入力し、この信号を
周波数ｆ２の信号に変換するため、５デイジタル／アナ
ログ変換器（以下Ｄ／Ａと略記）６と低域通過フィルタ
（以下ＬＰＦと略記）７によりアナログ信号に戻したの
ち、アナログ／ディジタル変換器（以下Ａ／Ｄと略記）
８で標本化周波数ｆ２のディジタル信号に変換する。
（以下方式１と略記）
第３図は、遅延素子１１−１〜１１−ｎを用いて周波数
ｆ１のクロックＣＬＫＩ （以下ＣＬＫＩと略記）と周
波数ｆ２のクロックＣＬＫ２ （以下ＣＬＫ２と略記）
との位相差を直接測定し、この結果を用いて周波数ｆ１
の信号から周波数ｆ２の信号を内挿補間する従来例を示
したものである（テレビジョン学会技術報告Ｖｏｆｌｌ
ｌＮα１５ Ｐｐｔ〜６（１９８７，９））。ＣＬＫＩ
を入力端子１から遅延素子１１をｎ段（ｎは正の整数）
縦列接続したものに入力する。この遅延したデータを、
ラッチ回路１０においてＣＬＫ２を用いてデータ保持を
行い、位相差検出回路９において、データがｉｔ Ｏｔ
ｐ→″１”あるいは“１”→“０″に変化する点によっ
てＣＬＫｌとＣ：ＬＫ２の位相パラメータｋを求める。
ｆ１のクロックＣＬＫＩ （以下ＣＬＫＩと略記）と周
波数ｆ２のクロックＣＬＫ２ （以下ＣＬＫ２と略記）
との位相差を直接測定し、この結果を用いて周波数ｆ１
の信号から周波数ｆ２の信号を内挿補間する従来例を示
したものである（テレビジョン学会技術報告Ｖｏｆｌｌ
ｌＮα１５ Ｐｐｔ〜６（１９８７，９））。ＣＬＫＩ
を入力端子１から遅延素子１１をｎ段（ｎは正の整数）
縦列接続したものに入力する。この遅延したデータを、
ラッチ回路１０においてＣＬＫ２を用いてデータ保持を
行い、位相差検出回路９において、データがｉｔ Ｏｔ
ｐ→″１”あるいは“１”→“０″に変化する点によっ
てＣＬＫｌとＣ：ＬＫ２の位相パラメータｋを求める。
更に、ｋの値によって適応的にインパルス応答が変化す
る補間回路２を用いて周波数ｆ１の信号から周波数ｆ２
の信号を内挿補間する。（以下方式２と略記） 〔発明が解決しようとする課題〕 上記二つの従来技術において、方式１では一旦アナログ
信号に戻してから再びＡ／Ｄ変換するため、■高価なＡ
／Ｄ変換器が必要、■Ａ／Ｄ変換による量子化雑音が増
加する、■雑音に対して弱い、などの問題がある。また
、方式２ではＣＬＫ １とＣＬＫ２の位相差を検出する
際に、延遅素子の段数を測定して求めるため、遅延素子
やラッチ回路の素子のばらつきが測定結果に大きく影響
し、測定精度が低下する。更に、多数の遅延素子を時間
的に連続して駆動することになるため、駆動時に素子が
発生する雑音も多い。
る補間回路２を用いて周波数ｆ１の信号から周波数ｆ２
の信号を内挿補間する。（以下方式２と略記） 〔発明が解決しようとする課題〕 上記二つの従来技術において、方式１では一旦アナログ
信号に戻してから再びＡ／Ｄ変換するため、■高価なＡ
／Ｄ変換器が必要、■Ａ／Ｄ変換による量子化雑音が増
加する、■雑音に対して弱い、などの問題がある。また
、方式２ではＣＬＫ １とＣＬＫ２の位相差を検出する
際に、延遅素子の段数を測定して求めるため、遅延素子
やラッチ回路の素子のばらつきが測定結果に大きく影響
し、測定精度が低下する。更に、多数の遅延素子を時間
的に連続して駆動することになるため、駆動時に素子が
発生する雑音も多い。
本発明の目的は、上述した問題点を解決し、雑音に対し
て強く、素子のばらつきの影響を受けない位相差検出回
路と、それを用いた標本化周波数変換方法および装置を
提供することにある。
て強く、素子のばらつきの影響を受けない位相差検出回
路と、それを用いた標本化周波数変換方法および装置を
提供することにある。
上記目的は、回路をすべてディジタル素子によって実現
し、ＣＬＫＩとＣＬＫ２を有限時間にわたってカウント
することによって周波数差を求め、その周波数差からク
ロックごとのＣＬＫＩとＣＬＫ２との位相パラメータｋ
を算出し、ｋの値によって適応的に周波数ｆ１の信号か
ら周波数ｆ２の信号を内挿補間することにより達成され
る。
し、ＣＬＫＩとＣＬＫ２を有限時間にわたってカウント
することによって周波数差を求め、その周波数差からク
ロックごとのＣＬＫＩとＣＬＫ２との位相パラメータｋ
を算出し、ｋの値によって適応的に周波数ｆ１の信号か
ら周波数ｆ２の信号を内挿補間することにより達成され
る。
周波数ｆ１のクロックＣＬＫＩと周波数ｆ２のクロック
ＣＬＫ２を有限時間カウントし、両者を比較・演算する
ことにより、周波数差の有限時間内の平均を求めること
ができる。ｆｌとｆ２が固定の場合はこの周波数差の平
均は一定であり、また、ｆｌあるいはｆ２が時間的に変
動する場合においても、短時間について注目すれば変動
は無視することができ、周波数差は一定とみなすことが
できる。この周波数差信号αを積分することによりＣＬ
ＫＩとＣＬＫ２との位相パラメータｋを求める。標本化
周波数を変換するためには、ＣＬＫ １とＣＬＫ２の間
のクロックごとの位相関係の変化を求めるだけでよいの
で、ｋの初期値ｋＯに関しては適当な値でよい。更にｋ
の値によって適応的にインパルス応答が変化する補間回
路を用いて周波数ｆ１の信号から周波数ｆ２の信号を内
挿補間することにより標本化周波数の変換を行うことが
できる。
ＣＬＫ２を有限時間カウントし、両者を比較・演算する
ことにより、周波数差の有限時間内の平均を求めること
ができる。ｆｌとｆ２が固定の場合はこの周波数差の平
均は一定であり、また、ｆｌあるいはｆ２が時間的に変
動する場合においても、短時間について注目すれば変動
は無視することができ、周波数差は一定とみなすことが
できる。この周波数差信号αを積分することによりＣＬ
ＫＩとＣＬＫ２との位相パラメータｋを求める。標本化
周波数を変換するためには、ＣＬＫ １とＣＬＫ２の間
のクロックごとの位相関係の変化を求めるだけでよいの
で、ｋの初期値ｋＯに関しては適当な値でよい。更にｋ
の値によって適応的にインパルス応答が変化する補間回
路を用いて周波数ｆ１の信号から周波数ｆ２の信号を内
挿補間することにより標本化周波数の変換を行うことが
できる。
以下１本発明の一実施例を第１図により説明する。同図
において、周波数ｆ１のクロックＣＬＫＩと周波数ｆ２
のクロックＣＬＫ２を周波数差検出回路４に入力し、Ｃ
ＬＫ２のＮ周期中の周波数差信号αを求める。αは周波
数位相変換回路３により位相パラメータｋに変換して後
、ｋの値によって適応的にインパルス応答が変化する補
間回路２に入力する。入力端子１より入力された標本化
周波数ｆ１の信号は、補間回路２によって標本化周波数
ｆ２の信号に変換することができる。
において、周波数ｆ１のクロックＣＬＫＩと周波数ｆ２
のクロックＣＬＫ２を周波数差検出回路４に入力し、Ｃ
ＬＫ２のＮ周期中の周波数差信号αを求める。αは周波
数位相変換回路３により位相パラメータｋに変換して後
、ｋの値によって適応的にインパルス応答が変化する補
間回路２に入力する。入力端子１より入力された標本化
周波数ｆ１の信号は、補間回路２によって標本化周波数
ｆ２の信号に変換することができる。
上記Ｎは大きいほど精度良く周波数差を検出できるが、
追従が遅くなる。ここでは、ｆ工＝４ｆ３Ｃ。
追従が遅くなる。ここでは、ｆ工＝４ｆ３Ｃ。
ｆｘ＝ ９１０ ｆＨ（ｆｚ二ｆｚ二１４．３２ＭＨｚ
）、Ｎ＝１０２４ （約１ライン分のクロック数）を想
定している。
）、Ｎ＝１０２４ （約１ライン分のクロック数）を想
定している。
第４図により、周波数位相変換回路３と周波数差検出回
路４の具体的な構成を詳しく説明する。
路４の具体的な構成を詳しく説明する。
同図において、ＣＬＫＩはカウンタ１２によりカウント
される。またＣＬＫ２はＮ （Ｎは正整数）分周器１３
によりＮ分周して後、ラッチ回路１４に入力してカウン
タ１２の出力を保持し、更にカウンタ１２をリセットす
る。ラッチ回路１４の出力から減算器１５によりＮを減
じて後、除算器１６を用いてＮで割ることによりＣＬＫ
ＩとＣＬＫ２の周波数差信号αを作成し、加算器１７と
１クロツク遅延回路１８から構成される周波数位相変換
回路３により位相パラメータｋに変換して出力する。ま
た、ここでラッチ回路１４の出力はＣＬＫ２のＮ周期中
におけるＣＬＫＩのパルス数を表すため。
される。またＣＬＫ２はＮ （Ｎは正整数）分周器１３
によりＮ分周して後、ラッチ回路１４に入力してカウン
タ１２の出力を保持し、更にカウンタ１２をリセットす
る。ラッチ回路１４の出力から減算器１５によりＮを減
じて後、除算器１６を用いてＮで割ることによりＣＬＫ
ＩとＣＬＫ２の周波数差信号αを作成し、加算器１７と
１クロツク遅延回路１８から構成される周波数位相変換
回路３により位相パラメータｋに変換して出力する。ま
た、ここでラッチ回路１４の出力はＣＬＫ２のＮ周期中
におけるＣＬＫＩのパルス数を表すため。
カウンタ１２をリセットせず、ラッチ回路１４の出力か
ら前回保持したラッチ回路１４の出力を減じ、オーバー
フロー処理を施すことによって求めることができる。
ら前回保持したラッチ回路１４の出力を減じ、オーバー
フロー処理を施すことによって求めることができる。
第５図は、周波数差検出回路４の他の構成例を示すもの
である。同図において、ＣＬＫＩをカウンタ１２により
カウントし、カウント結果をラッチ回路１９を用いて位
相をＣＬＫ２にそろえて後。
である。同図において、ＣＬＫＩをカウンタ１２により
カウントし、カウント結果をラッチ回路１９を用いて位
相をＣＬＫ２にそろえて後。
１クロツク遅延回路２０と演算器２１を用いてカウント
結果の１クロツク間差を求める。Ｃ：ＬＫｌとＣＬＫ２
の周波数が近接している場合には、ＣＬＫＩとＣＬＫ２
の位相関係によってこの１クロツク間差は０，１，２の
うちのどれかの値をとる。第５図において、減算器２１
の出力は減算器２２により１を減じて−１，Ｏ，＋１の
どれかの値とした後、カットオフ周波数ｆ３ Ｃｆ３＜
ｆｌ。
結果の１クロツク間差を求める。Ｃ：ＬＫｌとＣＬＫ２
の周波数が近接している場合には、ＣＬＫＩとＣＬＫ２
の位相関係によってこの１クロツク間差は０，１，２の
うちのどれかの値をとる。第５図において、減算器２１
の出力は減算器２２により１を減じて−１，Ｏ，＋１の
どれかの値とした後、カットオフ周波数ｆ３ Ｃｆ３＜
ｆｌ。
ｆ２）のＬＰＦ２３ （ディジタルフィルタで構成され
る）を通して周波数差信号αを作る。
る）を通して周波数差信号αを作る。
また、ＬＰＦ２３のかわりに第６図に示すような構成に
することにより、Ｎクロック間の平均の周波数差を求め
ることもできる。第６図において。
することにより、Ｎクロック間の平均の周波数差を求め
ることもできる。第６図において。
入力端子２４から入力された信号をＮクロック遅延素子
２８に入力するとともに、加算器２６と１クロツク遅延
回路２７を用いて積分し、その積分結果からＮクロック
遅延素子２８の出力を減算器２９を用いて減じた後、除
算器１６を用いてＮで割り、周波数差信号αを得る。
２８に入力するとともに、加算器２６と１クロツク遅延
回路２７を用いて積分し、その積分結果からＮクロック
遅延素子２８の出力を減算器２９を用いて減じた後、除
算器１６を用いてＮで割り、周波数差信号αを得る。
第７図は、周波数差検出回路４の更に他の構成例を示す
ものである。同図において、第５図の実施例と同様に、
カウンタ１２とラッチ回路１９と１クロツク遅延回路２
０と減算器２１を用いて１４クロック間差を求めて後、
変化点検出器３ｏにより、１クロツク間差が“１”→“
０”あるいはａｔ Ｉ ＰＩ→“２”へ変化したときの
タイミングを検出し、その時のラッチ回路１９の出力を
ラッチ回路３１により保持する。変換回路３２では、ラ
ッチ回路３１の出力と変化点検出器３０の結果を用いて
周波数差信号αを作成する。
ものである。同図において、第５図の実施例と同様に、
カウンタ１２とラッチ回路１９と１クロツク遅延回路２
０と減算器２１を用いて１４クロック間差を求めて後、
変化点検出器３ｏにより、１クロツク間差が“１”→“
０”あるいはａｔ Ｉ ＰＩ→“２”へ変化したときの
タイミングを検出し、その時のラッチ回路１９の出力を
ラッチ回路３１により保持する。変換回路３２では、ラ
ッチ回路３１の出力と変化点検出器３０の結果を用いて
周波数差信号αを作成する。
本発明によれば、標本化周波数ｆ１およびｆ２以外の周
波数の信号（特に高周波信号）を用いることなく周波数
ｆ１の信号を周波数ｆ２の信号に変換することができる
。また、個々のクロックパルスの時間差を測定するわけ
ではないため時間分解能の高い（すなわち超高速の）素
子を使用する必要がなく、たかだか周波−数ｆ１あるい
はｆ２で動作するディジタル素子により構成できるため
雑音に対して強く、素子のばらつきがあまり問題となら
ない回路構成であるため、安定で経済的な標本化周波数
変換装置を実現することができる。
波数の信号（特に高周波信号）を用いることなく周波数
ｆ１の信号を周波数ｆ２の信号に変換することができる
。また、個々のクロックパルスの時間差を測定するわけ
ではないため時間分解能の高い（すなわち超高速の）素
子を使用する必要がなく、たかだか周波−数ｆ１あるい
はｆ２で動作するディジタル素子により構成できるため
雑音に対して強く、素子のばらつきがあまり問題となら
ない回路構成であるため、安定で経済的な標本化周波数
変換装置を実現することができる。
第１図は本発明の一実施例の概略構成を示すブロック図
、第２図、第３図は従来の標本化周波数変換回路の構成
を示すブロック図、第４図、第５図、第７図は本発明の
実施例の要部の詳細を示すブロック図、第６図は第５図
の実施例の変形例を示すブロック図である。 １．２４・・・入力端子、２・・・補間回路、３・・・
周波数位相変換回路、４・・・周波数差検出回路、５，
２５・・・出力端子、６・・・Ｄ／Ａ変換器、７・・・
アナログフィルタ、８・・・Ａ／Ｄ変換器、９・・・位
相検出回路、１０．１４，１９．３１・・・ラッチ回路
、１１・・・遅延素子（微小時間）、１２・・・カウン
タ、１３・・・Ｎ分周器、１５，２１，２２．２９・・
・減算器、１６・・・除算器、１７．２６・・・加算器
、１８，２０゜２７・・・遅延素子（１クロツク）、２
３・・・ディジタルフィルタ、２８・・・遅延素子（Ｎ
クロック）、躬／（２１ 窮 ３ 凹 躬 ４（２］ 第 ５ 口 ／３〜７Ｔ司、枳ト ２３ナイジフル
々ルメ／４ ラッ＋口Ａ計
、第２図、第３図は従来の標本化周波数変換回路の構成
を示すブロック図、第４図、第５図、第７図は本発明の
実施例の要部の詳細を示すブロック図、第６図は第５図
の実施例の変形例を示すブロック図である。 １．２４・・・入力端子、２・・・補間回路、３・・・
周波数位相変換回路、４・・・周波数差検出回路、５，
２５・・・出力端子、６・・・Ｄ／Ａ変換器、７・・・
アナログフィルタ、８・・・Ａ／Ｄ変換器、９・・・位
相検出回路、１０．１４，１９．３１・・・ラッチ回路
、１１・・・遅延素子（微小時間）、１２・・・カウン
タ、１３・・・Ｎ分周器、１５，２１，２２．２９・・
・減算器、１６・・・除算器、１７．２６・・・加算器
、１８，２０゜２７・・・遅延素子（１クロツク）、２
３・・・ディジタルフィルタ、２８・・・遅延素子（Ｎ
クロック）、躬／（２１ 窮 ３ 凹 躬 ４（２］ 第 ５ 口 ／３〜７Ｔ司、枳ト ２３ナイジフル
々ルメ／４ ラッ＋口Ａ計
Claims (1)
- １、標本化周波数を変換する装置において、２種の標本
化クロックを有限時間カウントすることにより周波数差
を求める周波数差検出回路と、該周波数差検出回路の出
力から位相情報を得る周波数位相変換回路と、該周波数
位相変換回路の出力によつてインパルス応答が変化する
補間回路とから成ることを特徴とする標本化周波数変換
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63095551A JPH01269297A (ja) | 1988-04-20 | 1988-04-20 | 標本化周波数変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63095551A JPH01269297A (ja) | 1988-04-20 | 1988-04-20 | 標本化周波数変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01269297A true JPH01269297A (ja) | 1989-10-26 |
Family
ID=14140714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63095551A Pending JPH01269297A (ja) | 1988-04-20 | 1988-04-20 | 標本化周波数変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01269297A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011080910A (ja) * | 2009-10-08 | 2011-04-21 | Seiko Epson Corp | 信号生成回路、同信号生成回路を含む周波数測定装置、及び信号生成方法 |
| JP2011080837A (ja) * | 2009-10-06 | 2011-04-21 | Seiko Epson Corp | 周波数測定装置及び測定方法 |
| JP2011080911A (ja) * | 2009-10-08 | 2011-04-21 | Seiko Epson Corp | 周波数測定装置及び同周波数測定装置を備えた電子機器 |
| JP2011080836A (ja) * | 2009-10-06 | 2011-04-21 | Seiko Epson Corp | 周波数測定方法、周波数測定装置及び周波数測定装置を備えた装置 |
-
1988
- 1988-04-20 JP JP63095551A patent/JPH01269297A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011080837A (ja) * | 2009-10-06 | 2011-04-21 | Seiko Epson Corp | 周波数測定装置及び測定方法 |
| JP2011080836A (ja) * | 2009-10-06 | 2011-04-21 | Seiko Epson Corp | 周波数測定方法、周波数測定装置及び周波数測定装置を備えた装置 |
| JP2011080910A (ja) * | 2009-10-08 | 2011-04-21 | Seiko Epson Corp | 信号生成回路、同信号生成回路を含む周波数測定装置、及び信号生成方法 |
| JP2011080911A (ja) * | 2009-10-08 | 2011-04-21 | Seiko Epson Corp | 周波数測定装置及び同周波数測定装置を備えた電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5475628A (en) | Asynchronous digital sample rate converter | |
| JPH0642619B2 (ja) | 補間的時間−離散フイルタ装置 | |
| JP3089104B2 (ja) | 移動平均フィルタ、及びこれを用いたａ／ｄ変換器 | |
| US9141339B2 (en) | Delta-modulation signal processors: linear, nonlinear and mixed | |
| EP2940479B1 (en) | Velocity measurement device and velocity measurement method | |
| JP2575642B2 (ja) | アナログ−デジタル コンバ−タ | |
| JP2625622B2 (ja) | 信号プロセッサ及びアナログ信号を変換するための方法 | |
| JP3122104B2 (ja) | 可変レート方形整合フィルタ | |
| JPH01269297A (ja) | 標本化周波数変換装置 | |
| JPH06237176A (ja) | 三次シグマ−デルタ・アナログ−デジタル変換器回路網 | |
| KR101173973B1 (ko) | 비균일하게 샘플링된 신호에 대한 가변적 보간기 및 방법 | |
| JPH07162312A (ja) | ノイズシェイパ | |
| JP3312006B2 (ja) | 無効電力演算装置及び無効電力量測定装置 | |
| JP2002541692A (ja) | Ａｃ駆動されるトランスデューサからの信号のデジタル位相感知整流 | |
| JP2600820B2 (ja) | 標本化周波数変換装置 | |
| JP6809201B2 (ja) | サンプリングレート変換回路、レシプロカルカウント値生成回路および物理量センサー | |
| TW200427277A (en) | Detector, method, program and recording medium | |
| JP3319701B2 (ja) | 演算装置 | |
| JPH04331517A (ja) | 信号加算装置および信号加算方法 | |
| JP2826403B2 (ja) | 受信装置 | |
| EP1209578B1 (en) | Sampling function waveform data generating device | |
| JPH0435111A (ja) | サンプリングレートコンバータ | |
| JP3230227B2 (ja) | Ａ／ｄコンバータ | |
| KR20050084345A (ko) | 변환기, 디지털 텔레비전 수신기, 변환 방법 및 컴퓨터프로그램 | |
| JP2801072B2 (ja) | ハウリング検出装置 |