CN104914390B - 集成电路测试系统总定时精度校准装置 - Google Patents
集成电路测试系统总定时精度校准装置 Download PDFInfo
- Publication number
- CN104914390B CN104914390B CN201510214704.3A CN201510214704A CN104914390B CN 104914390 B CN104914390 B CN 104914390B CN 201510214704 A CN201510214704 A CN 201510214704A CN 104914390 B CN104914390 B CN 104914390B
- Authority
- CN
- China
- Prior art keywords
- channel
- interface plate
- timing accuracy
- calibration
- test system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Monitoring And Testing Of Transmission In General (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供一种集成电路测试系统总定时精度校准装置，包括皮秒级定时精度校准适配接口板、射频连接器、数字实时示波器；皮秒级定时精度校准适配接口板的信号通道与集成电路测试系统的测试通道连接，射频连接器设置在皮秒级定时精度校准适配接口板上，并通过皮秒级定时精度校准适配接口板与集成电路测试系统的测试通道对接，射频连接器通过射频线缆与数字实时示波器的测试通道连接，数字实时示波器通过GPIB总线与集成电路测试系统进行通信。通过设计输入到输出的定时准确度、输入边沿置放精度和输出边沿置放精度三种校准适配接口板，并采用射频连接器和射频电缆连接数字实时示波器，实现对集成电路测试系统总定时精度的测量。
Description
技术领域
本发明涉及一种校准系统，特别涉及一种集成电路测试系统总定时精度校准装置。
背景技术
在高速集成电路测试应用中，对测试系统时间参量的要求异常严格。集成电路测试系统总定时精度就是反映测试系统提供的信号驱动沿或比较沿是否在预期的时间范围内，各信号之间的相对时间是否准确的关键时间参量。只有全面、准确地分析测试系统的这一核心时间参量，才能保障测试系统的性能和稳定性。
集成电路测试系统总定时精度的技术指标通常在皮秒级，当集成电路测试系统驱动或测量某一信号时，其驱动沿或比较沿与预期时间产生偏离，将直接导致被测集成电路数字时序错误，测试系统的测试结果不可信，则无法保障被测集成电路的可靠性。
目前国内仅采用对测试系统的主时基频率进行测量，或通过眼图分析等方法来间接验证或定性分析这一指标，并没有定量测量的方法和装置。
发明内容
有鉴于此，有必要提供一种能够有效地验证集成电路测试系统的高速性能，完善集成电路测试系统时间参量量值溯源的集成电路测试系统总定时精度校准装置。
一种集成电路测试系统总定时精度校准装置，包括皮秒级定时精度校准适配接口板、射频连接器、数字实时示波器；
所述皮秒级定时精度校准适配接口板的信号通道与集成电路测试系统的测试通道连接，所述射频连接器设置在所述皮秒级定时精度校准适配接口板上，并通过皮秒级定时精度校准适配接口板与所述集成电路测试系统的测试通道对接，所述射频连接器通过射频线缆与所述数字实时示波器的测试通道连接，所述数字实时示波器通过GPIB总线与所述集成电路测试系统进行通信。
优选的，所述皮秒级定时精度校准适配接口板分为输入到输出定时准确度校准适配接口板、输入边沿置放精度校准适配接口板、输出边沿置放精度校准适配接口板；当测量输入到输出定时准确度时，使用输入到输出定时准确度校准适配接口板；当测量输入边沿置放精度时，使用输入边沿置放精度校准适配接口板；当测量输出边沿置放精度时，使用输出边沿置放精度校准适配接口板。
优选的，在皮秒级定时精度校准适配接口板上所有数字信号通道四周增加地信号通道。
优选的，在输入到输出定时准确度校准适配接口板中，将相邻的数字信号通道采用导线两两相连，并将相连数字信号通道四周对应的地信号通道相连。
优选的，在输入边沿置放精度校准适配接口板中，将同一块通道板上的一组数字信号通道分别通过射频连接器引出，并选取其中一个通道作为参考通道，与数字信号通道对应的地信号通道与射频连接器的地线相连。
优选的，在输出边沿置放精度校准适配接口板中，将同一块通道板上的一组数字信号通道分别通过射频连接器引出，并采用与输入边沿置放精度校准适配接口板相同的参考通道，与数字信号通道对应的地信号通道与射频连接器的地线相连，并在校准接口板中间空白区域设置射频继电器，用于切换示波器测量通路和测试系统输出通道测量通路。
优选的，所有相连的数字信号被相连的地信号通道包围。
优选的，所述导线均采用50Ω阻抗匹配的最短等长电缆。
优选的，在皮秒级定时精度校准适配接口板的空白区域设置一参考测试导线组，所述参考测试导线组包含所述皮秒级定时精度校准适配接口板上所有信号通道连接的布线方式，用于评估由校准适配接口板引入的测量时延和验证校准适配接口板验证校准装置的指标。
优选的，至少设置四组所述参考测试导线组。
本发明所述的集成电路测试系统总定时精度校准装置，通过设计输入到输出的定时准确度、输入边沿置放精度和输出边沿置放精度三种校准适配接口板，并采用射频连接器和射频电缆连接数字实时示波器，实现对集成电路测试系统总定时精度的测量。本发明所述的集成电路测试系统总定时精度校准装置突破了传统方法定性验证的局限，实现了高速集成电路测试系统总定时精度的准确、定量测量，解决了高速集成电路测试系统核心时间参量的校准问题，能够准确评估测试系统的高速性能。
附图说明
图1为集成电路测试系统总定时精度校准装置架构示意图；
图2为集成电路测试系统校准适配接口板弹簧针过孔示意图；
图3为输入到输出定时准确度校准适配接口板连线示意图；
图4为输入边沿置放精度校准适配接口板连线示意图；
图5为输出边沿置放精度校准适配接口板连线示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明，应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
如图1所示，本发明提供一种集成电路测试系统总定时精度校准装置，包括皮秒级定时精度校准适配接口板10、射频连接器20、数字实时示波器30；
所述皮秒级定时精度校准适配接口板10与集成电路测试系统40连接，所述射频连接器20设置在所述皮秒级定时精度校准适配接口板10上，所述射频连接器20通过射频线缆与所述数字实时示波器30连接，所述数字实时示波器30通过GPIB总线与所述集成电路测试系统40进行通信。
具体的，所述皮秒级定时精度校准适配接口板10的信号通道通过弹簧针与集成电路测试系统40的测试通道的连接，所述射频连接器20焊接于所述皮秒级定时精度校准适配接口板10上，其信号通道通过皮秒级定时精度校准适配接口板10与所述集成电路测试系统40的测试通道对接，进而实现将所述集成电路测试系统40的测试通道连接至数字实时示波器30的测试通道上。
其中，所述皮秒级定时精度校准适配接口板10分为输入到输出定时准确度校准适配接口板11、输入边沿置放精度校准适配接口板12、输出边沿置放精度校准适配接口板13三种适配接口板，所述三种适配接口板独立使用；当测量输入到输出定时准确度时，使用输入到输出定时准确度校准适配接口板11；当测量输入边沿置放精度时，使用输入边沿置放精度校准适配接口板12；当测量输出边沿置放精度时，使用输出边沿置放精度校准适配接口板13。
如图2所示，图2为皮秒级定时精度校准适配接口板10，其中，101为连接到集成电路测试系统40的数字信号通道的过孔，102为连接到集成电路测试系统40的地信号通道的过孔。在每个数字通道信号过孔的周围增加四个到地的信号回流孔103，为信号提供一个最短的回流路径，减小信号的电磁干扰。
1、输入到输出定时准确度校准适配接口板设计
在输入到输出定时准确度校准适配接口板11中，将相邻的数字信号通道101采用50Ω阻抗匹配的最短等长的导线两两相连，并将相连数字信号通道101四周对应的信号回流孔103相连，使所有相连的数字信号通道101被相连的信号回流孔103包围，如图3所示。但是仅将输入到输出定时准确度校准适配接口板11的内部相邻的数字信号通道101两两互连，而不将数字信号引出，尽可能避免由引出的悬空接口对信号造成影响。具体的，通过采用等长导线，保证了在测量每一对两两互连的相邻同类通道时，由导线引入的时延误差相等。在导线长度可控的情况下，可以方便地评估出由导线本身引入的时延误差，并在后期数据处理时做出补偿。
同时，在输入到输出定时准确度校准适配接口板11的空白区域分别放置四列直导线组，每一列直导线组均包含该校准适配接口板上所有信号通道连接的布线方式，用于评估由该校准适配接口板引入的测量时延，以及验证该校准适配接口板验证校准装置的指标。因此，每一列直导线组至少包含5种不同长度的直导线，且所述直导线与该适配接口板上的其他导线宽度一致，其中两列直导线组分别在直导线两端设置射频连接器20；另外两列直导线组仅在直导线一端设置射频连接器20，直导线的另一端则悬空设置。射频连接器可采用SMA接头、SMP接头等。设置射频连接器的作用是为了在评估由校准适配接口板引入的测量时延和验证校准适配接口板验证校准装置的指标时，为信号测量提供接口。
2、输入边沿置放精度校准适配接口板的设计
将集成电路测试系统40中的同一块通道板上的一组数字信号通道101分别用50Ω阻抗匹配最短等长导线通过射频连接器20引出，与数字信号通道101对应的信号回流孔103与射频连接器20的地线相连，在数字信号通道101中，选取其中一个通道作为参考通道，该参考通道的测量时间作为参考时间，如图4所示，对于集成电路测试系统40其他通道板上的数字信号通道101，适当选取间隔若干个通道通过射频连接器20引出，其信号回流孔103与射频连接器20的地线连接。为准确评估集成电路测试系统总定时精度，每一块通道板上都应有数字信号通道101被引出。这是由于集成电路测试系统40的数字信号通道101通常达到几百甚至数千个，通常是由若干块结构完全相同的通道板组成的，每一块通道板上都有一定数量的通道，而将所有的数字信号通道101都通过射频连接器20一一引出是不现实的。因此通过选取其中一块通道板，将同一块通道板上的一组数字信号通道101全部引出，可评估出同一块通道板上的数字信号通道101之间的差异，再对其他通道板上的数字信号通道101适当间隔选取并引出，即能可信地代表测试系统所有数字信号通道101的情况。
同时，在输入边沿置放精度校准适配接口板12的空白区域分别放置四列导线组，每一列导线组均包含(a)至少5种不同长度的直导线、(b)长度、宽度与各通道引出射频连接器20的导线相同的直导线以及(c)长度、宽度、走线方式均与各通道引出射频连接器20的导线相同的导线。其中两列导线组分别在导线两端设置射频连接器20；另外两列导线组仅在导线一端设置射频连接器20，导线的另一端则悬空设置。
3、输出边沿置放精度校准适配接口板的设计
采用与输入边沿置放精度校准适配接口板相同的参考通道，将除参考通道以外的数字信号通道101两两分组，每组分为输入通道和输出通道，并在校准接口板上设置射频继电器50，用于切换数字实时示波器30的测量通路和集成电路测试系统40输出通道的测量通路，与数字信号通道101对应的信号回流孔103与射频连接器20的地线相连。具体的，选取同一块通道板上的数字信号通道101，将所有数字信号通道101两两分组并连接到射频继电器50，对其他通道板上的数字信号通道101，适当选取间隔若干个通道并两两分组连接到射频继电器50。为准确评估集成电路测试系统总定时精度，每一块通道板上都应有数字信号通道101被分组连接。
所述输出边沿置放精度校准适配接口板13中利用同步控制信号，采用射频继电器50切换数字实时示波器30的测量通路和集成电路测试系统40输出通道的测量通路。具体的，将集成电路测试系统40中需要被校准的数字通道101两两分组，每一组中的一个通道定义为输入通道，另一个通道定义为输出通道，同时，如图5所示，所述输出边沿置放精度校准适配接口板13上设置有一单刀双掷射频继电器，其中Pin1为控制信号引脚，Pin8为输入信号引脚，Pin4和Pin5分别为单刀双掷继电器切换的两个输出信号引脚，将Pin1连接集成电路测试系统40的控制信号，Pin8采用和其他继电器等长的导线连接集成电路测试系统40的输入通道，Pin4通过射频连接器20引出，Pin5连接集成电路测试系统40的输出通道，并使连接到Pin4和Pin5的导线最短等长。
由于在测量输出边沿置放精度时，集成电路测试系统40的输入通道驱动信号，一方面由集成电路测试系统40上与其同组的输出通道测量该信号，另一方面由数字实时示波器30测量同一信号，比较两者的差值。如果简单地将集成电路测试系统40的输入通道同时与其输出通道的测量通路和数字实时示波器30的测量通路相连，会造成信号通路间的互相干扰，无法得到准确的测量结果。因此本发明采用射频继电器50切换的方式，利用同步控制信号，控制射频继电器50切换到输出通道的测量通路时，由集成电路测试系统40测量信号；控制射频继电器50切换到数字实时示波器30的测量通路时，由数字实时示波器30测量信号。
在输出边沿置放精度校准适配接口板13的空白区域分别放置四列导线组，每一列导线组均包含(a)至少5种不同长度的直导线、(b)长度、宽度与参考通道引出射频连接器20的导线相同的直导线、(c)长度、宽度、走线形式均与参考通道引出射频连接器20的导线相同的导线、(d)长度与输入通道连接到射频继电器50Pin8的导线相同的直导线、(e)长度、宽度、走线形式均与输入通道连接到射频继电器50Pin8的导线相同的导线、(f)长度与输入通道连接到射频继电器50Pin8的导线相同的直导线、(g)长度、宽度、走线形式均与输入通道连接到射频继电器50Pin8的导线相同的导线、(h)长度与射频继电器50Pin4连接到射频连接器20的导线相同的直导线、(i)长度、宽度、走线形式均与射频继电器50Pin4连接到射频连接器20的导线相同的导线以及(j)长度、宽度、走线形式均与射频继电器50Pin5连接到输出通道的导线相同的导线。其中两列导线组分别在直导线两端设置射频连接器20；另外两列导线组仅在直导线一端设置射频连接器20，导线的另一端则悬空设置。
在输出边沿置放精度校准适配接口板13的空白区域另外放置两个以上射频继电器，并将射频继电器Pin1连接集成电路测试系统40的控制信号，Pin8采用和其他继电器等长的导线连接集成电路测试系统40中未使用的输入通道，Pin4和Pin5各用最短等长导线由射频连接器20引出。
所述由导线引入的时延误差评估是采用改进的时域传输测量方法，用时域反射计或脉冲信号发生器发射一个快沿脉冲信号，通过功分器分别连接两根等长的电缆，连接到数字实时示波器30的两个通道，此时在数字实时示波器30中作相应补偿，使两路通道的曲线重合。完成由数字实时示波器30的通道不一致、电缆不等长等引入误差的校准。然后将被测件加入到其中一根电缆与通道之间，测量两信号上升沿之间的延时。交换两根电缆，再次测量，分别记录两次测量值，取平均值，即可得到加入的一段被测件的传输延时；利用参考测试导线组求得单位长度导线的延时，从而计算出校准接口板短导线引入的延时。
采用所述校准装置分别测量得到输入到输出的定时准确度tDr-Cmp、输入边沿置放精度tDr和输出边沿置放精度tCmp三个分量，按以下公式计算。
A＝tDr+tCmp+tDr-Cmp (1)
B＝tDr+tCmp-tDr-Cmp (2)
合成校准结果，取±max{|A|,|B|}即为集成电路测试系统的总定时精度。
本发明所述的集成电路测试系统总定时精度校准装置，通过设计输入到输出的定时准确度、输入边沿置放精度和输出边沿置放精度三种校准适配接口板，并采用射频连接器和射频电缆连接数字实时示波器，实现对集成电路测试系统总定时精度的测量。本发明所述的集成电路测试系统总定时精度校准装置突破了传统方法定性验证的局限，实现了高速集成电路测试系统总定时精度的准确、定量测量，解决了高速集成电路测试系统核心时间参量的校准问题，能够准确评估测试系统的高速性能。为测试系统时间参量的量值传递奠定了基础，为系统总定时精度的定量测量方法建立了统一的标准，实现量值统一。对保障电子产品的可靠性和稳定性具有重要意义。同时可以应用于新购进集成电路测试系统交付和验收时的高速性能验证，为集成电路测试系统生产厂商提供一个通用的检验标准，应用于测试系统的出厂校准。
以上装置实施例与方法实施例是一一对应的，装置实施例简略之处，参见方法实施例即可。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能性一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应超过本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机储存器、内存、只读存储器、电可编程ROM、电可檫除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其他形式的存储介质中。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。
Claims (7)
1.一种集成电路测试系统总定时精度校准装置，包括皮秒级定时精度校准适配接口板、射频连接器、数字实时示波器；
所述皮秒级定时精度校准适配接口板的信号通道与集成电路测试系统的测试通道连接，所述射频连接器设置在所述皮秒级定时精度校准适配接口板上，并通过皮秒级定时精度校准适配接口板与所述集成电路测试系统的测试通道对接，所述射频连接器通过射频线缆与所述数字实时示波器的测试通道连接，所述数字实时示波器通过GPIB总线与所述集成电路测试系统进行通信；
所述皮秒级定时精度校准适配接口板分为输入到输出定时准确度校准适配接口板、输入边沿置放精度校准适配接口板、输出边沿置放精度校准适配接口板；当测量输入到输出定时准确度时，使用输入到输出定时准确度校准适配接口板；当测量输入边沿置放精度时，使用输入边沿置放精度校准适配接口板；当测量输出边沿置放精度时，使用输出边沿置放精度校准适配接口板；
在皮秒级定时精度校准适配接口板上所有数字信号通道四周增加信号回流孔；
在输出边沿置放精度校准适配接口板中，采用与输入边沿置放精度校准适配接口板相同的参考通道，将除参考通道以外的同一块通道板上的数字信号通道两两分组并连接到射频继电器，每组分为输入通道和输出通道，对其他通道板上的数字信号通道，适当选取间隔若干个通道两两分组并连接到射频继电器，与所述数字信号通道对应的信号回流孔与射频连接器的地线相连，并在校准接口板上设置射频继电器，用于切换示波器测量通路和测试系统输出通道测量通路。
2.根据权利要求1所述的集成电路测试系统总定时精度校准装置，其特征在于，在输入到输出定时准确度校准适配接口板中，将相邻的数字信号通道采用导线两两相连，并将相连数字信号通道四周对应的信号回流孔相连。
3.根据权利要求1所述的集成电路测试系统总定时精度校准装置，其特征在于，在输入边沿置放精度校准适配接口板中，将集成电路测试系统同一块通道板上的一组数字信号通道分别通过射频连接器引出，并选取其中一个通道作为参考通道，将集成电路测试系统其他通道板上的数字信号通道间隔若干个通过射频连接器引出，与所述数字信号通道对应的信号回流孔与射频连接器的地线相连。
4.根据权利要求2至权利要求3中任意一项所述的集成电路测试系统总定时精度校准装置，其特征在于，所有相连的数字信号被相连的信号回流孔包围。
5.根据权利要求4所述的集成电路测试系统总定时精度校准装置，其特征在于，对输入到输出定时准确度校准适配接口板，相邻的数字信号通道互连的导线为最短等长导线；对输入边沿置放精度校准适配接口板，将数字通道信号通过射频连接器引出的导线为最短等长导线；对输出边沿置放精度校准适配接口板，射频继电器的两个输出信号引脚分别连接到射频连接器和集成电路测试系统输出通道的两段导线为最短等长导线。
6.根据权利要求4所述的集成电路测试系统总定时精度校准装置，其特征在于，在皮秒级定时精度校准适配接口板的空白区域设置一参考测试导线组，所述参考测试导线组包含所述皮秒级定时精度校准适配接口板上所有信号通道连接的布线方式，用于评估由校准适配接口板引入的测量时延和验证校准适配接口板验证校准装置的指标。
7.根据权利要求6所述的集成电路测试系统总定时精度校准装置，其特征在于，至少设置四组所述参考测试导线组。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510214704.3A CN104914390B (zh) | 2015-04-28 | 2015-04-28 | 集成电路测试系统总定时精度校准装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510214704.3A CN104914390B (zh) | 2015-04-28 | 2015-04-28 | 集成电路测试系统总定时精度校准装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104914390A CN104914390A (zh) | 2015-09-16 |
| CN104914390B true CN104914390B (zh) | 2018-01-16 |
Family
ID=54083622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510214704.3A Active CN104914390B (zh) | 2015-04-28 | 2015-04-28 | 集成电路测试系统总定时精度校准装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104914390B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106841982B (zh) * | 2017-01-11 | 2018-05-22 | 中国船舶重工集团公司第七〇九研究所 | 一种集成电路测试系统总定时准确度测量装置和方法 |
| CN107561469A (zh) * | 2017-08-25 | 2018-01-09 | 上海华岭集成电路技术股份有限公司 | 一种诊断测试信号的方法 |
| CN109188254B (zh) * | 2018-10-26 | 2020-11-03 | 中电科仪器仪表有限公司 | 用于微波半导体集成电路电气特性测量的校准方法及装置 |
| CN110726925A (zh) * | 2019-09-29 | 2020-01-24 | 中国船舶重工集团公司第七0九研究所 | 一种多通道抖动注入校准装置及方法 |
| CN114325542B (zh) * | 2021-11-23 | 2023-08-22 | 中国船舶重工集团公司第七0九研究所 | 集成电路测试系统直流信号校准板、校准装置及校准方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE602004018751D1 (de) * | 2003-02-07 | 2009-02-12 | Nxp Bv | System und verfahren zum kalibrieren der taktfrequenz einer taktgebereinheit über eine datenleitung |
| US7148828B2 (en) * | 2005-05-03 | 2006-12-12 | Agilent Technologies, Inc. | System and method for timing calibration of time-interleaved data converters |
| CN103513208B (zh) * | 2012-06-29 | 2016-06-29 | 中国船舶重工集团公司第七0九研究所 | 一种皮秒级集成电路测试系统总定时偏差校准的误差补偿方法 |
-
2015
- 2015-04-28 CN CN201510214704.3A patent/CN104914390B/zh active Active
Non-Patent Citations (2)
| Title |
|---|
| 集成电路测试系统中波形数字化仪的校准研究;吴丹;《计算机与数字工程》;20120731;第40卷(第7期);56-59 * |
| 集成电路测试系统总定时精度自动校准程序设计;刘倩等;《计算机与数字工程》;20150131;第43卷(第1期);29-31、69 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104914390A (zh) | 2015-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104914390B (zh) | 集成电路测试系统总定时精度校准装置 | |
| US8278936B2 (en) | Test circuits and current pulse generator for simulating an electrostatic discharge | |
| KR102603932B1 (ko) | 자동화된 테스트 장비 교정용 ｍｅｍ 중계기 어셈블리 | |
| US10345418B2 (en) | Calibration device for automatic test equipment | |
| DE60200992T2 (de) | "Timing"-Kalibrierung und -Verifikation von Testern für elektronische Schaltungen | |
| US9164158B2 (en) | Calibration device | |
| CN104502878B (zh) | 微波GaAs衬底在片S参数微带线TRL校准件 | |
| KR101602084B1 (ko) | 테스트 대상 디바이스와 자동 테스트 장비 사이에서 교환되고 있는 신호를 추출하는 개념 | |
| CN105675990B (zh) | 多层互连线路板的链路阻抗测试方法 | |
| US10451652B2 (en) | Coaxial structure for transmission of signals in test equipment | |
| US6794861B2 (en) | Method and apparatus for socket calibration of integrated circuit testers | |
| WO2019236200A1 (en) | Test system having distributed resources | |
| US20110156730A1 (en) | Chip-based prober for high frequency measurements and methods of measuring | |
| US9432064B2 (en) | System and method for automated loss testing | |
| US7525319B1 (en) | Method and apparatus to electrically qualify high speed PCB connectors | |
| Ruttan et al. | Multiport VNA measurement | |
| Brindley | Automatic test equipment | |
| US10481194B2 (en) | Automated high frequency test station | |
| CN107561368A (zh) | 一种大型电力设备宽频阻抗特性的测量系统及测量方法 | |
| US10788529B1 (en) | Method for network extraction based on phase localization | |
| WO2021183342A1 (en) | Calibrating an interface board | |
| Helmreich | Test path simulation and characterisation | |
| Wakayama et al. | Correlation between VNA and TDR/TDT Extracted S-Parameters up to 20 GHz | |
| JP6389354B2 (ja) | トータル・ネットワークの特性測定方法及び装置 | |
| Bozzini et al. | Fault detection and identification methods used for the LHC cryomagnets and related cabling |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |